JPS62147729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62147729A JPS62147729A JP60288852A JP28885285A JPS62147729A JP S62147729 A JPS62147729 A JP S62147729A JP 60288852 A JP60288852 A JP 60288852A JP 28885285 A JP28885285 A JP 28885285A JP S62147729 A JPS62147729 A JP S62147729A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist pattern
- mask
- pattern
- photoresist
- connecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法、詳しくはレジストプロ
セスにおけるマスク合せ、開光技術の改良に関する。
セスにおけるマスク合せ、開光技術の改良に関する。
〈従来の技術〉
最近の半導体集積回路の高集積化に伴い内部パターンの
微細化及び半導体チップの大型化が進んでいる。
微細化及び半導体チップの大型化が進んでいる。
ところが、半導体基板上にホトレジストの微細パターン
を形成す石ためには、高解像力の露光装置が必要となる
。この露光装置と１２て現在最も多く使用されているも
のは、ホトマスク上のパターンを約１１５に縮小投影し
７てホトレジスト上に露光する縮小投影型露光装置であ
る。しかシ２、この縮小投影型露光装置では、−回の露
光における露光面積は小さく、例えば１５ｍｍＸ １５
ｍｍ程度となっている。この露光面積を大きくしようと
して大きくしようとして大型のレンズを用いると、レン
ズの企みも大となって露光パターンの位置精度が悪くな
るため、この露光面積の拡大には限界がある。
を形成す石ためには、高解像力の露光装置が必要となる
。この露光装置と１２て現在最も多く使用されているも
のは、ホトマスク上のパターンを約１１５に縮小投影し
７てホトレジスト上に露光する縮小投影型露光装置であ
る。しかシ２、この縮小投影型露光装置では、−回の露
光における露光面積は小さく、例えば１５ｍｍＸ １５
ｍｍ程度となっている。この露光面積を大きくしようと
して大きくしようとして大型のレンズを用いると、レン
ズの企みも大となって露光パターンの位置精度が悪くな
るため、この露光面積の拡大には限界がある。
ところが、半導体チップの大きさは現状でもその一辺が
１０ｍｍ以上のものがあり、今後も益々大きくなるもの
と考えられる。この結果、−回の露光で一個のチップ（
又は複数のチップ）を露光する方法はもはや採り得す以
下の方法が案出されている。
１０ｍｍ以上のものがあり、今後も益々大きくなるもの
と考えられる。この結果、−回の露光で一個のチップ（
又は複数のチップ）を露光する方法はもはや採り得す以
下の方法が案出されている。
すなわち、従来のホトレジスト上への微細パターンの形
成方法、特にその露光方法としては、１個のチップに形
成するホトレジストパターンを２以上の部分に分割し、
各部分に対応したホトマスクを作製し、このホトマスク
を位置合せして順次露光し、各ホトレジストパターンを
接続させる方法がある。第４図（Ａ）及び第４図（Ｂ）
はこの従来方法によるホトレジストパターンを示し、同
図にて、領域（Ｘ） 、 （Ｙ）は各工程での露光領域
を、１は最初の工程で露光されて形成されるホトレジス
トパターンを、また、２は次の工程で形成されるホトレ
ジストパターンを示している。
成方法、特にその露光方法としては、１個のチップに形
成するホトレジストパターンを２以上の部分に分割し、
各部分に対応したホトマスクを作製し、このホトマスク
を位置合せして順次露光し、各ホトレジストパターンを
接続させる方法がある。第４図（Ａ）及び第４図（Ｂ）
はこの従来方法によるホトレジストパターンを示し、同
図にて、領域（Ｘ） 、 （Ｙ）は各工程での露光領域
を、１は最初の工程で露光されて形成されるホトレジス
トパターンを、また、２は次の工程で形成されるホトレ
ジストパターンを示している。
〈発明が解決しようとする問題点〉
しかしながら、このような従来のホトレジストパターン
の形成方法にあっては、各工程での露光により形成され
る各レジストパターン１．２の接続部（重合せ部）ＩＡ
、２Ａは共にその非接続部ＩＢ、２Ｂと同一幅に形成さ
れるものであったため、ホトマスクの位置ずれ等により
各パターン１゜２の接続部１人、２Ａ同士がずれてしま
い、甚だしい場合にはパターン１． ２が接続部で切れ
てしまう（第４図（Ｂ））という問題点が生じていた。
の形成方法にあっては、各工程での露光により形成され
る各レジストパターン１．２の接続部（重合せ部）ＩＡ
、２Ａは共にその非接続部ＩＢ、２Ｂと同一幅に形成さ
れるものであったため、ホトマスクの位置ずれ等により
各パターン１゜２の接続部１人、２Ａ同士がずれてしま
い、甚だしい場合にはパターン１． ２が接続部で切れ
てしまう（第４図（Ｂ））という問題点が生じていた。
〈問題点を解決するための手段〉
そこで、本発明は、ウェハ上の単位チップを、複数のマ
スクを用いて分割してパターン形成する半導体装置の製
造方法において、第１のマスクにより形成される第１の
ホトレジストパターンの接続部が拡幅するように、第１
のマスクを使用ｉ６．て露光する工程と、第２のマスク
により形成される第２のホトレジストパターンの一部が
上記第１のホトレジストパターンの接続部に連続するよ
うに、第２のマスクの一部を第１のホトレジストパター
ンに重合せて露光する工程と、を備えたものである。
スクを用いて分割してパターン形成する半導体装置の製
造方法において、第１のマスクにより形成される第１の
ホトレジストパターンの接続部が拡幅するように、第１
のマスクを使用ｉ６．て露光する工程と、第２のマスク
により形成される第２のホトレジストパターンの一部が
上記第１のホトレジストパターンの接続部に連続するよ
うに、第２のマスクの一部を第１のホトレジストパター
ンに重合せて露光する工程と、を備えたものである。
く作用〉
本発明に係る半導体装置の製造方法にあっては。
ウェハ上の単位チップにホトレジストパターンを形成す
る場合、複数のマスクを用いて複数の露光工程により分
割してそのパターン形成を行う、このとき、第１のマス
クを使用して露光することにより第１のホトレジストパ
ターンの接続部を拡幅して形成し、第２のマスクを使用
して露光する工程で第２のマスクの一部を第１のホトレ
ジストパターンニ重ね合せ、第２のホトレジストパター
ンの一部を第１のホトレジストパターンの接続部に連続
させる。従って、多少のホトマスクの位置ずれ等が生じ
ても形成されるホトレジストパターンが接続部でずれて
しまいパターン切れが生じるおそれを回避できる。
る場合、複数のマスクを用いて複数の露光工程により分
割してそのパターン形成を行う、このとき、第１のマス
クを使用して露光することにより第１のホトレジストパ
ターンの接続部を拡幅して形成し、第２のマスクを使用
して露光する工程で第２のマスクの一部を第１のホトレ
ジストパターンニ重ね合せ、第２のホトレジストパター
ンの一部を第１のホトレジストパターンの接続部に連続
させる。従って、多少のホトマスクの位置ずれ等が生じ
ても形成されるホトレジストパターンが接続部でずれて
しまいパターン切れが生じるおそれを回避できる。
〈実施例〉
以下、本発明の実施例を図面を参照して説明する。
第１図乃至第３図は本発明に係る半導体装置の製造方法
の一実施例を示すものである。第１図は縮小投影型露光
装置の無光レンズの最大益光範囲、例えば１５ｍｍＸ
１５ ｍｍ より大きな面積を有する半導体チップ１
１を示しており、この半導体チップ１１を上記最大露光
範囲より小さい面積の領域（Ｘ）（Ｙ）に分割してホト
レジストパターンを形成する。すなわち、各領域（Ｘ）
（Ｙ）に形成されるホトレジストパターンに七ねそれ
対応するマスクパターンを用いてそれぞれの領域毎にマ
スク合せ及び露光を行い、全体とＬ５て１つのチップ１
１上に１つのホトレジストパター７を形成するものであ
る。
の一実施例を示すものである。第１図は縮小投影型露光
装置の無光レンズの最大益光範囲、例えば１５ｍｍＸ
１５ ｍｍ より大きな面積を有する半導体チップ１
１を示しており、この半導体チップ１１を上記最大露光
範囲より小さい面積の領域（Ｘ）（Ｙ）に分割してホト
レジストパターンを形成する。すなわち、各領域（Ｘ）
（Ｙ）に形成されるホトレジストパターンに七ねそれ
対応するマスクパターンを用いてそれぞれの領域毎にマ
スク合せ及び露光を行い、全体とＬ５て１つのチップ１
１上に１つのホトレジストパター７を形成するものであ
る。
第２図は１枚のシリコンウェハ１２上に２３！敬のチッ
プ１１を形成１−たものである。この場合、ポジ型レジ
ストを塗布したシリコンウェハ１２上に、まず、領域（
Ｘ）に対応したマスクパターンを有する第１のマスクの
所定の位置合せを行い、綜小投彫型露光装置を用いて露
光し、このマスクツくターンをホトレジストに焼付ける
。なお、この場合、該マスクパターンの領域（Ｙ）との
接続部は拡−幅されて形成されている。この結果、第３
図に示すように、領域（Ｘ）にあっては、領域（Ｙ）と
の接続部１４Ａが非接続部１４Ｂよりも拡幅した第１の
ホトレジストパターン１４が形成される。次いで、領域
（Ｙ）に対応したマスクパターンを有する第２のマスク
を、その一部が上記第１のホトレジストパターン１４の
接続部１４Ａに重なるように所定の位置合せを行う。そ
して、縮小投影型露光装置を用いて露光し、所定のマス
クパターンを焼付ける。この結果、領域（Ｙ）において
第２のホトレジストパターン１５が形成され、この第２
のホトレジストパターン１５の接続部１５Ａは上記第１
のホトレジストパターン１４の接続部１４Ａに接続され
、チップ１１上においてレジストパターン１４．１５が
連続して形成される。また、１５Ｂは第２のホトレジス
トパターン１５の非接続部を示す。
プ１１を形成１−たものである。この場合、ポジ型レジ
ストを塗布したシリコンウェハ１２上に、まず、領域（
Ｘ）に対応したマスクパターンを有する第１のマスクの
所定の位置合せを行い、綜小投彫型露光装置を用いて露
光し、このマスクツくターンをホトレジストに焼付ける
。なお、この場合、該マスクパターンの領域（Ｙ）との
接続部は拡−幅されて形成されている。この結果、第３
図に示すように、領域（Ｘ）にあっては、領域（Ｙ）と
の接続部１４Ａが非接続部１４Ｂよりも拡幅した第１の
ホトレジストパターン１４が形成される。次いで、領域
（Ｙ）に対応したマスクパターンを有する第２のマスク
を、その一部が上記第１のホトレジストパターン１４の
接続部１４Ａに重なるように所定の位置合せを行う。そ
して、縮小投影型露光装置を用いて露光し、所定のマス
クパターンを焼付ける。この結果、領域（Ｙ）において
第２のホトレジストパターン１５が形成され、この第２
のホトレジストパターン１５の接続部１５Ａは上記第１
のホトレジストパターン１４の接続部１４Ａに接続され
、チップ１１上においてレジストパターン１４．１５が
連続して形成される。また、１５Ｂは第２のホトレジス
トパターン１５の非接続部を示す。
なお、この後所定の現像工程等を経てレジストプロセス
は完了する。
は完了する。
また、上記第１のホトレジストパターンの接続部の拡幅
は露光レンズの収差を利用して行うこともできる。
は露光レンズの収差を利用して行うこともできる。
さらに、本発明は前記実施例における２分割に限らず３
分割以上の場合においても適用できることはもちろんで
ある。また、分割し、た部分は任意の大きさ及び形状と
することができるが、その大きさは露光装置の最大露光
範囲よりも小さい面積に限られることはもちろんである
。
分割以上の場合においても適用できることはもちろんで
ある。また、分割し、た部分は任意の大きさ及び形状と
することができるが、その大きさは露光装置の最大露光
範囲よりも小さい面積に限られることはもちろんである
。
〈効果〉
以上説明［２てきたように、本発明によりば、一つのホ
トレジストパターンを複数回の露光工程を経て形成でき
るため、寸法の大きい半導体チップにおいてパターン形
成が可能となり、しかも、複数回に分割して形成する各
ホトレジストパターンが接続部で断線するおそわを防止
することができる。
トレジストパターンを複数回の露光工程を経て形成でき
るため、寸法の大きい半導体チップにおいてパターン形
成が可能となり、しかも、複数回に分割して形成する各
ホトレジストパターンが接続部で断線するおそわを防止
することができる。
第１図は本発明方法の一実施例に係る半導体チップを示
すその平面図、第２図はその一実施例に係るウェハを示
すその平面図、第３図は同じくその一実施例に係るホト
レジストパターン形成領域を示すその平面図、第４図（
Ａ）及び第４図（Ｂ）は従来の製造方法に係るホトレジ
ストパターンの接続部の各工程を示すその平面図である
。 １１・・・・・・半導体チップ（単位チップ）、１２・
・・・・・シリコンウェハ、１４・・・・・・第１のホ
トレジストパターン、１４Ａ・・・・・・第１のホトレ
ジストパターンの接続部、１５・・・・・・第２のホト
レジストパターン、１５Ａ・・・・・・第２のホトレジ
ストパターンの接続部。 Ｙ２＠ 察３圀
すその平面図、第２図はその一実施例に係るウェハを示
すその平面図、第３図は同じくその一実施例に係るホト
レジストパターン形成領域を示すその平面図、第４図（
Ａ）及び第４図（Ｂ）は従来の製造方法に係るホトレジ
ストパターンの接続部の各工程を示すその平面図である
。 １１・・・・・・半導体チップ（単位チップ）、１２・
・・・・・シリコンウェハ、１４・・・・・・第１のホ
トレジストパターン、１４Ａ・・・・・・第１のホトレ
ジストパターンの接続部、１５・・・・・・第２のホト
レジストパターン、１５Ａ・・・・・・第２のホトレジ
ストパターンの接続部。 Ｙ２＠ 察３圀
Claims (2)
- （１）ウェハ上の単位チップを、複数のマスクを用いて
分割してパターン形成する半導体装置の製造方法におい
て、第１のマスクにより形成される第１のホトレジスト
パターンの接続部が拡幅するように、第１のマスクを使
用して露光する工程と、第２のマスクにより形成される
第２のホトレジストパターンの一部が上記第１のホトレ
ジストパターンの接続部に連続するように、第２のマス
クの一部を第１のホトレジストパターンに重合せて露光
する工程と、を備えたことを特徴とする半導体装置の製
造方法。 - （２）上記第１のマスクのマスクパターンの一部を拡幅
することにより、上記第１のホトレジストパターンの接
続部を拡幅した特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288852A JPS62147729A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288852A JPS62147729A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147729A true JPS62147729A (ja) | 1987-07-01 |
Family
ID=17735578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288852A Pending JPS62147729A (ja) | 1985-12-20 | 1985-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154519A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US8264064B2 (en) | 2009-02-27 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2013174728A (ja) * | 2012-02-24 | 2013-09-05 | Canon Inc | フォトマスク及び半導体装置の製造方法 |
-
1985
- 1985-12-20 JP JP60288852A patent/JPS62147729A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154519A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US8264064B2 (en) | 2009-02-27 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2013174728A (ja) * | 2012-02-24 | 2013-09-05 | Canon Inc | フォトマスク及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| KR100253580B1 (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| JP2002323746A (ja) | 位相シフトマスク及び、それを用いたホールパターン形成方法 | |
| JPS62147729A (ja) | 半導体装置の製造方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JP2000147743A (ja) | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 | |
| JP3102384B2 (ja) | 露光方法及び露光用マスク | |
| US6638664B2 (en) | Optical mask correction method | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| US5338397A (en) | Method of forming a semiconductor device | |
| JPH07142326A (ja) | マスク重ね合わせ方法 | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| JP2676572B2 (ja) | フォトマスク | |
| US20040268272A1 (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| JPH10213896A (ja) | レチクル | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| JPH0249418A (ja) | 半導体装置の製造方法 | |
| JP2003031479A (ja) | 露光方法、マスク | |
| JP2704946B2 (ja) | レチクル及び半導体装置の製造方法 | |
| JPH0629176A (ja) | 半導体素子の露光方法 | |
| JPS6329541A (ja) | 半導体装置の製造方法 | |
| JPH0495956A (ja) | リソグラフィマスク及びマスクパターン転写方法 | |
| JPS62125620A (ja) | 半導体装置の製造方法 |