JP2000147743A - 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 - Google Patents
半導体製造用のレチクルとこれを用いた半導体装置の製造方法Info
- Publication number
- JP2000147743A JP2000147743A JP32365798A JP32365798A JP2000147743A JP 2000147743 A JP2000147743 A JP 2000147743A JP 32365798 A JP32365798 A JP 32365798A JP 32365798 A JP32365798 A JP 32365798A JP 2000147743 A JP2000147743 A JP 2000147743A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- mask
- size
- contact hole
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 簡単な工程でしかも短時間に転写可能で、し
かも、チップサイズを小型化出来る半導体製造用のレチ
クルを提供する。 【解決手段】 レチクル１上の第１の領域２に、第１の
サイズのコンタクトホール用のマスク３を形成すると共
に、前記レチクル１上の第２の領域５に、前記第１のサ
イズとは異なる第２のサイズのコンタクトホール用のマ
スク６を形成したことを特徴とする。
かも、チップサイズを小型化出来る半導体製造用のレチ
クルを提供する。 【解決手段】 レチクル１上の第１の領域２に、第１の
サイズのコンタクトホール用のマスク３を形成すると共
に、前記レチクル１上の第２の領域５に、前記第１のサ
イズとは異なる第２のサイズのコンタクトホール用のマ
スク６を形成したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造用のレ
チクルとこれを用いた半導体装置の製造方法に係わり、
特に、簡単な工程でしかも短時間に転写可能にした半導
体製造用のレチクルとこれを用いた半導体装置の製造方
法に関する。
チクルとこれを用いた半導体装置の製造方法に係わり、
特に、簡単な工程でしかも短時間に転写可能にした半導
体製造用のレチクルとこれを用いた半導体装置の製造方
法に関する。
【０００２】
【従来の技術】ＬＳＩのレイアウト設計においては、い
ろいろな大きさのパターンを自由に使えることが望まし
い。同一マスク上に最小の設計寸法（例えば、０．２ミ
クロン角）で描かれたコンタクトホールと、それよりも
大きな寸法（例えば、０．４ミクロン角）のコンタクト
ホールが混在する場合がある。レジストに転写されるコ
ンタクトホールは、サイズによって適切な露光量が異な
る。したがって、微細なコンタクトホールを設計サイズ
通りに形成するような条件で露光した場合、サイズの大
きなコンタクトホールは設計サイズ以上に大きくなって
しまう。例えば、０．２ミクロン角のコンタクトホール
に合わせた露光条件を用いた場合、０．４ミクロン角の
コンタクトホールは０．５〜０．６ミクロン角になって
しまう。
ろいろな大きさのパターンを自由に使えることが望まし
い。同一マスク上に最小の設計寸法（例えば、０．２ミ
クロン角）で描かれたコンタクトホールと、それよりも
大きな寸法（例えば、０．４ミクロン角）のコンタクト
ホールが混在する場合がある。レジストに転写されるコ
ンタクトホールは、サイズによって適切な露光量が異な
る。したがって、微細なコンタクトホールを設計サイズ
通りに形成するような条件で露光した場合、サイズの大
きなコンタクトホールは設計サイズ以上に大きくなって
しまう。例えば、０．２ミクロン角のコンタクトホール
に合わせた露光条件を用いた場合、０．４ミクロン角の
コンタクトホールは０．５〜０．６ミクロン角になって
しまう。
【０００３】この結果、大きなサイズのコンタクトホー
ルのゲート電極間のマージンや、素子分離間のマージン
が無くなり、その結果、コンタクトリーク電流が大きく
なるという問題があった。そこで、従来はサイズの大き
く異なるコンタクトホールのマスクを２つに分けて、異
なるレチクル上にパターニングしていた。即ち、図７に
示すように、大きなサイズのコンタクトホールのパター
ン２１のみを含む第１のレチクル２２と、小さなサイズ
のコンタクトホールのパターン２３のみを含む第２のレ
チクル２４を用意する。
ルのゲート電極間のマージンや、素子分離間のマージン
が無くなり、その結果、コンタクトリーク電流が大きく
なるという問題があった。そこで、従来はサイズの大き
く異なるコンタクトホールのマスクを２つに分けて、異
なるレチクル上にパターニングしていた。即ち、図７に
示すように、大きなサイズのコンタクトホールのパター
ン２１のみを含む第１のレチクル２２と、小さなサイズ
のコンタクトホールのパターン２３のみを含む第２のレ
チクル２４を用意する。
【０００４】そして、図８に示すように、ウエーハ２５
上面にポジレジスト２６を塗布後、第１のレチクル２２
を前工程で形成したパターン（例えば、ゲートポリシリ
コン）に対して位置合わせを行い、露光を行った後、図
９に示すように現像を行って、レジスト２６に大きなサ
イズのコンタクトホールのみを含むパターンを転写す
る。その後、エッチングを行ってサイズの大きなコンタ
クトホール２７を形成する。
上面にポジレジスト２６を塗布後、第１のレチクル２２
を前工程で形成したパターン（例えば、ゲートポリシリ
コン）に対して位置合わせを行い、露光を行った後、図
９に示すように現像を行って、レジスト２６に大きなサ
イズのコンタクトホールのみを含むパターンを転写す
る。その後、エッチングを行ってサイズの大きなコンタ
クトホール２７を形成する。
【０００５】続いて、図１０に示すように、再びレジス
ト２６をウエーハ２５上に塗布後、第２のレチクル２４
を前工程で形成したパターンに対して位置合わせを行
い、露光を行った後、図１１に示すように現像を行っ
て、レジスト２６に小さなサイズのコンタクトホールの
みを含むパターンを転写する。その後、エッチングを行
ってサイズの小さなコンタクトホール２８を形成する。
ト２６をウエーハ２５上に塗布後、第２のレチクル２４
を前工程で形成したパターンに対して位置合わせを行
い、露光を行った後、図１１に示すように現像を行っ
て、レジスト２６に小さなサイズのコンタクトホールの
みを含むパターンを転写する。その後、エッチングを行
ってサイズの小さなコンタクトホール２８を形成する。
【０００６】又、第１のレチクル２２を前工程で形成し
たパターンに対して位置合わせを行って露光後、現像す
ることなく第２のレチクル２４を前工程で形成したパタ
ーンに対して位置合わせを行って露光したのち現像する
方法も考えられる。しかしながら、この方法では最初の
露光から現像までの時間が長くなり、レジスト寸法にば
らつきが生じる。特に化学増幅型レジストでは露光から
現像までの時間が長くなるとレジスト寸法のばらつきが
大きくなる。
たパターンに対して位置合わせを行って露光後、現像す
ることなく第２のレチクル２４を前工程で形成したパタ
ーンに対して位置合わせを行って露光したのち現像する
方法も考えられる。しかしながら、この方法では最初の
露光から現像までの時間が長くなり、レジスト寸法にば
らつきが生じる。特に化学増幅型レジストでは露光から
現像までの時間が長くなるとレジスト寸法のばらつきが
大きくなる。
【０００７】又、上記したように、従来の大きなコンタ
クトホール用と小さなコンタクトホール用の２枚のマス
クを用いた場合、図８〜図１１に示すようにコンタクト
ホール形成のための工程が通常の２倍の工程数を必要と
する。コンタクトホール形成用のマスクは、一般にゲー
トポリシリコンに対して位置合わせを行うが、このと
き、大きなサイズのコンタクトホールとゲートポリシリ
コン間の位置ずれと、小さなサイズのコンタクトホール
とゲートポリシリコン間の位置ずれが生じる。従って、
大きなサイズのコンタクトホールと小さなサイズのコン
タクトホールを並べてレイアウトする場合、２倍の位置
ずれマージンを含む分だけ間隔を大きくとる必要があ
り、その結果、チップサイズが大きくなるという欠点が
あった。
クトホール用と小さなコンタクトホール用の２枚のマス
クを用いた場合、図８〜図１１に示すようにコンタクト
ホール形成のための工程が通常の２倍の工程数を必要と
する。コンタクトホール形成用のマスクは、一般にゲー
トポリシリコンに対して位置合わせを行うが、このと
き、大きなサイズのコンタクトホールとゲートポリシリ
コン間の位置ずれと、小さなサイズのコンタクトホール
とゲートポリシリコン間の位置ずれが生じる。従って、
大きなサイズのコンタクトホールと小さなサイズのコン
タクトホールを並べてレイアウトする場合、２倍の位置
ずれマージンを含む分だけ間隔を大きくとる必要があ
り、その結果、チップサイズが大きくなるという欠点が
あった。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、簡単な工程でしか
も短時間に転写可能で、しかも、チップサイズを小型化
出来る新規な半導体製造用のレチクルとこれを用いた半
導体装置の製造方法を提供するものである。
した従来技術の欠点を改良し、特に、簡単な工程でしか
も短時間に転写可能で、しかも、チップサイズを小型化
出来る新規な半導体製造用のレチクルとこれを用いた半
導体装置の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体製造用のレチクルの第１態様は、レチクル上の第１
の領域に、第１のサイズのコンタクトホール用のマスク
を形成すると共に、前記レチクル上の第２の領域に、前
記第１のサイズとは異なる第２のサイズのコンタクトホ
ール用のマスクを形成したことを特徴とするものであ
り、又、第２態様は、レチクル上の第１の領域に、第１
のサイズの線状パターン用のマスクを形成すると共に、
前記レチクル上の第２の領域に、前記第１のサイズとは
異なる第２のサイズの線状パターン用のマスクを形成し
たことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体製造用のレチクルの第１態様は、レチクル上の第１
の領域に、第１のサイズのコンタクトホール用のマスク
を形成すると共に、前記レチクル上の第２の領域に、前
記第１のサイズとは異なる第２のサイズのコンタクトホ
ール用のマスクを形成したことを特徴とするものであ
り、又、第２態様は、レチクル上の第１の領域に、第１
のサイズの線状パターン用のマスクを形成すると共に、
前記レチクル上の第２の領域に、前記第１のサイズとは
異なる第２のサイズの線状パターン用のマスクを形成し
たことを特徴とするものである。
【００１０】又、本発明に係わる半導体装置の製造方法
の第１態様は、レチクル上の第１の領域に、第１のサイ
ズのコンタクトホール用のマスクを形成すると共に、前
記レチクル上の第２の領域に、前記第１のサイズとは異
なる第２のサイズのコンタクトホール用のマスクを形成
したレチクルを用いる半導体装置の製造方法であって、
ウエーハ面上にレジストを塗布する第１の工程と、前記
第１のマスクを前記ウエーハに位置合わせした後、露光
する第２の工程と、現像することなく、前記第２のマス
クを前記ウエーハに位置合わせした後、露光する第３の
工程と、前記露光したウエーハを現像する第４の工程
と、を含むことを特徴とするものであり、又、第２態様
は、レチクル上の第１の領域に、第１のサイズの線状パ
ターン用のマスクを形成すると共に、前記レチクル上の
第２の領域に、前記第１のサイズとは異なる第２のサイ
ズの線状パターン用のマスクを形成したレチクルを用い
る半導体装置の製造方法であって、ウエーハ面上にレジ
ストを塗布する第１の工程と、前記第１のマスクを前記
ウエーハに位置合わせした後、露光する第２の工程と、
現像することなく、前記第２のマスクを前記ウエーハに
位置合わせした後、露光する第３の工程と、前記露光し
たウエーハを現像する第４の工程と、を含むことを特徴
とするものであり、又、第３態様は、前記レジストは、
化学増幅型のレジストであることを特徴とするものであ
り、又、第４態様は、前記レジストを露光するための装
置は、スキャン型露光機であることを特徴とするもので
ある。
の第１態様は、レチクル上の第１の領域に、第１のサイ
ズのコンタクトホール用のマスクを形成すると共に、前
記レチクル上の第２の領域に、前記第１のサイズとは異
なる第２のサイズのコンタクトホール用のマスクを形成
したレチクルを用いる半導体装置の製造方法であって、
ウエーハ面上にレジストを塗布する第１の工程と、前記
第１のマスクを前記ウエーハに位置合わせした後、露光
する第２の工程と、現像することなく、前記第２のマス
クを前記ウエーハに位置合わせした後、露光する第３の
工程と、前記露光したウエーハを現像する第４の工程
と、を含むことを特徴とするものであり、又、第２態様
は、レチクル上の第１の領域に、第１のサイズの線状パ
ターン用のマスクを形成すると共に、前記レチクル上の
第２の領域に、前記第１のサイズとは異なる第２のサイ
ズの線状パターン用のマスクを形成したレチクルを用い
る半導体装置の製造方法であって、ウエーハ面上にレジ
ストを塗布する第１の工程と、前記第１のマスクを前記
ウエーハに位置合わせした後、露光する第２の工程と、
現像することなく、前記第２のマスクを前記ウエーハに
位置合わせした後、露光する第３の工程と、前記露光し
たウエーハを現像する第４の工程と、を含むことを特徴
とするものであり、又、第３態様は、前記レジストは、
化学増幅型のレジストであることを特徴とするものであ
り、又、第４態様は、前記レジストを露光するための装
置は、スキャン型露光機であることを特徴とするもので
ある。
【００１１】
【発明の実施の形態】同一レチクル上にサイズの大きな
コンタクトホール用の第１のマスクと、サイズの小さな
コンタクトホール用の第２のマスクを形成する。ウエー
ハ上にポジレジストを塗布後、ウエーハ上のあるチップ
を第１のマスクパターンで露光後、レチクルを移動して
同じチップを第２のマスクパターンで露光する。その結
果、コンタクトホールのサイズに適した露光条件でコン
タクトパターンをレジストに転写することが可能であ
る。
コンタクトホール用の第１のマスクと、サイズの小さな
コンタクトホール用の第２のマスクを形成する。ウエー
ハ上にポジレジストを塗布後、ウエーハ上のあるチップ
を第１のマスクパターンで露光後、レチクルを移動して
同じチップを第２のマスクパターンで露光する。その結
果、コンタクトホールのサイズに適した露光条件でコン
タクトパターンをレジストに転写することが可能であ
る。
【００１２】この方法は、使用可能なレチクルサイズが
大きいスキャン型露光機を用いる場合に特に適してい
る。
大きいスキャン型露光機を用いる場合に特に適してい
る。
【００１３】
【実施例】以下に、本発明に係わる半導体製造用のレチ
クルとこれを用いた半導体装置の製造方法の具体例を図
面を参照しながら詳細に説明する。 （第１の具体例）図１乃至図５は、本発明に係わる半導
体製造用のレチクルとこれを用いた半導体装置の製造方
法の具体例を示す図であって、これらの図には、レチク
ル１上の第１の領域２に、第１のサイズのコンタクトホ
ール用のマスク３を形成すると共に、前記レチクル１上
の第２の領域５に、前記第１のサイズとは異なる第２の
サイズのコンタクトホール用のマスク６を形成したこと
を特徴とする半導体製造用のレチクルが示されている。
クルとこれを用いた半導体装置の製造方法の具体例を図
面を参照しながら詳細に説明する。 （第１の具体例）図１乃至図５は、本発明に係わる半導
体製造用のレチクルとこれを用いた半導体装置の製造方
法の具体例を示す図であって、これらの図には、レチク
ル１上の第１の領域２に、第１のサイズのコンタクトホ
ール用のマスク３を形成すると共に、前記レチクル１上
の第２の領域５に、前記第１のサイズとは異なる第２の
サイズのコンタクトホール用のマスク６を形成したこと
を特徴とする半導体製造用のレチクルが示されている。
【００１４】以下に、本発明を更に詳細に説明する。図
１にトランジスタレイアウト図を示す。大電流を流す入
出力部のトランジスタのソース、ドレイン部にはサイズ
の大きなコンタクトホールが用いられており、内部の論
理演算用のトランジスタには高集積化のためサイズの小
さなコンタクトホールを用いている。図２はコンタクト
ホールのみのレイアウト図である。
１にトランジスタレイアウト図を示す。大電流を流す入
出力部のトランジスタのソース、ドレイン部にはサイズ
の大きなコンタクトホールが用いられており、内部の論
理演算用のトランジスタには高集積化のためサイズの小
さなコンタクトホールを用いている。図２はコンタクト
ホールのみのレイアウト図である。
【００１５】使用するレチクル１上には、図３に示すよ
うに大きなサイズのコンタクトホール１２用のパターン
のみを含む第１のマスク３と小さなサイズのコンタクト
ホール１２用のパターンのみを含む第２のマスク６とが
形成されている。このように形成したレチクルを用いて
ウエーハ上にパターンを転写し、コンタクトホールを形
成する場合、先ず、図４（ａ）に示すように、ウエーハ
１３面上にポジレジスト１４を塗布した後、レチクル１
を前工程で形成したパターン（例えば、ゲートポリシリ
コンのマーク）に対して位置合せを行った後、ウエーハ
上のあるチップを、第１のマスク３のパターンで露光す
る（図４（ｂ））。
うに大きなサイズのコンタクトホール１２用のパターン
のみを含む第１のマスク３と小さなサイズのコンタクト
ホール１２用のパターンのみを含む第２のマスク６とが
形成されている。このように形成したレチクルを用いて
ウエーハ上にパターンを転写し、コンタクトホールを形
成する場合、先ず、図４（ａ）に示すように、ウエーハ
１３面上にポジレジスト１４を塗布した後、レチクル１
を前工程で形成したパターン（例えば、ゲートポリシリ
コンのマーク）に対して位置合せを行った後、ウエーハ
上のあるチップを、第１のマスク３のパターンで露光す
る（図４（ｂ））。
【００１６】次に、図５（ａ）に示すように、レチクル
１を移動して同じチップを第２のマスク６のパターンで
露光する。その後、現像を行うと（図４（ｂ））、レジ
スト１４にサイズの大きなコンタクトホール及びサイズ
の小さなコンタクトホールのパターンが転写される。そ
して、エッチングしてコンタクトホールを形成後、レジ
ストを剥離すれば、図５（ｃ）のように、ウエーハ上に
小さなサイズのコンタクトホール１１と大きなサイズの
コンタクトホール１２とが形成される。
１を移動して同じチップを第２のマスク６のパターンで
露光する。その後、現像を行うと（図４（ｂ））、レジ
スト１４にサイズの大きなコンタクトホール及びサイズ
の小さなコンタクトホールのパターンが転写される。そ
して、エッチングしてコンタクトホールを形成後、レジ
ストを剥離すれば、図５（ｃ）のように、ウエーハ上に
小さなサイズのコンタクトホール１１と大きなサイズの
コンタクトホール１２とが形成される。
【００１７】このように、第１の具体例の半導体装置の
製造方法は、レチクル上の第１の領域に、第１のサイズ
のコンタクトホール用のマスクを形成すると共に、前記
レチクル上の第２の領域に、前記第１のサイズとは異な
る第２のサイズのコンタクトホール用のマスクを形成し
たレチクルを用いる半導体装置の製造方法であって、ウ
エーハ面上にレジストを塗布する第１の工程と、前記第
１のマスクを前記ウエーハに位置合わせした後、露光す
る第２の工程と、現像することなく、前記第２のマスク
を前記ウエーハに位置合わせした後、露光する第３の工
程と、前記露光したウエーハを現像する第４の工程と、
を含むことを特徴とするものである。
製造方法は、レチクル上の第１の領域に、第１のサイズ
のコンタクトホール用のマスクを形成すると共に、前記
レチクル上の第２の領域に、前記第１のサイズとは異な
る第２のサイズのコンタクトホール用のマスクを形成し
たレチクルを用いる半導体装置の製造方法であって、ウ
エーハ面上にレジストを塗布する第１の工程と、前記第
１のマスクを前記ウエーハに位置合わせした後、露光す
る第２の工程と、現像することなく、前記第２のマスク
を前記ウエーハに位置合わせした後、露光する第３の工
程と、前記露光したウエーハを現像する第４の工程と、
を含むことを特徴とするものである。
【００１８】（第２の具体例）第１の具体例ではコンタ
クトホールの大小によって露光条件が異なる場合の解決
方法について説明したが、ゲートポリシリコン等の線状
のパターンでは、パターンの粗密によって露光条件が異
なるため、同一の露光条件で粗密パターンを露光した場
合、設計寸法通りにレジストがパターンニングできない
という問題がある。
クトホールの大小によって露光条件が異なる場合の解決
方法について説明したが、ゲートポリシリコン等の線状
のパターンでは、パターンの粗密によって露光条件が異
なるため、同一の露光条件で粗密パターンを露光した場
合、設計寸法通りにレジストがパターンニングできない
という問題がある。
【００１９】第２の具体例ではこの問題を解決するもの
である。同一のレチクル１Ａ上に、図６に示されるよう
に密にレイアウトされたゲートポリシリコン用の第１の
マスク１７と、粗にレイアウトされたゲートポリシリコ
ン用の第２のマスク１８とを形成する。そして、ウエー
ハ上にネガレジストを塗布後、レチクルを前工程で形成
したパターン（例えば、フィールド工程）に対して位置
合せをする。
である。同一のレチクル１Ａ上に、図６に示されるよう
に密にレイアウトされたゲートポリシリコン用の第１の
マスク１７と、粗にレイアウトされたゲートポリシリコ
ン用の第２のマスク１８とを形成する。そして、ウエー
ハ上にネガレジストを塗布後、レチクルを前工程で形成
したパターン（例えば、フィールド工程）に対して位置
合せをする。
【００２０】次に、ウエーハ上のあるチップを、第１の
マスク１７のパターンで露光する。次に、レチクルを移
動して同じチップを第２のマスク１８のパターンで露光
する。そして、現像を行って、密にレイアウトされたゲ
ートポリシリコンと、粗にレイアウトされたゲートポリ
シリコンの転写が終了する。
マスク１７のパターンで露光する。次に、レチクルを移
動して同じチップを第２のマスク１８のパターンで露光
する。そして、現像を行って、密にレイアウトされたゲ
ートポリシリコンと、粗にレイアウトされたゲートポリ
シリコンの転写が終了する。
【００２１】このように、同一レチクル上に密にレイア
ウトされたゲートポリシリコンのみのマスクパターンと
粗にレイアウトされたゲートポリシリコンのみのマスク
パターンとを別々に形成しておけば、それぞれに適した
露光条件でゲートポリシリコンパターンをレジストに転
写することが可能である。その結果、パターンの粗密に
関係なく設計寸法通りにゲートポリシリコンをレジスト
に転写することが可能となる。
ウトされたゲートポリシリコンのみのマスクパターンと
粗にレイアウトされたゲートポリシリコンのみのマスク
パターンとを別々に形成しておけば、それぞれに適した
露光条件でゲートポリシリコンパターンをレジストに転
写することが可能である。その結果、パターンの粗密に
関係なく設計寸法通りにゲートポリシリコンをレジスト
に転写することが可能となる。
【００２２】
【発明の効果】本発明は、同一レチクル上に大きなサイ
ズのコンタクトホールのみのマスクと、小さなコンタク
トホールのみのマスクとを別々に形成したので、コンタ
クトホールのサイズに適した露光条件でコンタクトパタ
ーンをレジストに転写することが可能である。その結
果、サイズの大小に関係なく設計寸法通りにコンタクト
ホールをレジストに転写することが可能となる。
ズのコンタクトホールのみのマスクと、小さなコンタク
トホールのみのマスクとを別々に形成したので、コンタ
クトホールのサイズに適した露光条件でコンタクトパタ
ーンをレジストに転写することが可能である。その結
果、サイズの大小に関係なく設計寸法通りにコンタクト
ホールをレジストに転写することが可能となる。
【００２３】しかも、レジストの塗布及び現像、それに
引き続くエッチング工程も一度で良く、簡単な工程でコ
ンタクトホールが形成可能となる。本発明では、レチク
ルの入れ替えがないため、前工程で形成したパターンに
対する位置ずれは大きなコンタクトホールと小さなコン
タクトホールで同じとなる。すなわち、大きなコンタク
トホールと小さなコンタクトホール間のマージンを最小
にすることができる。
引き続くエッチング工程も一度で良く、簡単な工程でコ
ンタクトホールが形成可能となる。本発明では、レチク
ルの入れ替えがないため、前工程で形成したパターンに
対する位置ずれは大きなコンタクトホールと小さなコン
タクトホールで同じとなる。すなわち、大きなコンタク
トホールと小さなコンタクトホール間のマージンを最小
にすることができる。
【００２４】特に、スキャン型露光機は、スキャン方向
に長いレチクルを使用することが可能なので、その方向
に第１のマスクと第２のマスクをレチクル上に並べて形
成することが望ましい。更に、粗密パターンの場合も、
上記と同様な効果が得られる。
に長いレチクルを使用することが可能なので、その方向
に第１のマスクと第２のマスクをレチクル上に並べて形
成することが望ましい。更に、粗密パターンの場合も、
上記と同様な効果が得られる。
【図１】トランジスタのレイアウト図である。
【図２】図１のコンタクトホールのレイアウト図であ
る。
る。
【図３】本発明の第１の具体例のレチクルの平面図であ
る。
る。
【図４】第１の具体例のレチクル上に形成した第１のマ
スクを用いて大きいサイズのコンタクトホールをレジス
ト上に転写している状態を示す図である。
スクを用いて大きいサイズのコンタクトホールをレジス
ト上に転写している状態を示す図である。
【図５】第１の具体例のレチクル上に形成した第２のマ
スクを用いて小さいサイズのコンタクトホールをレジス
ト上に転写している状態を示す図である。
スクを用いて小さいサイズのコンタクトホールをレジス
ト上に転写している状態を示す図である。
【図６】本発明の第２の具体例のレチクルを示す図であ
る。
る。
【図７】従来のレチクルを示す図である。
【図８】従来のレチクルを用い、大きいサイズのコンタ
クトホールをレジスト上に転写している工程を示す図で
ある。
クトホールをレジスト上に転写している工程を示す図で
ある。
【図９】図８の転写後の工程を示す図である。
【図１０】従来のレチクルを用い、小さいサイズのコン
タクトホールをレジスト上に転写している工程を示す図
である。
タクトホールをレジスト上に転写している工程を示す図
である。
【図１１】図１０の転写後の工程を示す図である。
１ レチクル ２ 第１の領域 ３ 第１のサイズ（大きいサイズ）のコンタクトホー
ル用のマスク ５ 第２の領域 ６ 第２のサイズ（小さいサイズ）のコンタクトホー
ル用のマスク １１ 小さいサイズのコンタクトホール １２ 大きいサイズのコンタクトホール １３ ウエーハ １４ ポジレジスト
ル用のマスク ５ 第２の領域 ６ 第２のサイズ（小さいサイズ）のコンタクトホー
ル用のマスク １１ 小さいサイズのコンタクトホール １２ 大きいサイズのコンタクトホール １３ ウエーハ １４ ポジレジスト
Claims (6)
- 【請求項１】 レチクル上の第１の領域に、第１のサイ
ズのコンタクトホール用のマスクを形成すると共に、前
記レチクル上の第２の領域に、前記第１のサイズとは異
なる第２のサイズのコンタクトホール用のマスクを形成
したことを特徴とする半導体製造用のレチクル。 - 【請求項２】 レチクル上の第１の領域に、第１のサイ
ズの線状パターン用のマスクを形成すると共に、前記レ
チクル上の第２の領域に、前記第１のサイズとは異なる
第２のサイズの線状パターン用のマスクを形成したこと
を特徴とする半導体製造用のレチクル。 - 【請求項３】 レチクル上の第１の領域に、第１のサイ
ズのコンタクトホール用のマスクを形成すると共に、前
記レチクル上の第２の領域に、前記第１のサイズとは異
なる第２のサイズのコンタクトホール用のマスクを形成
したレチクルを用いる半導体装置の製造方法であって、 ウエーハ面上にレジストを塗布する第１の工程と、 前記第１のマスクを前記ウエーハに位置合わせした後、
露光する第２の工程と、 現像することなく、前記第２のマスクを前記ウエーハに
位置合わせした後、露光する第３の工程と、 前記露光したウエーハを現像する第４の工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 レチクル上の第１の領域に、第１のサイ
ズの線状パターン用のマスクを形成すると共に、前記レ
チクル上の第２の領域に、前記第１のサイズとは異なる
第２のサイズの線状パターン用のマスクを形成したレチ
クルを用いる半導体装置の製造方法であって、 ウエーハ面上にレジストを塗布する第１の工程と、 前記第１のマスクを前記ウエーハに位置合わせした後、
露光する第２の工程と、 現像することなく、前記第２のマスクを前記ウエーハに
位置合わせした後、露光する第３の工程と、 前記露光したウエーハを現像する第４の工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記レジストは、化学増幅型のレジスト
であることを特徴とする請求項３又は４記載の半導体装
置の製造方法。 - 【請求項６】 前記レジストを露光するための装置は、
スキャン型露光機であることを特徴とする請求項３乃至
５の何れかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32365798A JP2000147743A (ja) | 1998-11-13 | 1998-11-13 | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 |
| US09/442,251 US6368754B1 (en) | 1998-11-13 | 1999-11-15 | Reticle used for fabrication of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32365798A JP2000147743A (ja) | 1998-11-13 | 1998-11-13 | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000147743A true JP2000147743A (ja) | 2000-05-26 |
Family
ID=18157162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32365798A Pending JP2000147743A (ja) | 1998-11-13 | 1998-11-13 | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6368754B1 (ja) |
| JP (1) | JP2000147743A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902851B1 (en) | 2001-03-14 | 2005-06-07 | Advanced Micro Devices, Inc. | Method for using phase-shifting mask |
| GB2379284A (en) * | 2001-09-01 | 2003-03-05 | Zarlink Semiconductor Ltd | Multiple level photolithography |
| US6998198B2 (en) * | 2001-11-30 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole printing by packing and unpacking |
| US6790598B2 (en) * | 2002-01-16 | 2004-09-14 | Xerox Corporation | Methods of patterning resists and structures including the patterned resists |
| WO2004040372A1 (en) * | 2002-11-01 | 2004-05-13 | Systems On Silicon Manufacturing Co. Pte. Ltd. | Multi-image reticles |
| JP2006072100A (ja) * | 2004-09-03 | 2006-03-16 | Adtec Engineeng Co Ltd | 投影露光装置 |
| US7601466B2 (en) * | 2005-02-09 | 2009-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for photolithography in semiconductor manufacturing |
| US20100187611A1 (en) * | 2009-01-27 | 2010-07-29 | Roberto Schiwon | Contacts in Semiconductor Devices |
| US10308504B2 (en) * | 2017-03-31 | 2019-06-04 | Palo Alto Research Center Incorporated | Hierarchical micro assembler system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60221757A (ja) | 1985-02-20 | 1985-11-06 | Hitachi Ltd | 露光用マスク |
| JPS61283125A (ja) | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置の製造方法及びそれに使用する露光用フオトマスク |
| JPH03270134A (ja) | 1990-03-20 | 1991-12-02 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP3084760B2 (ja) | 1991-02-28 | 2000-09-04 | 株式会社ニコン | 露光方法及び露光装置 |
| JPH04337732A (ja) | 1991-05-15 | 1992-11-25 | Hitachi Ltd | パターン形成法 |
| JPH0587179A (ja) | 1991-09-26 | 1993-04-06 | Kurashiki Kako Co Ltd | 液封防振支持装置 |
| JPH05197126A (ja) | 1992-01-20 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
| US6040892A (en) * | 1997-08-19 | 2000-03-21 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| US5853923A (en) * | 1997-10-23 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double layer method for fabricating a rim type attenuating phase shifting mask |
| JP3119217B2 (ja) * | 1997-10-31 | 2000-12-18 | 日本電気株式会社 | フォトマスクおよびフォトマスクを使用した露光方法 |
| FR2790842B1 (fr) * | 1999-03-12 | 2001-04-20 | St Microelectronics Sa | Procede de fabrication d'un circuit de test sur une plaquette de silicium |
-
1998
- 1998-11-13 JP JP32365798A patent/JP2000147743A/ja active Pending
-
1999
- 1999-11-15 US US09/442,251 patent/US6368754B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6368754B1 (en) | 2002-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000147743A (ja) | 半導体製造用のレチクルとこれを用いた半導体装置の製造方法 | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| US6638664B2 (en) | Optical mask correction method | |
| JPS627535B2 (ja) | ||
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| JPS6317528A (ja) | 半導体装置の製造方法 | |
| US20100009298A1 (en) | Forming sub-lithographic patterns using double exposure | |
| JP3102384B2 (ja) | 露光方法及び露光用マスク | |
| JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
| US20230068888A1 (en) | Method for making gates of different sizes with double patterning technology | |
| TWI309850B (en) | Microlithographic process | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| KR20100022731A (ko) | 선폭이 변하는 미세 패턴을 형성하는 방법 | |
| KR19980048210A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| TW495824B (en) | Photolithography process for exposing alignment mark | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| KR20020030600A (ko) | 감광막 콘택 홀 형성방법 | |
| CN117936369A (zh) | 一种双重图形化的方法、半导体器件及电子设备 | |
| KR20000047051A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2980061B2 (ja) | 半導体装置の製造方法 |