JPS6317528A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分野） この発明は半導体装置においてコンタクトホール、トレ
ンチキャパシタ等、規則的な開孔パターンを形成する方
法に係り、特に微細パターンの形成に好適な半導体装置
の製造方法に関する。

（従来の技術） ダイナミックＲＡＭ等の製造工程の途中にはメモリセル
とビット線とを接続するためのコンタクトホールを開孔
する工程がある。ダイナミックＲＡＭにおけるこれらの
コンタクトホールの開孔パターンは規則的に配置されて
おり、この開孔工程では実パターン通りにパターンが形
成される必要がある。

第４図は上記開孔工程の際のフォトリソグラフィで使用
される従来のフォトマスクの平面図である。因において
、３１はフォトマスク本体であり、このマスク本体３１
上には多数の開孔部３２が規則的に配置された開孔パタ
ーンが形成されている。

従来では、このようなフォトマスク本体３１を用いて、
開孔部を形成すべき膜面上に形成されているフォトレジ
スト膜に対して露光を行なうことによりパターンを転写
し、次にフォトレジスト膜を現像処理して必要な部分の
みを残し、さらにこのフォトレジスト膜をマスクにエツ
チングを行なって下地膜に開孔部を形成するようにして
いる。

ところで、上記ダイナミックＲＡＭのメモリセルとビッ
ト線とを接続するコンタクトホール等のような規則的な
開孔パターンを形成する場合、開孔部の寸法が１μｍな
いし２μｍ以下の微少寸法であると、パターンどうしの
近接効果の有無より、第５０に示すエツチング後の膜４
１の平面図に示すようにパターン外周部の開孔径が他に
比べて小さくなるという問題がある。さらに、極端な場
合にはパターンが未開孔になる問題がある。

（発明が解決しようとする問題点） このように従来では、規則的な開孔パターンを形成する
際に、開孔部が微少寸法であるとパターン外周部の開孔
径が小さくなったり、もしくは未開孔となる欠点がある
。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、規則的な開孔パターンを形成する際
にパターン外周部の開孔径が他の箇所に比べて小さくな
ることを防止することができ、もって均一な開孔径を得
ることができる半導体装置の製造方法を提供することに
ある。

［発明の構成］ （問題点を解決するための手段）　　、この発明の半導
体装置の製造方法は、開孔部が規則的に配置された実パ
ターン領域及びこの実パターン領域の周囲に配置されダ
ミー開孔部を有するダミーパターン領域が設けられた写
真蝕刻用マスクを用いて被エツチング膜上に形成された
レジスト膜にパターンを転写する工程と、上記レジスト
膜を現像処理してエツチング用のマスクを形成する工程
と、上記マスクを用いてエツチングを行なうことにより
下地膜である上記被エツチング膜に所望する開孔パター
ンを形成する工程とから構成されている。

（作用） この発明の半導体装置の製造方法では、開孔部が規則的
に配置された実パターン領域の周囲にダミー開孔部を有
するダミーパターン領域を配置した写真蝕刻用マスクを
用いてフォトリソグラフィを行ない、実パターン領域の
周囲にダミーパターンを形成することによって、実パタ
ーン領域の開孔部の径を均一寸法にしている。

（実施例） 以下、図面を参照してこの発明の一実施例を説明する。

第２図はこの発明に係る半導体装置の製造方法の製造工
程を示す断面図である。まず、第２図（ａ）に示すよう
に、例えばＰ型のシリコン半導体基板１１に多数のｎ型
拡散領域１２を形成する。

次に第２図（ｂ）に示すように、上記基板１１の表面に
シリコン酸化膜１３及びフォトレジストＷＡ１４を順次
堆積する。

この後、上記シリコン酸化膜１３に対し上記各ｎ型拡散
領域１２の表面に達するようなコンタクトホールを開孔
するものであるが、これらのコンタクトホール開孔のた
めのフォトマスクとして第１図の平面図に示すようなパ
ターンを有するものを用意する。すなわち、第１図にお
いて１．２１はフォトマスク本体である。このマスク本
体２１上には実際に必要な開孔部２２が規則的に配置さ
れ、図中破線で囲まれた実パターン領域２３が形成され
ている。

そして、この実バタ、−ン領域２３の周囲には実パター
ン領域２３に形成されている開孔部２２と同一寸法の開
孔部２４が配置されたダミーパターン領域２５が形成さ
れている。

そこで次に、第１図のようなパターンを有するフォトマ
スク本体２１を用いて、上記フォトレジスト膜１４に対
して露光を行なうことによりパターンを転写した後、フ
ォトレジスト１１１４を現像処理し、第２図（Ｃ）に示
すようにフォトレジスト１１４の必要な部分のみを残す
。

次に、第２図（ｄ）に示すように、上記フォトレジスト
膜１４をマスクに、例えば微細加工が可能な異方性エツ
チング技術、例えばＲＩＥ（反応性イオンエツチング）
により上記シリコン酸化［９１３を選択的にエツチング
し、上記各ｎ型拡散領域１２の表面に達するコンタクト
ホール１５を開孔する。

コンタクトホール１５の開孔後は、表面に配線用金属、
例えばアルミニュームなどを堆積し、さらにこれをパタ
ーニングして各ｎ型拡散領域１２と接続された配線１６
を形成する。

ここで、上記第２図（ｄ）の工程でコンタクトホール１
５を開孔する際、実際に必要なコンタクトホールの周囲
にもダミーのコンタクトホールが開孔されることになる
。このため、第３図の平面図に示すようにシリコン酸化
膜１３には図中破線で囲まれた領域には必要なコンタク
トホール１５が開孔され、その周囲には図示しないが不
必要なダミーコンタクトホールが開孔される。そして、
パターンどうしの近接効果の影響により、破線で囲まれ
た領域の外のダミーコンタクトホールの開孔径が破線で
囲まれた領域内のものに比べて小さくなったり、未開孔
となったりすることがあるが、実際に必要な破線で囲ま
れた領域内の各コンタクトホール１５は均一の開孔寸法
となる。

このように上記実施例によれば、コンタクトホールの開
孔径を均一にすることができる。なお、この発明は上記
実施例限定されるものではなく種々の変形が可能である
ことはいうまでもない。例えば、上記実施例では形成す
べき開孔部がコンタクトホールである場合について説明
したが、これはダイナミックＲＡＭのトレンチキャパシ
タのトレンチの開孔などにも実施が可能であることはい
うまでもない。

また、この発明の方法では、実際に必要な開孔部の周囲
に不要なダミーの開孔部が形成されるが、これらのダミ
ー開孔部の占有面積は例えば１Ｍビットのダイナミック
ＲＡＭなどのメモリセルにこの発明を適用する場合には
極くわずかであり、またこれ以外ではパターンの工夫な
どによりチップ面積を増加させないようにすることがで
きる。

［発明の効果コ 以上説明したようにこの発明によれば、規則的な開孔パ
ターンを形成する際にパターン外周部の開孔径が他の箇
所に比べて小さくなることを防止することができ、もっ
て均一な開孔径を得ることができる半導体装置の製造方
法を提供することができる。

【図面の簡単な説明】

第１図はこの発明の方法で使用されるフォトマスクの平
面図、第２図はこの発明に係る半導体装置の製造方法の
製造工程を示す断面図、第３図は上記実施例の方法で開
孔された膜の平面図、第４図は従来方法で使用されるフ
ォトマスクの平面図、第５図は従来方法で開孔された膜
の平面図である。 ２１・・・マスク本体、２２．２４・・・開孔部、２３
・・・実パターン領域、２５・・・ダミーパターン領域
。 出願人代理人　弁理士　鈴江武彦 第１図　　　　　第３図 第４図　　　　　　第５図

Claims (1)

1. 【特許請求の範囲】 １　開孔部が規則的に配置された実パターン領域及びこ
   の実パターン領域の周囲に配置されダミー開孔部を有す
   るダミーパターン領域が設けられた写真蝕刻用マスクを
   用いて被エッチング膜上に形成されたレジスト膜にパタ
   ーンを転写する工程と、上記レジスト膜を現像処理して
   エッチング用のマスクを形成する工程と、上記マスクを
   用いてエッチングを行なうことにより下地膜である上記
   被エッチング膜に所望する開孔パターンを形成する工程
   とを具備したことを特徴とする半導体装置の製造方法。 ２　前記エッチングが反応性イオンエッチングである特
   許請求の範囲第１項に記載の半導体装置の製造方法。