KR0124573B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법Info
- Publication number
- KR0124573B1 KR0124573B1 KR1019930027051A KR930027051A KR0124573B1 KR 0124573 B1 KR0124573 B1 KR 0124573B1 KR 1019930027051 A KR1019930027051 A KR 1019930027051A KR 930027051 A KR930027051 A KR 930027051A KR 0124573 B1 KR0124573 B1 KR 0124573B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- masking layer
- forming
- layer
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000000873 masking effect Effects 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 제조방법에 관한 것으로, 콘택형성시 높은 단차로 인해 고집적화된 반도체소자에 있어서 미세패턴의 콘택형성이 어려운 문제를 해결하기 위해 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층상에 포토레지스트를 도포하는 공정, 상기 포토레지스트를 소정의 마스크를 이용하여 과소노광시킨 후 현상하는 공정, 상기 포토레지스트상에 제1마스킹을 형성한 후 이를 에치백하여 상기 포토레지스트의 현상된 부분에만 남기는 공정, 상기 제1마스킹층을 마스크로 하여 상기 포토레지스트를 선택적으로 식각하는 공정, 상기 결과물 전면에 제2마스킹층을 형성한 후 상기 제1마스킹층 하부에 잔존하는 포토레지스트가 노출되도록 상기 제2마스킹층을 에치백하는 공정, 상기 노출된 포토레지스트를 제거하는 공정, 상기 제2마스킹층을 마스크로 하여 상기 절연층을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
Description
제1도는 종래기술에 의한 DRAM(Dynamic Random Access Memory) 소자의 커패시터 스토리지 노드 콘택형성방법을 도시한 공정순서도.
제2도는 본 발명의 일실시예에 의한 DRAM 소자의 커패시터 스토리지 노드 콘택형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 6 : 절연층
7 : 식각저지막 20 : 폴리실리콘층
21 : 포토레지스트
22 : 커패시터 스토리지 노드 형성용 마스크
23 : 포토레지스트가 현상된 부분
24 : 제1마스킹층 25 : 제2마스킹층
26 : 커패시터 스토리지 노드 콘택
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히, 반도체 장치의 미세콘택 형성방법에 관한 것이다.
제1도를 참조하여 종래기술에 의한 DRAM(Dynamic Random Access Memory) 소자의 셀커패시터의 원통형(cylinderical type) 스토리지 노드 형성방법을 설명하면 다음과 같다.
먼저, 제1도(a)에 도시된 바와 같이 반도체기판(1)상에 일반적인 MOS 트랜지스터 공정에 의해 게이트전극(2)과 소오스 및 드레인영역(3)으로 이루어진 메모리셀 트랜지스터를 형성한 후, 그 상부에 절연층(4)을 개재하여 상기 트랜지스터의 드레인영역(3)에 접속되는 비트라인(5)을 형성한 다음, 그 결과물 전면에 산화막(6)을 형성하고 이 위에 질화막(7)을 형성하고, 상기 질화막(7) 위에 포토레지스트(8)를 도포한 후 사진식각공정에 의해 커패시터 스토리지 노드 콘택패턴으로 패터닝한다.
이어서 제1도(b)에 도시된 바와 같이 상기 포토레지스트패턴(8)을 마스크로 하여 상기 산화막(6) 및 비트선(5) 하부의 절연층(4)을 식각하여 스토리지 노드 콘택(10)을 형성한다.
다음에 제1도(c)에 도시된 바와 같이 상기 결과물 전면에 폴리실리콘(11)을 증착하고 그 전면에 다시 산화막(12)을 형성한 후, 산화막(12)위에 포토레지스트(13)를 도포하고 이를 사진식각공정을 통해 스토리지 노드 패턴으로 패터닝한다.
이어서 제1도(d)에 도시된 바와 같이 상기 포토레지스트패턴(13)을 마스크로 하여 상기 산화막(12)을 식각한 후, 결과물 전면에 다시 폴리실리콘(14)을 증착한다.
다음에 제1도(e)에 도시된 바와 같이 상기 산화막(12) 표면이 드러나도록 폴리실리콘층을 에치백한 후, 상기 산화막을 제거함으로써 커패시터 스토리지 노드(15)를 형성한다.
상기한 바와 같이 비트라인 형성후 커패시터를 형성할 경우 커패시터 스토리지 노드 콘택형성시 단차가 매우 높아지게 되어 고집적화된 반도체소자의 경우 미세패턴의 콘택형성이 어려운 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 고집적 반도체 장치에 적용이 가능한 미세콘택 형성방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조방법은 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층상에 포토레지스트를 도포하는 공정, 상기 포토레지스트를 소정의 마스크를 이용하여 과소노광시킨 후 현상하는 공정, 상기 포토레지스트상에 제1마스킹층을 형성한 후 이를 에치백하여 상기 포토레지스트의 현상된 부분에만 남기는 공정, 상기 제1마스킹층을 마스크로 하여 상기 포토레지스트를 선택적으로 식각하는 공정, 상기 결과물 전면에 제2마스킹층을 형성한 후 상기 제1마스킹층 하부에 잔존하는 포토레지스트가 노출되도록 상기 제2마스킹층 및 제1마스킹층을 에치백하는 공정, 상기 노출된 포토레지스트를 제거하는 공정, 상기 제2마스킹층을 마스크로 하여 상기 절연층을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명의 일실시예를 도시한 것으로서, 본 발명의 미세콘택 형성방법을 DRAM 소자의 커패시터 스토리지 노드 콘택형성공정에 적용한 것이다.
먼저, 제2도(a)에 도시된 바와 같이 반도체기판(1)상에 일반적인 MOS 트랜지스터 공정에 의해 게이트전극(2)과 소오스 및 드레인영역(3)으로 이루어진 메모리셀 트랜지스터를 형성한 후, 그 상부에 절연층(4)을 개재하여 상기 트랜지스터의 드레인영역(3)에 접속되는 비트라인(5)을 형성한 다음, 그 결과물 전면에 층간절연막(6)으로서, 예컨대 산화막을 형성하고 이 위에 식각저지막으로서 질화막(7)을 형성하고, 상기 질화막(7)위에 폴리실리콘층(20)을 형성한다. 이어서 상기 폴리실리콘층(20)상에 포토레지스트(21)를 도포한 후, 커패시터 스토리지 노드 콘택형성용 마스크(22)를 이용하여 상기 포토레지스트(21)를 과소노광(Under exposure)시키고나서 현상한 다음 베이크트(bake)공정을 통해 현상된 포토레지스트(21)를 경화시킨다.
이어, 제2도(d)에 도시한 바와 같이 상기 결과물상에 제1마스킹층(24)으로서, 예컨대 산화막(또는(SOG(Spin on glass))을 증착한 후 에치백하여 상기 포토레지스트가 현상된 부분을 산화막(24)으로 채운다.
그리고, 제2도(b)에 도시된 바와 같이 상기 산화막(24)(또는 SOG)을 마스크로한 산소가스를 이용하여 상기 포토레지스트(21)를 건식식각한다.
이어, 제2도(c)에 도시된 바와 같이 상기 산화막(24)을 제거하고 결과물 전면에 제2마스킹층(25)으로서 산화막(또는 SOG)을 증착한다.
그리고 에치백하여 상기 잔존하는 포토레지스트(21)의 표면을 노출시킨다.
이어서 제2도(e)에 도시된 바와 같이 상기 제2마스킹층(25)을 마스크로 하여 노출된 포토레지스트(21)를 제거한다.
다음에 제2도(f)에 도시된 바와 같이 상기 산화막(25)을 마스크로 이용하여 상기 폴리실리콘층(20) 및 질화막(7)을 선택적으로 식각하고, 계속해서 그 하부의 절연막(6)을 식각한다. 이때, 절연막(6) 식각시 처음에는 상기 산화막(25)이 모두 식각되고 나면 그 하부의 폴리실리콘층(20)이 마스킹 역할을 하게 되어 제2도(f)와 같은 스토리지 노드 콘택(26)이 형성되게 된다.
이후의 공정은 상기 종래기술의 제1도(e) 및 (f)의 공정과 동일하게 진행하여 제2도(g)에 도시된 바와 같은 원통형 커패시터 스토리지 노드(30)를 형성한다.
이상 상술한 바와 같이 본 발명에 의하면, 포토레지스트의 일부분만을 표면부위만 약간 노광되도록 과소노광(Under exposure)시켜 패턴을 형성하고 건식식각을 이용함으로써 미세콘택의 형성이 가능하게 된다.
Claims (3)
- 반도체기판상에 게이트전극과 소오스 및 드레인영역으로 이루어진 메모리셀 트랜지스터를 형성하는 공정과, 상기 결과물 전면에 절연층을 개재하여 상기 트랜지스터의 드레인영역에 접속되는 비트라인을 형성하는 공정과, 상기 결과물 전면에 층간절연막 및 포토레지스트를 차례로 도포하는 공정과, 상기 포트레지스트를 선택적으로 과소노광시킨 후 현상하는 공정과, 상기 포토레지스트상에 제1마스킹층을 형성하고 에치백하여 상기 포토레지스트의 현상된 부분에만 남기는 공정과, 상기 제1마스킹을 마스크로 하여 상기 포토레지스트를 식각하는 공정과, 전면에 제2마스킹층을 형성하고 상기 제1마스킹층 하부에 잔존하는 포토레지스트가 노출되도록 상기 제2마스킹층 및 상기 제1마스킹층을 에치백하는 공정과, 상기 노출된 포토레지스트를 제거하는 공정과, 상기 제2마스킹층을 마스크로 하여 상기 절연층을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1마스킹층 및 제2마스킹층은 산화막 또는 SOG로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 포토레지스트를 과소노광시키고 현상한 후에 잔존하는 포토레지스트를 경화시키는 베이크공정으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027051A KR0124573B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027051A KR0124573B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021544A KR950021544A (ko) | 1995-07-26 |
| KR0124573B1 true KR0124573B1 (ko) | 1997-12-11 |
Family
ID=19370402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027051A KR0124573B1 (ko) | 1993-12-09 | 1993-12-09 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124573B1 (ko) |
-
1993
- 1993-12-09 KR KR1019930027051A patent/KR0124573B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021544A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| KR0124573B1 (ko) | 반도체 장치의 제조방법 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| US7449766B2 (en) | Methods of forming a contact opening in a semiconductor assembly using a disposable hard mask | |
| US6204117B1 (en) | Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100268938B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR100246467B1 (ko) | 위상반전마스크의 사이드 로브를 이용하는 반도체 소자의 캐패시터 제조방법 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100547241B1 (ko) | 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법 | |
| KR100381017B1 (ko) | 반도체 장치의 다중 콘택 형성방법 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100239450B1 (ko) | 반도체 메모리소자의 제조방법 | |
| JPH04218958A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100248624B1 (ko) | 반도체소자의 제조방법 | |
| KR100232161B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR19990001901A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR0172298B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR0126887B1 (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |