JP2005252165A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2005252165A
JP2005252165A JP2004064023A JP2004064023A JP2005252165A JP 2005252165 A JP2005252165 A JP 2005252165A JP 2004064023 A JP2004064023 A JP 2004064023A JP 2004064023 A JP2004064023 A JP 2004064023A JP 2005252165 A JP2005252165 A JP 2005252165A
Authority
JP
Japan
Prior art keywords
pattern
resist
film
hole
hole pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004064023A
Other languages
English (en)
Other versions
JP4480424B2 (ja
Inventor
Etsuro Kawaguchi
悦郎 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2004064023A priority Critical patent/JP4480424B2/ja
Publication of JP2005252165A publication Critical patent/JP2005252165A/ja
Application granted granted Critical
Publication of JP4480424B2 publication Critical patent/JP4480424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 熱シュリンク法を用いて、被加工膜に均一且つ微細な寸法のホールパターンを形成することのできるパターン形成方法を提供する。
【解決手段】 被加工膜2の上に、熱シュリンク法を用いて、第1のホールパターン7′および第2のホールパターン8′を形成する。第2のホールパターン8′は、第1のホールパターン7′の外周部を取り囲むように配置されている。次に、第2のホールパターン8′を被覆し、第1のホールパターン7′に対応した開口部を有する第2のレジストパターン12を形成する。その後、第2のレジストパターン12および第1のレジストパターン6をマスクとして被加工膜2をエッチングする。被加工膜2には第1のホールパターン7′のみが転写されるので、均一且つ微細な寸法を有するホールを被加工膜2に形成することができる。
【選択図】 図8

Description

本発明は、パターン形成方法に関し、特に、レジストの熱流動を利用して微細化したレジストパターンを用いてパターンを形成する方法に関する。
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
この微細化を支えているフォトリソグラフィ技術には、被加工基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望のレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
上記のレジストパターンの形状として代表的であるのは、ラインパターンおよびホールパターンである。ここで、ホールパターンは、ラインパターンに比較して露光解像度が低く、フォトリソグラフィ技術によってパターンの微細化を図ることは困難である。
そこで、ホールパターンを微細化する技術として、従来より、熱シュリンク法によるものが知られている(例えば、特許文献1参照。)。これは、レジストパターンを形成した後、レジストのガラス転移点(Tg)以上の温度で加熱処理を行うことによりレジストを流動させて、パターンの寸法をシュリンク(縮小)する方法である。
特開2001−326153号公報
しかしながら、レジストに形成された各ホールパターンの配列関係によってシュリンク量が異なるために、シュリンク後のパターンの寸法が均一にならないという問題があった。これについて、以下に詳述する。
図10(a)はシュリンク前のレジストパターンの平面図であり、図10(b)はシュリンク後のレジストパターンの平面図である。これらの図において、レジストパターン21は、ホールが密に配置された密パターン22と、ホールがまばらに配置された疎パターン23とからなっている。
図10(a)のレジストパターン21に対して、レジストのガラス転移点以上の温度の熱を加えると、レジストの熱流動が起こり、ホール周辺のレジストがホールの内部に流れ込む。この際、密パターン22と疎パターン23とでは、ホールに流れ込むレジストの量に差がある。すなわち、密パターン22よりも疎パターン23の方が、ホールの周囲にあるレジストの面積は大きい。このため、疎パターン23の方がホールに流れ込むレジストの量が多くなり、シュリンク後のレジストパターン21′におけるホールの内径は、密パターン22′よりも疎パターン23′の方が小さくなる(図10(b))。
また、同じ密パターン22であっても、外周部に位置するホールと内部に位置するホールとではやはり流れ込むレジストの量に差がある。
例えば、図10(a)の密パターン22において、中央部に位置するホール24に比較して、外周部に位置するホール25の方が周囲にあるレジストの面積は大きい。したがって、ホール25に流れ込むレジストの量はホール24に流れ込む量より多くなり、その結果、シュリンク後のホール25′の内径はホール24′の内径より小さくなる(図10(b))。また、同じ外周部に位置するホールであっても、ホール25よりもコーナー部に位置するホール26の方が周囲にあるレジストの面積はさらに大きい。このため、流れ込むレジストの量はホール26の方がホール25より多くなる結果、シュリンク後のホール26′の内径はホール25′より小さくなる(図10(b))。
このように、シュリンク後のレジストパターン21′では各ホールの寸法が均一なものとはならない。このため、レジストパターン21′をマスクとして下地の非加工膜をエッチングした場合、被加工膜を均一な寸法および形状を有するパターンに加工することができないという問題があった。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、熱シュリンク法を用いて、被加工膜に均一且つ微細な寸法のホールパターンを形成することのできるパターン形成方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明は、被加工膜に、複数のホールからなる所定のホールパターンを形成するパターン形成方法であって、被加工膜の上に第1のレジスト膜を形成する工程と、この第1のレジスト膜を加工して、所定のホールパターンに対応する第1のホールパターンと、複数のホールからなりこのホールが第1のホールパターンの外周部を取り囲むように配置されている第2のホールパターンとを有する第1のレジストパターンを形成する工程と、第1のレジスト膜のガラス転移点以上の温度で加熱処理を行い、第1のレジストパターンに設けられた実質的に全てのホールの寸法を縮小する工程と、第1のレジストパターンの上に第2のレジスト膜を形成する工程と、第2のレジスト膜を加工して、第2のホールパターンを被覆し第1のホールパターンに対応した開口部を有する第2のレジストパターンを形成する工程と、第2のレジストパターンおよび第1のレジストパターンをマスクとして被加工膜をエッチングし、被加工膜に所定のホールパターンを形成する工程とを有することを特徴とするものである。
本発明は、第2のレジスト膜を形成する工程の前に第1のレジストパターンの表面を改質する工程をさらに有することができる。この第1のレジストパターンの表面を改質する工程は加熱処理工程とすることができる。また、第1のレジストパターンの表面を改質する工程は、紫外線および電子線のいずれか一方を照射した後に加熱処理を行う工程とすることもできる。
この発明は以上説明したように、第1のレジストパターンに、被加工膜に形成するホールパターンに対応した第1のホールパターンと、複数のホールからなり且つこれらのホールが第1のホールパターンの外周部を取り囲むように配置されている第2のホールパターンとを形成するので、加熱処理によるシュリンク量の多いパターンを第2のホールパターンに限定させることができる。したがって、熱シュリンク後の第1のホールパターンにおける各ホールの寸法を均一なものとすることができる。また、第2のレジストパターンを設けることによって、第1のホールパターンのみを被加工膜に転写することができるので、被加工膜に均一且つ微細な寸法を有するホールパターンを形成することが可能となる。
図1〜図9は、本発明にかかるパターン形成方法の一例を示したものである。これらの図において、同じ符号を付した部分は同じものであることを示している。また、図1〜図4および図6〜図9における断面図および平面図は、それぞれ基板の一部を拡大したものである。
まず、図1に示すように、基板1上に被加工膜2を形成する。基板1と被加工膜2との間に1または2以上の他の膜を形成してもよい。
基板1としては、シリコン基板などの半導体基板の他、ガラス基板またはプラスチック基板などを用いることができる。ここで、半導体基板には、素子分離領域や拡散層などが形成されていてもよい。
被加工膜2は、レジストパターンをマスクとしたエッチングによってパターニング可能な膜であれば特に制限はない。例えば、TEOS(テトラエトキシシラン)膜、SiO(酸化シリコン)膜、SiC(炭化シリコン)膜、Si膜、Si膜若しくはSiN膜などのSi(窒化シリコン)膜、SiCN(炭窒化シリコン)膜、SiOC(酸炭化シリコン)膜またはポリイミド誘導体、ポリアリルエーテル誘導体、ポリキノリン誘導体およびポリパラキシレン誘導体などの芳香族化合物の重合体からなる膜などを用いることができる。これらの膜は、CVD(Chemical Vapor Deposition)法、スパッタ法または回転塗布法などによって形成することができる。
次に、被加工膜2の上に第1のレジスト膜3を形成する(図1)。本実施の形態においては、第1のレジスト膜3としてポジ型のレジストを用いる。
第1のレジスト膜3は、後工程でパターニングされた後、ガラス転移点以上の温度で加熱されることによって流動を起こし、形成されたパターンをシュリンクするものである。したがって、この役割を果たすことのできる材料であれば第1のレジスト膜3として用いることができるが、さらに本実施の形態においては、微細なパターンを形成することのできる露光光源に対応したレジストであることが好ましい。具体的には、波長248nmのKrF(フッ化クリプトン)エキシマレーザに対応するレジスト、波長193nmのArF(フッ化アルゴン)エキシマレーザに対応するレジスト、または、波長157nmのF(フッ素)レーザに対応するレジストなどを用いることが好ましい。
次に、第1のレジスト膜5を加工して第1のレジストパターン6を形成する。第1のレジストパターン6は、ホールが密に配置された密パターンであってもよいし、ホールがまばらに配置された疎パターンであってもよい。第1のレジストパターン6を形成する工程は、具体的には次のようにして行うことができる。
まず、マスク4を介して第1のレジスト膜3に露光光5を照射し、第1のレジスト膜3にホールパターンを転写する(図2)。図において、4aは露光光5が透過する部分であり、4bは露光光5が遮光される部分である。
従来法においては、レジスト膜に転写するホールパターンは被加工膜に転写するパターンのみであった。これに対して、本実施の形態においては、第1のレジスト膜3に対して、被加工膜3に転写するホールパターンの他にダミーのホールパターンも転写することを特徴としている。すなわち、被加工膜3に複数のホールからなる所定のホールパターンを形成する場合、この所定のホールパターンに対応する第1のホールパターンと、複数のホールからなり且つこれらのホールが第1のホールパターンの外周部を取り囲むように配置されている第2のホールパターンとを第1のレジスト膜3に転写する。ここで、第2のホールパターンがダミーのホールパターンである。
上記のような転写を行うために、マスク4は、従来のホールパターン(第1のホールパターン)の外周部にダミーのホールパターン(第2のホールパターン)を設け、従来のパターンがダミーのパターンによって取り囲まれるように設計する。尚、マスク4はバイナリマスクおよびハーフトーン型位相シフトマスクのいずれであってもよい。
露光光5の種類は、形成するパターンの寸法に応じて適宜選択することができる。例えば、半導体基板上の被加工膜にパターンを形成する場合には、半導体装置のデザイン・ルールに応じて適当な露光光を用いればよい。具体的には、0.25μm〜0.13μmのデザイン・ルールではKrFエキシマレーザが、90nmのデザイン・ルールではArFエキシマレーザが、65nm以下のデザイン・ルールではFレーザが、それぞれ露光装置の光源として用いられる。
露光後は、適当な現像液を用いて現像処理を行い、第1のレジストパターン6を形成する。
図3(a)は、第1のレジストパターン形成後の基板の断面図である。また、図3(b)は、図3(a)を上から見た平面図である。これらの図において、第1のホールパターン7は、後工程で被加工膜2に転写されるパターンである。一方、第2のホールパターン8は、被加工膜2に転写されることのないダミーパターンである。そして、第2のホールパターン8は第1のレジストパターン6の最も外側に位置しており、第1のホールパターン7は第2のホールパターン8より内側に位置している。
第1のレジストパターン6を形成した後は、このレジストのガラス転移点以上の温度で加熱処理を行うことによってレジストを流動させる。これにより、形成されたホールの内部にレジストが流れ込み、第1のレジストパターン6に設けられた実質的に全てのホールの寸法をシュリンク(縮小)させることができる。シュリンク後のホールの寸法は、露光解像度を超えた微細な値となる。
図4(a)は、熱シュリンク後の基板の断面図である。また、図4(b)は、図4(a)を上から見た平面図である。これらの図において、第2のホールパターン8は第1のレジストパターン6の最も外側に位置しているために、ホール内に流れ込むレジストの量が第1のホールパターン7よりも多くなる。このため、シュリンク後の第2のホールパターン8′では、ホールの内径Lが第1のホールパターン7′の内径Lに比べて小さくなる。一方、第1のホールパターン7では、ホールの周囲にあるレジストの面積が略同じであるために、ホール内に流れ込むレジストの量も略一定である。したがって、シュリンク後のホールの内径Lは第1のホールパターン7′の全体で略一定となる。
図5は、熱シュリンク後における第1のレジストパターンの平面図の他の例である。尚、図の第1のレジストパターンは密パターンである。
図5に示すように、第1のレジストパターン14は、第1のホールパターン15と、第1のホールパターン15の外周部を取り囲むように配置されている第2のホールパターン16とからなっている。第1のホールパターン15は、被加工膜17に転写されるパターンである。一方、第2のホールパターン16は、被加工膜17に転写されることのないダミーのパターンである。第1のホールパターン15の各ホールの寸法は全体的に略一定である。一方、第2のホールパターン16の各ホールの寸法は、いずれも第1のホールパターン15のそれより小さく、且つ、場所によって異なっている。
次に、第1のレジストパターン6の上に、ポジ型の第2のレジスト膜9を形成する(図6)。第2のレジスト膜9は、第1のレジストパターン6に設けられた第2のホールパターン8′を被覆し、第2のホールパターン8′が被加工膜2に転写されないようにするものである。したがって、第2のレジスト膜9の膜厚は、第2のホールパターン8′のホールを完全に埋め込むことのできる膜厚とする。このため、第2のレジスト膜9の膜厚は第1のレジスト膜3の膜厚より厚いことが好ましいが、具体的な膜厚比は、レジストの種類やエッチング条件などを考慮して適宜設定する。
尚、第2のレジスト膜9は、第1のレジスト膜3のように高解像度のパターンを形成可能なレジストでなくてもよい。但し、第1のレジスト膜3と同じレジスト樹脂組成物を用いて第2のレジスト膜9を形成した場合には、露光光源、現像液および熱処理などのプロセス条件を統一できるという利点が得られる。
第2のレジスト膜9の形成は、第1のレジストパターン6に対して適当な表面処理を行い、第1のレジストパターン6の表面を改質した後に行うことが好ましい。このようにすることによって、第2のレジスト膜9となるレジスト樹脂組成物を第1のレジストパターン6上に塗布した際に、このレジスト樹脂組成物にはじきが発生したり、第1のレジストパターン6のレジストがレジスト樹脂組成物に溶解したりするのを防ぐことができる。第1のレジストパターン6の表面の改質は、例えば、第1のレジストパターン6を加熱処理することによって行うことができる。また、第1のレジストパターン6の表面に紫外線および電子線のいずれか一方を照射した後に加熱処理を行ってもよい。
次に、第2のレジスト膜9を加工して第2のレジストパターン12を形成する。第2のレジストパターン12は、第2のホールパターン8′を被覆し、第1のホールパターン7′に対応した開口部を有するパターンとする。具体的には、次のようにして第2のレジストパターン12を形成することができる。
まず、マスク10を介して第2のレジスト膜9に露光光11を照射する(図7)。マスク10は、第1のレジストパターン6における第1のホールパターン7′の全体に対応する位置に開口部10aを有し、第2のホールパターン8′に対応する位置に遮光部10bを有するものとする。尚、マスク10は、バイナリマスクおよびハーフトーン型位相シフトマスクのいずれであってもよい。
露光後は、適当な現像液を用いて現像処理を行い、第2のレジストパターン12を形成する。
図8(a)は、第2のレジストパターン形成後の基板の断面図である。また、図8(b)は、図8(a)を上から見た平面図である。これらの図において、第2のレジストパターン12は、第2のホールパターン8′を完全に遮蔽するように形成されている。一方、第1のホールパターン7′上には、第2のレジストパターン12は形成されていない。このため、第1のレジストパターン6に設けられたホールの内で、第1のホールパターン7′のみが被加工膜2に至る開口部を形成している。
次に、第2のレジストパターン12および第1のレジストパターン6をマスクとして、被加工膜2をドライエッチングする。第1のレジストパターン6における第2のホールパターン8′は第2のレジストパターン12によって完全に被覆されているので、第1のホールパターン7′のみが被加工膜2に転写される。そして、第1のホールパターン7′における各ホールの寸法は均一であるので、被加工膜2に形成されるホールパターンの各ホールの寸法も均一なものとなる。
ドライエッチング終了後は、不要となった第2のレジストパターン12および第1のレジストパターン6をアッシングにより除去する。
以上の工程によって、被加工膜2には、微細かつ均一な寸法を有するホールパターン13が形成される(図9)。
本実施の形態によれば、被加工膜に形成するホールパターンに対応した第1のホールパターンと、複数のホールからなり且つこれらのホールが第1のホールパターンの外周部を取り囲むように配置されている第2のホールパターンとを形成するので、加熱処理によるシュリンク量の多いパターンを第2のホールパターンに限定させることができる。したがって、熱シュリンク後の第1のホールパターンにおける各ホールの寸法を均一なものとすることができる。また、この効果は、第1のホールパターンが密パターンであるか、疎パターンであるかにかかわらず得られる。それ故、被加工膜に密パターンと疎パターンの両方を転写する場合であっても、これらのパターンにおける各ホールの寸法を全て均一に形成することができる。
尚、本実施の形態においてはポジ型のレジスト膜を用いた例について述べたが、本発明はこれに限られるものではない。本発明は、ネガ型のレジストを用いた場合にも適用できる。この場合、図5において、第2のレジスト膜9を露光する際に使用するマスク10は、第1のレジストパターン6における第1のホールパターン7′に対応する位置に遮光部を有し、第2のホールパターン8′に対応する位置に開口部を有するものとする。
本発明の1つの例として、シリコン基板上にSiN(窒化シリコン)膜をプラズマCVD法により200nmの膜厚で形成した。次に、このSiN膜の上にポジ型Fレジスト樹脂組成物を塗布し、110℃で90秒間加熱して膜厚150nmのFレジスト膜(第1のレジスト膜)を形成した。その後、このFレジスト膜にハーフトーン型位相シフトマスクを介してFエキシマレーザ光を照射し、2.38%の濃度のTMAH(テトラメチルアンモニウムハイドロオキサイド)溶液を用いた現像処理を60秒間行うことによって第1のレジストパターンを形成した。
次に、Fレジスト膜のガラス転移点以上の温度で加熱処理を行い、第1のレジストパターンに設けられた実質的に全てのホールの寸法を縮小させた。その後、第1のレジストパターンの上に、第1のレジスト膜と同じ組成のFレジスト樹脂組成物を塗布し、110℃で90秒間加熱して膜厚200nmのFレジスト膜(第2のレジスト膜)を形成した。その後、このFレジスト膜にハーフトーン型位相シフトマスクを介してFエキシマレーザ光を照射し、2.38%の濃度のTMAH(テトラメチルアンモニウムハイドロオキサイド)溶液を用いた現像処理を60秒間行うことによって第2のレジストパターンを形成した。
次に、CH(ジフルオロメタン)、O(酸素)およびAr(アルゴン)の混合ガスを用い、第2のレジストパターンおよび第1のレジストパターンをマスクとして、SiN膜に対しドライエッチングを行った。エッチング処理後は、不要となった第2のレジストパターンおよび第1のレジストパターンをアッシングにより除去した。SiN膜に形成された各ホールは均一な寸法を有するとともに、その寸法は、露光解像度を超えた微細なものであった。
本実施の形態にかかるパターン形成方法を示す断面図である。 本実施の形態にかかるパターン形成方法を示す断面図である。 本実施の形態にかかるパターン形成方法を示す図であり、(a)は基板の断面図、(b)は(a)を上方から見た平面図である。 本実施の形態にかかるパターン形成方法を示す図であり、(a)は基板の断面図、(b)は(a)を上方から見た平面図である。 本実施の形態によって形成される熱シュリンク後の第1のレジストパターンの平面図の一例である。 本実施の形態にかかるパターン形成方法を示す断面図である。 本実施の形態にかかるパターン形成方法を示す断面図である。 本実施の形態にかかるパターン形成方法を示す図であり、(a)は基板の断面図、(b)は(a)を上方から見た平面図である。 本実施の形態にかかるパターン形成方法を示す断面図である。 従来のレジストパターンの平面図であり、(a)はシュリンク前のレジストパターンを、(b)はシュリンク後のレジストパターンをそれぞれ示す。
符号の説明
1 基板
2,24,17 被加工膜
3 第1のレジスト膜
4,10 マスク
5,11 露光光
6,14 第1のレジストパターン
7,15 第1のホールパターン
8,16 第2のホールパターン
9 第2のレジスト膜
12 第2のレジストパターン
13 ホールパターン

Claims (4)

  1. 被加工膜に、複数のホールからなる所定のホールパターンを形成するパターン形成方法であって、
    前記被加工膜の上に第1のレジスト膜を形成する工程と、
    前記第1のレジスト膜を加工して、前記所定のホールパターンに対応する第1のホールパターンと、複数のホールからなり該ホールが前記第1のホールパターンの外周部を取り囲むように配置されている第2のホールパターンとを有する第1のレジストパターンを形成する工程と、
    前記第1のレジスト膜のガラス転移点以上の温度で加熱処理を行い、前記第1のレジストパターンに設けられた実質的に全てのホールの寸法を縮小する工程と、
    前記第1のレジストパターンの上に第2のレジスト膜を形成する工程と、
    前記第2のレジスト膜を加工して、前記第2のホールパターンを被覆し前記第1のホールパターンに対応した開口部を有する第2のレジストパターンを形成する工程と、
    前記第2のレジストパターンおよび前記第1のレジストパターンをマスクとして前記被加工膜をエッチングし、前記被加工膜に前記所定のホールパターンを形成する工程とを有することを特徴とするパターン形成方法。
  2. 前記第2のレジスト膜を形成する工程の前に前記第1のレジストパターンの表面を改質する工程をさらに有する請求項1に記載のパターン形成方法。
  3. 前記第1のレジストパターンの表面を改質する工程は、加熱処理工程である請求項2に記載のパターン形成方法。
  4. 前記第1のレジストパターンの表面を改質する工程は、紫外線および電子線のいずれか一方を照射した後に加熱処理を行う工程である請求項2に記載のパターン形成方法。
JP2004064023A 2004-03-08 2004-03-08 パターン形成方法 Expired - Fee Related JP4480424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004064023A JP4480424B2 (ja) 2004-03-08 2004-03-08 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004064023A JP4480424B2 (ja) 2004-03-08 2004-03-08 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2005252165A true JP2005252165A (ja) 2005-09-15
JP4480424B2 JP4480424B2 (ja) 2010-06-16

Family

ID=35032335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004064023A Expired - Fee Related JP4480424B2 (ja) 2004-03-08 2004-03-08 パターン形成方法

Country Status (1)

Country Link
JP (1) JP4480424B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034554A (ja) * 2008-07-25 2010-02-12 Asml Netherlands Bv マスクパターンセットを設計する方法、マスクパターンセット、及びデバイス製造方法
JP2011238782A (ja) * 2010-05-11 2011-11-24 Panasonic Corp パターン形成方法
WO2020003420A1 (ja) * 2018-06-27 2020-01-02 三菱電機株式会社 半導体装置の製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107554A (en) * 1980-01-29 1981-08-26 Nec Corp Formation of pattern
JPS56137628A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS56137630A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS56137633A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS6317528A (ja) * 1986-07-09 1988-01-25 Toshiba Corp 半導体装置の製造方法
JPH02181910A (ja) * 1989-01-07 1990-07-16 Sony Corp レジストパターン形成方法
JPH03108314A (ja) * 1989-09-21 1991-05-08 Seiko Instr Inc 半導体素子の製造方法
JP2001194769A (ja) * 2000-01-11 2001-07-19 Nec Corp フォトマスク、パターン形成方法、半導体集積回路
JP2001194768A (ja) * 2000-01-14 2001-07-19 Nec Corp レジストパターンの形成方法
JP2001257155A (ja) * 2000-03-13 2001-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP2004348141A (ja) * 2003-05-22 2004-12-09 Taiwan Semiconductor Manufacturing Co 水溶性ネガ型フォトレジスト
JP2005123312A (ja) * 2003-10-15 2005-05-12 Toshiba Corp コンタクトホールの形成方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107554A (en) * 1980-01-29 1981-08-26 Nec Corp Formation of pattern
JPS56137628A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS56137630A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS56137633A (en) * 1980-03-28 1981-10-27 Nec Corp Pattern forming
JPS6317528A (ja) * 1986-07-09 1988-01-25 Toshiba Corp 半導体装置の製造方法
JPH02181910A (ja) * 1989-01-07 1990-07-16 Sony Corp レジストパターン形成方法
JPH03108314A (ja) * 1989-09-21 1991-05-08 Seiko Instr Inc 半導体素子の製造方法
JP2001194769A (ja) * 2000-01-11 2001-07-19 Nec Corp フォトマスク、パターン形成方法、半導体集積回路
JP2001194768A (ja) * 2000-01-14 2001-07-19 Nec Corp レジストパターンの形成方法
JP2001257155A (ja) * 2000-03-13 2001-09-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP2004348141A (ja) * 2003-05-22 2004-12-09 Taiwan Semiconductor Manufacturing Co 水溶性ネガ型フォトレジスト
JP2005123312A (ja) * 2003-10-15 2005-05-12 Toshiba Corp コンタクトホールの形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034554A (ja) * 2008-07-25 2010-02-12 Asml Netherlands Bv マスクパターンセットを設計する方法、マスクパターンセット、及びデバイス製造方法
US8142964B2 (en) * 2008-07-25 2012-03-27 Asml Netherlands B.V. Method of designing sets of mask patterns, sets of mask patterns, and device manufacturing method
JP2011238782A (ja) * 2010-05-11 2011-11-24 Panasonic Corp パターン形成方法
WO2020003420A1 (ja) * 2018-06-27 2020-01-02 三菱電機株式会社 半導体装置の製造方法
JPWO2020003420A1 (ja) * 2018-06-27 2021-02-15 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4480424B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
US8450052B2 (en) Double patterning strategy for contact hole and trench in photolithography
KR100479600B1 (ko) 콘택 형성 방법
US7972957B2 (en) Method of making openings in a layer of a semiconductor device
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
KR100647182B1 (ko) 포토마스크, 포토마스크의 제조 방법, 및 그 포토마스크를이용한 반도체 장치의 제조 방법
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
US8058177B2 (en) Winged vias to increase overlay margin
JP2004153125A (ja) 加工用マスクの形成方法及び半導体装置の製造方法
TW548711B (en) Plasma enhanced method for increasing silicon-containing photoresist selectivity
US20060073425A1 (en) Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method
JP4389242B2 (ja) フォトレジストパターンをマスクに利用するエッチング方法
JP2008153373A (ja) 半導体装置の製造方法
JP4480424B2 (ja) パターン形成方法
KR20090050698A (ko) 반도체 소자의 제조 방법
US6361928B1 (en) Method of defining a mask pattern for a photoresist layer in semiconductor fabrication
JP2008171908A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR100498716B1 (ko) 미세 패턴 형성방법
JP2005268627A (ja) 半導体装置の製造方法
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
JPH09232428A (ja) 半導体装置の製造方法
JP2009109768A (ja) レジストパターン形成方法
KR20070045090A (ko) 반도체 제조에서 포토리소그래피 시스템 및 방법
JP2005150222A (ja) パターン形成方法
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법
JP2005150271A (ja) パターン形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees