JP2005150271A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2005150271A JP2005150271A JP2003383353A JP2003383353A JP2005150271A JP 2005150271 A JP2005150271 A JP 2005150271A JP 2003383353 A JP2003383353 A JP 2003383353A JP 2003383353 A JP2003383353 A JP 2003383353A JP 2005150271 A JP2005150271 A JP 2005150271A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- film
- resist pattern
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 ハーフトーン型位相シフトマスクを用いて形成したレジストパターンをマスクとして、被加工膜を所望の寸法および形状の微細パターンに加工することのできるパターン形成方法を提供する。
【解決手段】 被加工膜2の上に、ハーフトーン型位相シフトマスクを用いて、第1のレジストパターン5を形成する。次に、第1のレジストパターン5の上に第2のレジスト膜6を形成した後、ハーフトーン型位相シフトマスクと同じレイアウトの開口パターンが設けられたバイナリマスク7を介して、第2のレジスト膜6に露光光を照射する。その後、第2のレジスト膜6を現像して、開口部の寸法が第1のレジストパターン5の開口部の寸法より大きい第2のレジストパターンを形成する。
【選択図】 図5
【解決手段】 被加工膜2の上に、ハーフトーン型位相シフトマスクを用いて、第1のレジストパターン5を形成する。次に、第1のレジストパターン5の上に第2のレジスト膜6を形成した後、ハーフトーン型位相シフトマスクと同じレイアウトの開口パターンが設けられたバイナリマスク7を介して、第2のレジスト膜6に露光光を照射する。その後、第2のレジスト膜6を現像して、開口部の寸法が第1のレジストパターン5の開口部の寸法より大きい第2のレジストパターンを形成する。
【選択図】 図5
Description
本発明は、パターン形成方法に関し、特に、ハーフトーン型位相シフトマスクを用いたパターン形成方法に関する。
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
この微細化を支えているフォトリソグラフィ技術には、被加工基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じて加熱処理をする工程、次いでこれを現像してレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
上記の露光の際には、従来より位相シフトマスクが使用されている。位相シフトマスクには、ハーフトーン型位相シフトマスクとレベンソン型位相シフトマスクがある。特に、ハーフトーン型位相シフトマスクは、比較的扱いやすいことから微細なレジストパターンの形成工程において多く使用されている。
図9(a)は、ハーフトーン型位相シフトマスクの断面図である。図に示すように、ハーフトーン型位相シフトマスク11は、所定のレイアウトで設けられた開口部11aと、遮光部11bとを有する。ここで、遮光部11bには、露光光に対して数%程度の透過率を有する半透明の膜(ハーフトーン膜)が設けられている。そして、遮光部11bを透過する光と開口部11aを透過する光との位相差が180度になるようにすることによって、ウェハ上での結像解像力の向上を図っている。
図9(b)は、図9(a)のハーフトーン型位相シフトマスク11を透過した光の強度分布を示したものである。図9(b)において、開口部11aを透過した光と遮光部11bを透過した光とが開口部11aのエッジ部分で干渉し合うことによって、開口部11aの光強度分布は従来よりも急峻になる。このため、ハーフトーン型位相シフトマスクによれば、開口部のエッジ部分でのコントラストを向上させることができ、微細なパターンを形成することが可能となる。
一方、図9(b)において、光強度分布には、メインローブ12,13の他に、サイドローブ14,15,16が現れている。ここで、サイドローブ14は、隣接する2つのサイドローブ(すなわち、メインローブ12のサイドローブとメインローブ13のサイドローブの内、互いに隣接する2つのサイドローブ。)に加えて、遮光部11bを透過する光が重なり合って生じたものであり、他のサイドローブ15,16より大きな光強度を有している。
このような強度分布を有する光がポジ型のレジスト膜を露光した場合、現像後に得られるレジストパターンの断面図は、図9(c)に示すようになる。すなわち、光強度の大きいサイドローブ14が生じることによって、レジスト膜上に不要なパターンが結像される結果、その領域のレジスト膜が現像により部分的に除去されて、レジストパターン17の膜厚が薄くなる。図9(c)において、領域17aは、サイドローブ14によって不要なパターンが結像された領域に対応する。図に示すように、領域17aでのレジストパターン17の膜厚は他の領域に比較して薄くなっている。
図9(d)は、図9(c)のレジストパターン17をマスクとしてエッチングされた被加工膜18の断面図である。尚、図9(d)では、レジストパターン17を除去した後の様子を示している。また、図において、19は半導体基板である。
図9(d)に示すように、レジストパターン17の膜厚が薄い部分ではオーバーエッチングとなるので、エッチング後の被加工膜18の膜厚も部分的に薄くなっている。このため、被加工膜18を所望の寸法および形状に加工することができないという問題があった。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ハーフトーン型位相シフトマスクを用いて形成したレジストパターンをマスクとして、被加工膜を所望の寸法および形状の微細パターンに加工することのできるパターン形成方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明のパターン形成方法は、被加工膜の上に第1のレジスト膜を形成する工程と、ハーフトーン型位相シフトマスクを介して第1のレジスト膜に露光光を照射する工程と、この第1のレジスト膜を現像して第1のレジストパターンを形成する工程と、この第1のレジストパターンの上に第2のレジスト膜を形成する工程と、ハーフトーン型位相シフトマスクと同じレイアウトの開口パターンが設けられたバイナリマスクを介して、第2のレジスト膜に露光光を照射する工程と、この第2のレジスト膜を現像し、開口部の寸法が第1のレジストパターンの開口部の寸法より大きい第2のレジストパターンを形成する工程と、第1のレジストパターンをマスクとして被加工膜をドライエッチングし、被加工膜にパターンを形成する工程とを有することを特徴とするものである。
本発明のパターン形成方法は、第2のレジスト膜を形成する工程の前に、第1のレジストパターンに対して加熱処理を行い、第1のレジストパターンの表面を変質させる工程をさらに有することができる。
本発明において、第2のレジスト膜は、第1のレジスト膜と同じレジスト樹脂によって形成することができる。この場合、第2のレジスト膜に対する露光量を第1のレジスト膜に対する露光量と変えることによって、第2のレジストパターンの開口部の寸法を第1のレジストパターンの開口部の寸法より大きくすることができる。
この発明は以上説明したように、ハーフトーン型位相シフトマスクを用いて形成した第1のレジストパターンの上に、バイナリマスクを用いて第2のレジストパターンを形成するので、全体として見れば平坦な表面を有するレジストパターンを形成することができる。したがって、このレジストパターンをマスクとして被加工膜をドライエッチングすることにより、被加工膜2を良好な形状および寸法を有するパターンに加工することができる。
また、本発明によれば、第2のレジストパターンの開口部の寸法が第1のレジストパターンの開口部の寸法より大きくなるようにするので、ハーフトーン型位相シフトマスクによって形成した第1のレジストパターンの形状を被加工膜に転写することができる。したがって、被加工膜を精度よく微細なパターンに加工することが可能となる。
図1〜図8は、本発明にかかるパターン形成方法の一例を示したものである。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
まず、図1に示すように、基板1上に被加工膜2を形成する。例えば、シリコン基板などの半導体基板上に、プラズマCVD法によって膜厚200nm程度のSiN(窒化シリコン)膜を形成することができる。ここで、半導体基板には、銅配線層などの導電層または不純物ドーピング領域などが形成されていてもよい。
尚、本実施の形態においては、基板1は半導体基板に限られるものではなく、ガラス基板またはプラスチック基板などの他の基板を用いてもよい。また、被加工膜2もSiN膜に限られるものではなく、Si3N4膜またはSi2N3膜などの他のSixNy膜、SiO2(酸化シリコン)膜、SiC(炭化シリコン)膜、SiCN(炭窒化シリコン)膜、SiOC(酸炭化シリコン)膜またはポリイミド誘導体、ポリアリルエーテル誘導体、ポリキノリン誘導体およびポリパラキシレン誘導体などの芳香族化合物の重合体からなる膜などを用いることができる。これらの膜は、CVD(Chemical Vapor Deposition,以下、CVDという。)法、スパッタ法または回転塗布法などによって形成することができる。
次に、被加工膜2の上に第1のレジスト膜3を形成する(図1)。第1のレジスト膜4としては、例えば、F2エキシマレーザ(波長:157nm)を光源とする露光機に対応するレジスト(以下、F2レジストという。)を用いることができる。尚、第1のレジスト膜4は、F2エキシマレーザ以外の他の光源、例えば、KrF(フッ化クリプトン)エキシマレーザ(波長:248nm)またはArF(フッ化アルゴン)エキシマレーザ(波長:193nm)などに対応するレジストとしてもよい。
例えば、ポジ型のF2レジスト樹脂組成物をシリコン基板上に回転塗布し、これに110℃で90秒間程度の加熱処理を行う。これにより、膜厚150nm程度のF2レジスト膜を第1のレジスト膜3として形成することができる。
F2レジストとしては、例えば、ポリ(ノルボルネンヘキサフルオロイソプロパノール)若しくはその誘導体、または、テトラフルオロエチレンとノルボルネンとテトラフルオロ−t−ブチルメタクリレートの共重合ポリマーであるポリ(テトラフルオロエチレン−co−ノルボルネン−co−テトラフルオロ−t−ブチルメタクリレート)若しくはその誘導体などをベースポリマーとする化学増幅型レジストを挙げることができる。
第1のレジスト膜3を形成した後は、図2に示すように、ハーフトーン型位相シフトマスク4を介して第1のレジスト膜3に露光光を照射する。例えば、第1のレジスト膜3がF2レジストである場合には、露光光としてF2エキシマレーザ光を照射する。また、ハーフトーン型位相シフトマスク4としては、直径100nmのホールパターン(開口パターン)が多数隣接して設けられたものを用いることができる。
第1のレジスト膜3がポジ型レジストである場合には、露光後、現像処理を行うことによって、図3に示すような第1のレジストパターン5が得られる。尚、現像処理は、濃度2.38%のテトラメチルアンモニウムハイドロオキサイド水溶液に60秒間程度浸漬することによって行うことができる。
ハーフトーン型位相シフトマスク4を透過した光の強度分布は、図9(b)で説明したのと同様に、開口部4aに対応して発生するメインローブの他に、遮光部4bに対応する領域にも大きな光強度を有するサイドローブを生じる。このため、現像後に得られる第1のレジストパターン5は、図3に示すように、光強度の大きいサイドローブに対応する領域5aの膜厚が薄くなって形成される。これにより、第1のレジストパターン5の表面は凹凸を有している。
第1のレジストパターン5を形成した後は、この上に第2のレジスト膜6を第1のレジスト膜3より薄い膜厚で形成する(図4)。第2のレジスト膜6の膜厚はできるだけ薄い方が好ましいが、第1のレジストパターン5の表面の凹凸を埋め込むことのできる程度の膜厚とする。
第2のレジスト膜6は、第1のレジスト膜3と同じレジスト樹脂によって形成することができる。例えば、第1のレジストパターン5としてのF2レジストパターンの上に、これと同じF2レジスト樹脂組成物を回転塗布する。その後、110℃で90秒間程度の加熱処理を行うことによって、膜厚100nm程度のF2レジスト膜を形成して第2のレジスト膜6とする。
尚、第1のレジストパターン5を形成した後、加熱処理を行うことによって第1のレジストパターン5の表面を変質させてから第2のレジスト膜6を形成してもよい。これにより、第2のレジスト膜6となるレジスト樹脂組成物を第1のレジストパターン5上に塗布した際に、このレジスト樹脂組成物にはじきが発生したり、第1のレジストパターン5のレジストがレジスト樹脂組成物に溶解したりするのを防ぐことができる。
次に、図5に示すように、第2のレジスト膜6にバイナリマスク7を介して露光光を照射する。ここで、バイナリマスク7には、図2のハーフトーン型位相シフトマスク4と同じレイアウトの開口パターンが設けられているとする。
図2において、ハーフトーン型位相シフトマスク4の遮光部4bは、モリブデンシリサイドなどからなる半透明の膜で形成されている。これに対して、図5に示すバイナリマスク7の遮光部7bは、クロムなどからなる不透明の膜で形成されている。このため、バイナリマスク7を透過した光の強度分布は、開口部7aに対応するピークを有するが、ハーフトーン型位相シフトマスク4のようにサイドローブを生じることはない。それゆえ、第2のレジスト膜6上で遮光部7bに対応する領域に不要なパターンが結像されることもない。一方、第1のレジストパターン5の表面に生じている凹凸は、第2のレジスト膜6によって埋め込まれている。したがって、露光後、現像処理を行うことによって得られる第2のレジストパターン8は、図6(a)に示すように平坦な表面を有している。
第1のレジスト膜3と第2のレジスト膜6とが同じレジストである場合には、第1のレジスト膜3を露光した際に用いた光源と同じ光源を用いて、第2のレジスト膜6を露光することができる。例えば、これらがポジ型F2レジストである場合には、第2のレジスト膜6に露光光としてF2エキシマレーザ光を照射する。本実施の形態においては、この際の露光量が、第1のレジスト膜3を露光したときの露光量よりも多くなるようにする。
例えば、ハーフトーン型位相シフトマスク4およびバイナリマスク7に形成された開口部がホールパターンである場合には、露光によって第2のレジスト膜6に結像されるパターンの直径が、第1のレジスト膜3に結像されるパターンの直径よりも若干大きくなるようにする。露光後、現像することによって、上記のパターンが結像された領域のレジストは現像液に溶解して除去される。ここで、現像処理は、第1のレジスト膜3と同様に、濃度2.38%のテトラメチルアンモニウムハイドロオキサイド水溶液に、第2のレジスト膜6が形成された基板1を60秒間程度浸漬することによって行うことができる。形成された第2のレジストパターン8のエッジは、第1のレジストパターン5のエッジよりも断面で見て内側に形成される(図6(a))。
また、図6(b)は、図6(a)を上から見た平面図である。現像によって除去されるパターンの直径は、第2のレジスト膜6の方が第1のレジスト膜3より大きいので、第2のレジストパターン8の開口部の直径L1は、第1のレジストパターン5の開口部の直径L2より大きくなる。
ここで、ハーフトーン型位相シフトマスク4を用いて形成された第1のレジストパターン5は、バイナリマスク7を用いて形成された第2のレジストパターン8よりも良好な寸法および形状を有している。これは、ハーフトーン型位相シフトマスク4の方が、バイナリマスク7よりもレジスト膜上での結像解像力が高いことによるものである。したがって、図6(a)および図6(b)に示すように、第1のレジストパターン5のエッジ部分を第2のレジストパターン8のエッジ部分より外側に形成することにより、第1のレジストパターン5の形状が被加工膜2に転写されるので、被加工膜2をより良好な形状および寸法のパターンに加工することができる。
尚、本発明においては、第2のレジストパターンの開口部の寸法が、第1のレジストパターンの開口部の寸法より大きく形成されていればよく、開口部の形状はホールパターンに限定されるものではない。例えば、開口部がラインパターンなどであってもよい。
第2のレジストパターン8を形成した後は、第1のレジストパターン5をマスクとして、被加工膜2のドライエッチングを行う。被加工膜2としてSiN膜を用いた場合には、CH2F2(ジフルオロメタン)、Ar(アルゴン)およびO2(酸素)の混合ガスをエッチングガスとして、上記のドライエッチングを行うことができる。
本実施の形態によれば、第1のレジストパターン5の上に第2のレジストパターン8を形成することによって、第1のレジストパターン5の膜厚の薄い領域を第2のレジストパターン8によって埋め込むことができる。これにより、レジストパターン全体でみれば平坦な表面を有する膜とすることができるので、被加工膜2をドライエッチングする際のオーバーエッチングを防いで、被加工膜2を良好な形状および寸法を有するパターンに加工することができる(図7)。
また、本実施の形態によれば、ハーフトーン型位相シフトマスク4によって形成した第1のレジストパターン5の形状を被加工膜2に転写することができるので、被加工膜2を精度よく微細なパターンに加工することが可能となる。
被加工膜2のドライエッチングを終えた後は、不要となった第2のレジストパターン8および第1のレジストパターン5を除去することによって、図8に示す構造とすることができる。例えば、酸素プラズマによるアッシングによって、これらのレジストパターンを除去することができる。
尚、本実施の形態においてはポジ型のレジスト膜を用いた例について述べたが、本発明はこれに限られるものではない。本発明は、ネガ型のレジストを用いた場合にも適用できる。この場合、第2のレジストパターンの開口部の寸法が、第1のレジストパターンの開口部の寸法より大きくなるようにするために、第1のレジスト膜に対する露光量よりも少ない露光量で第2のレジスト膜を露光する。すなわち、露光によって第2のレジスト膜に結像されるパターンの直径が、第1のレジスト膜に結像されるパターンの直径よりも若干小さくなるようにする。露光後、現像することによって、上記のパターンが結像された領域以外のレジストは現像液に溶解して除去されるので、形成された第2のレジストパターンのエッジを第1のレジストパターンのエッジよりも断面で見て内側に形成することができる。
また、本実施の形態においては、第1のレジスト膜に対する露光量と第2のレジスト膜に対する露光量とを変えることによってレジストパターンの開口部の寸法を制御したが、本発明はこれに限られるものではない。例えば、第1のレジスト膜と露光感度の異なるレジスト樹脂組成物を用いて第2のレジスト膜を形成した場合には、両者に対する露光量が同じであっても開口部の寸法の異なるレジストパターンを形成することができる。
1 基板
2,18 被加工膜
3 第1のレジスト膜
4,11 ハーフトーン型位相シフトマスク
5 第1のレジストパターン
6 第2のレジスト膜
7 バイナリマスク
8 第2のレジストパターン
12,13 メインローブ
14,15,16 サイドローブ
17 レジストパターン
19 半導体基板
2,18 被加工膜
3 第1のレジスト膜
4,11 ハーフトーン型位相シフトマスク
5 第1のレジストパターン
6 第2のレジスト膜
7 バイナリマスク
8 第2のレジストパターン
12,13 メインローブ
14,15,16 サイドローブ
17 レジストパターン
19 半導体基板
Claims (3)
- 被加工膜の上に第1のレジスト膜を形成する工程と、
ハーフトーン型位相シフトマスクを介して前記第1のレジスト膜に露光光を照射する工程と、
前記第1のレジスト膜を現像して第1のレジストパターンを形成する工程と、
前記第1のレジストパターンの上に第2のレジスト膜を形成する工程と、
前記ハーフトーン型位相シフトマスクと同じレイアウトの開口パターンが設けられたバイナリマスクを介して、前記第2のレジスト膜に露光光を照射する工程と、
前記第2のレジスト膜を現像し、開口部の寸法が前記第1のレジストパターンの開口部の寸法より大きい第2のレジストパターンを形成する工程と、
前記第1のレジストパターンをマスクとして前記被加工膜をドライエッチングし、前記被加工膜にパターンを形成する工程とを有することを特徴とするパターン形成方法。 - 前記第2のレジスト膜を形成する工程の前に、前記第1のレジストパターンに対して加熱処理を行い、前記第1のレジストパターンの表面を変質させる工程をさらに有する請求項1に記載のパターン形成方法。
- 前記第2のレジスト膜は、前記第1のレジスト膜と同じレジスト樹脂によって形成され、
前記第2のレジスト膜に対する露光量を前記第1のレジスト膜に対する露光量と変えることによって、前記第2のレジストパターンの開口部の寸法を前記第1のレジストパターンの開口部の寸法より大きくする請求項1または2に記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003383353A JP2005150271A (ja) | 2003-11-13 | 2003-11-13 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003383353A JP2005150271A (ja) | 2003-11-13 | 2003-11-13 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150271A true JP2005150271A (ja) | 2005-06-09 |
Family
ID=34692097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003383353A Withdrawn JP2005150271A (ja) | 2003-11-13 | 2003-11-13 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150271A (ja) |
-
2003
- 2003-11-13 JP JP2003383353A patent/JP2005150271A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
US9323155B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
JP2009135462A (ja) | リソグラフィによるダブルパターンニング方法 | |
TWI488218B (zh) | 於微影應用中之輻射敏感材料線條細窄化之方法 | |
JPH06318541A (ja) | パターンの形成方法 | |
US6774043B2 (en) | Method of manufacturing semiconductor device | |
CN108231548B (zh) | 半导体装置的制作方法 | |
US20060257749A1 (en) | Method for reducing critical dimension | |
US6602794B1 (en) | Silylation process for forming contacts | |
JP2003133295A (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
US7399709B1 (en) | Complementary replacement of material | |
US5322764A (en) | Method for forming a patterned resist | |
US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
US6534223B1 (en) | Method of forming a circuitry fabrication mask having a subtractive alternating phase shift region | |
JP2005150271A (ja) | パターン形成方法 | |
JP4480424B2 (ja) | パターン形成方法 | |
KR100498716B1 (ko) | 미세 패턴 형성방법 | |
KR100602129B1 (ko) | 다단계 노광공정을 이용한 패턴 형성 방법 | |
KR100401517B1 (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
KR100853461B1 (ko) | 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법 | |
JP2005150222A (ja) | パターン形成方法 | |
KR100660280B1 (ko) | 폴리실리콘 게이트 전극 형성 방법 | |
KR20060134234A (ko) | 미세 패턴 형성 방법 | |
KR20070021506A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051019 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |