KR20060134234A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20060134234A
KR20060134234A KR1020050053756A KR20050053756A KR20060134234A KR 20060134234 A KR20060134234 A KR 20060134234A KR 1020050053756 A KR1020050053756 A KR 1020050053756A KR 20050053756 A KR20050053756 A KR 20050053756A KR 20060134234 A KR20060134234 A KR 20060134234A
Authority
KR
South Korea
Prior art keywords
preliminary
pattern
forming
line width
opening
Prior art date
Application number
KR1020050053756A
Other languages
English (en)
Inventor
여인준
황인석
정대혁
이금주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050053756A priority Critical patent/KR20060134234A/ko
Publication of KR20060134234A publication Critical patent/KR20060134234A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

미세 패턴을 형성하는 방법에 대하여 개시되어 있다. 기판 상에 제1선폭의 제1개구를 생성시키면서 상기 제1선폭의 1/3인 제2선폭을 갖는 제1예비 패턴들을 형성하다. 이어서, 상기 제1예비 패턴들 측벽에 하부의 선폭이 제2선폭을 갖는 스페이서들을 형성하면서, 선폭의 변화가 있는 상부 부분과 상기 제2선폭을 갖는 하부 부분을 포함하는 제2개구를 생성시킨다. 상기 제2개구를 매립하도록 상기 제2패턴과 동일한 물질을 사용하여 제2예비 패턴을 형성하며, 상기 제2개구의 하부 부분의 일부가 노출되도록 상기 제1 및 제2예비 패턴을 부분적으로 식각하고, 상기 스페이서들을 제거하여 미세 패턴을 형성한다. 이때, 기판 상에 형성된 미세 패턴은 제2선폭을 가지며, 상기 미세 패턴들 사이 기판을 노출시키는 개구의 선폭도 제2선폭으로 동일하다.

Description

미세 패턴 형성 방법{Method of forming a fine pattern}
도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 개략적인 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 제1 예비막
104 : 포토레지스트 패턴 106 : 제1 예비 패턴
108 : 제1 개구 110 : 스페이서용 박막
112 : 스페이서 114 : 제2 개구
116 : 제2 예비 패턴 118 : 미세 패턴
본 발명은 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 반도체 소자를 형성하기 위한 미세한 패턴을 형성하기 위한 미세 패턴 방법에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송 속도가 높은 고집적 소자가 요구되고 있다. 고집적 반도체 소자를 제조하기 위해서 반도체 소자의 디자인 룰(design rule)은 급속도로 줄어들고 있다. 따라서, 반도체 소자는 더욱 미세해진 패턴(fine pattern)을 요구하고 있다.
이와 같은 미세 회로 공정 기술의 발달은 일정한 칩(chip) 면적에 보다 많은 회로의 집적을 가능하게 하여 칩의 고집적화 및 대용량화는 물론이고 지연 시간의 단축을 통한 처리 능력의 향상을 가져오게 하였다.
이러한 미세 회로 공정에 있어 가장 기본적인 기술은 사진 기술이며, 상기 사진 기술은 빛을 이용한 포토리소그래피(Photolithography), 전자 빔리소그래피(Electron beam lithography) 및 X-선리소그래피(X-ray lithography)로 분류된다.
기존의 포토리소그래피나 전자 빔리소그래피 등의 방법으로 미세 공정을 할 경우에 근접하여 밀집된 패턴을 정확하게 정의할 수 없어 근접 효과(Proximity effect)가 발생하게 된다. 100nm이하의 미세 패턴을 근접시켜 형성하기 위해서는 기존의 사진 공정에서 위상 반전 마스크(Phase Shifting Mask : PSM), OAI(Off-Axis Illumination) 및 OPC(Optical Proximity Correction) 등의 방법을 적용하는 방법이 사용되고 있다.
그러나, 70nm이하 미세 패턴을 위한 사진 공정 기술은 아직 개발되지 않은 상태이며, 전자빔 리소그래피 방법은 근접 효과 등의 문제로 50nm 이하의 선폭을 갖는 패턴과 100nm이하의 라인 앤 스페이스(Line and Space) 패턴의 형성이 쉽지 않다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 100nm이하의 라인 앤 스페이스 패턴(line and space)을 형성하기 위한 미세 패턴 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 미세 패턴 형성 방법에 있어서, 기판 상에 제1 선폭의 제1 개구를 생성시키면서 상기 제1 선폭의 1/3인 제2 선폭을 갖는 제1 예비 패턴들을 형성한다. 상기 제1 예비 패턴들 측벽에 하부의 선폭이 상기 제2 선폭을 갖는 스페이서들을 형성하면서, 상기 스페이서들 사이에 선폭의 변화가 있는 상부 부분과 상기 제2 선폭을 갖는 하부 부분을 포함하는 제2 개구를 생성시킨다. 상기 제2 개구를 매립하도록 상기 제1예비 패턴과 동일한 물질을 사용하여 제2 예비 패턴을 형성한다. 상기 제2 개구의 하부 부분의 일부가 노출되도록 상기 제1 및 제2 예비 패턴을 부분적으로 식각함으로서 제1 패턴 및 제2 패턴을 형성하고, 상기 스페이서들을 제거하여 미세 패턴을 형성한다.
상기 제1 예비 패턴들은, 기판 상에 제1 예비막을 형성하고, 상기 제1 예비막 상에 상기 제1 선폭을 갖는 노출 부위를 생성시키면서 상기 제2 선폭을 갖는 포토레지스트 패턴을 형성하며, 상기 포토레지스트 패턴을 식각 마스크로 상기 제1 예비막을 식각하고, 상기 포토레지스트 패턴을 제거함으로써 형성될 수 있다.
상기 제1 예비막은 상기 제2 선폭의 두 배 이상에 해당하는 높이를 가질 수 있다.
상기 스페이서들은, 상기 제1 예비 패턴 상에 스페이서용 박막을 상기 제2 선폭과 실질적으로 동일한 두께로 형성하고, 상기 박막에 대하여 이방성 식각 공정을 수행함으로써 형성될 수 있다.
상기 제2 예비를 패턴은, 상기 제2 개구를 매립하도록 상기 제1 예비 패턴 및 스페이서 상에 제2 예비막을 형성하고, 상기 제1 예비 패턴의 상부 표면이 노출될 때까지 상기 제2 예비막을 연마함으로써 형성될 수 있다.
상기와 같은 본 발명에 따르면, 기판 상에 형성되는 미세 패턴의 마스킹 영역과 오픈 영역이 미세하고 균일한 선폭을 가진 라인 앤 스페이스 패턴(line and space pattern)을 형성할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 미세 패턴 형성 방법에 대해 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 7은 본 발명의 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 목적하는 미세 패턴의 선폭의 두 배 이상에 해당하는 두께로 제1 예비막(102)을 형성한다.
상기 제1 예비막(102)은 후속 공정에 의해 제1 예비 패턴을 형성하게 된다. 그러므로, 상기 제1 예비 패턴의 두께는 상기 제1 예비막(102)의 두께와 실질적으로 동일하다. 그런데, 상기 제1 예비 패턴의 두께가 목적하는 미세 패턴의 선폭의 2배보다 작은 경우에는 균일한 선폭을 갖는 미세 패턴을 구형하기가 매우 어렵다. 또한, 상기 제1 예비 패턴의 두께가 목적하는 미세 패턴의 선폭의 10보다 큰 경우에는 상기 제1 예비 패턴의 종횡비가 증가되어 상기 제1 예비 패턴 이상의 갭(gap)을 매립하는데 어려움이 있다.
그러므로, 목적하는 미세 패턴의 선폭의 2배 내지 10배에 해당하는 두께를 갖는 제1 예비 패턴을 형성하기 위하여, 상기 제1 예비막(102)은 상기 목적하는 미세 패턴의 선폭의 2배 내지 10배에 해당하는 두께로 형성되는 것이 바람직하다. 더 바람직하게는 상기 제1 예비막(102)은 상기 목적하는 미세 패턴의 선폭의 2배 내지 5배에 해당하는 두께로 형성될 수 있다.
본 실시예에서는 상기 제1 예비막(102)이 목적하는 미세 패턴의 선폭의 3배에 해당하는 두께로 형성되는 것으로 설명한다.
한편 목적하는 미세 패턴의 예로는 하드 마스크 패턴 또는 도전막 패턴 등을 들 수 있다. 특히, 하드 마스크 패턴인 경우, 상기 제1 예비막(102)은 실리콘 질화물로 이루어질 수 있다.
이어서, 선택적으로 상기 제1 예비막(102) 상에 유기 반사 방지막(Anti-Reflection Layer : ARL)을 더 형성할 수 있다. 상기 유지 반사 방지막은 이후에 수행되는 사진 공정에서 난반사에 의해 포토레지스트 측벽 프로파일이 불량해지는 것을 방지하기 위해 제공되는 막이다.
이어서, 상기 제1 예비막(102) 상에는 제1 선폭을 갖는 개구와, 상기 제1 선폭의 1/3인 제2 선폭을 갖는 포토레지스트 패턴(104)이 형성한다. 이때, 상기 제1 선폭의 1/3인 제2 선폭은 목적하는 미세 패턴의 선폭이다.
도 2를 참조하면, 상기 포토레지스트 패턴(104)을 식각 마스크로 상기 제1 예비막(102)을 식각하여 상기 반도체 기판(100) 상에는 제1 선폭을 갖는 개구와, 제2 선폭을 갖는 제1 예비 패턴(106)이 형성된다.
전술한 바와 같이 상기 제1 예비막(102)이 상기 제2 선폭의 두 배 이상에 해 당하는 두께를 가짐으로써 상기 형성된 제1 예비 패턴(106)의 종횡비 즉, 가로 및 세로의 비율은, 1:2 이상이 된다. 또한, 본 실시예에서는 상기 제1 예비 패턴(106)의 종횡비가 1:3이 된다.
상기 제1 예비 패턴(106)을 형성한 후, 상기 포토레지스트 패턴(104)은 에싱(ashing) 공정 또는 스트립(strip) 공정을 통해 제거된다.
도 3을 참조하면, 상기 제1 개구(108) 및 상기 제1 예비 패턴(106) 상에 제2 선폭과 실질적으로 동일한 두께를 갖도록 스페이서용 박막(110)을 형성한다. 이는 이후에 상기 스페이서용 박막(110)을 식각하여 스페이서(112)를 형성할 때, 상기 스페이서(112)의 선폭을 제2 선폭을 갖도록 하기 위함이다.
이때, 상기 스페이서용 박막(110)은 상기 제1 예비 패턴(106)과 높은 식각 선택비를 갖는 물질로 형성되는 것이 바람직하다. 상기 식각 선택비는 1:5이상인 것이 바람직하다.
일 예로, 목적하는 미세 패턴이 하드 마스크 패턴으로 사용되는 경우, 제1 예비 패턴(106)이 질화물로 형성될 수 있으며, 상기 스페이서용 박막(110)은 상기 제1 예비 패턴과 높은 식각 선택비를 갖는 물질로 형성되는데 예컨대 산화물로 형성될 수 있다.
도 4를 참조하면, 상기 스페이서용 박막(110)을 이방성 식각하여 상기 제1 예비 패턴(106)의 측벽에 하부의 선폭이 제2 선폭을 갖는 스페이서(112)를 형성한다.
상세하게 설명하면, 상기 스페이서용 박막(110)이 제2 선폭을 가짐에 따라, 상기 스페이서(112)는 제2 선폭을 갖는 하부 및 상기 제2 선폭에 비해 작으면서 선폭 변화를 갖는 상부로 구분된다.
또한, 상기 스페이서(112)가 형성됨에 따라, 상기 스페이서(112) 사이에는 제1 개구(108)에 비해 작은 선폭을 갖는 제2 개구(114)가 생성된다. 보다 상세하게, 상기 제2 개구(114)는 제2 선폭을 갖는 하부 및 상기 제2 선폭에 비해 넓으면서 선폭 변화를 갖는 상부로 구분된다. 즉, 상기 스페이서(112) 및 상기 제2 개구(114)의 하부는 동일한 선폭(제2 선폭 즉, 목적하는 미세 패턴의 선폭)을 갖게 된다.
이때, 상기 제1 예비 패턴(106)이 1:2이상의 종횡비를 가짐으로써 상기 스페이서(112)의 하부(즉, 제2 선폭을 갖는 부분)가 적어도 제2 선폭에 해당하는 높이 이상을 갖는다.
본 실시예에 따라 상기 제1 예비 패턴(106)은 1:3의 종횡비를 가지며, 상기 제1 예비 패턴(106) 측벽에 형성된 상기 스페이서(112) 하부는 상기 제 2 선폭의 두 배에 해당하는 높이를 갖는다.
도 5를 참조하면, 상기 제2 개구(114)를 매립하도록 상기 스페이서(112) 및 제1 예비 패턴(106) 상에 제2 예비 패턴(116)을 형성한다. 이때, 상기 제2 예비 패턴(116)은 제1 예비 패턴(106)과 실질적으로 동일한 물질로 이루어져 있다.
상세하게 설명하면, 상기 제2 예비 패턴(116)은, 상기 제2 개구(114)를 매립하도록 상기 스페이서(112) 및 제1 예비 패턴(106) 상에 화학 기상 증착 공정을 수행하여 제2 예비막을 형성한다. 이어서, 상기 제1 예비 패턴(106)의 상부 표면이 노출되도록 화학 기계적 연마 공정을 수행하여 상기 제2 예비막의 상부 일부 제거하여 제2 예비 패턴(116)을 형성할 수 있다.
도 6을 참조하면, 상기 제1 및 제2 예비 패턴(106, 116)을 상기 제2 개구(114)의 상부가 노출되도록 부분적으로 식각한다.
보다 상세하게, 상기 제2 예비 패턴(116)들을 상기 스페이서(112)의 상부가 노출되도록 식각하는 동안, 상기 제2 예비 패턴(116)과 실질적으로 동일한 물질로 이루어진 제1 예비 패턴(106)도 상기 제1 예비 패턴(106)과 동일한 높이까지 식각된다. 따라서, 상기 일부가 식각된 제1 및 제2 예비 패턴(106a, 116a)의 높이는 상기 스페이서(112)의 하부의 높이 즉, 제2 선폭의 2배에 해당하는 높이이다.
이때, 상기 스페이서(112)는 상기 제1 및 제2 예비 패턴(106, 116)과 다른 식각 선택비를 가진 물질로 이루어져 있어 상기 제1 및 제2 예비 패턴(106, 116)의 일부가 식각되는 동안, 상기 스페이서(112)는 거의 식각되지 않는다.
도 7을 참조하면, 상기 스페이서(112)를 제거함으로써 제2 선폭을 갖는 목적하는 미세 패턴(118)을 형성한다.
상기와 같은 공정 단계를 수행하여 형성된 미세 패턴(118)은 사진 공정을 사용하지 않고 형성되며, 상기 미세 패턴(118)은 균일한 라인 앤 스페이스 패턴이다. 따라서, 상기 사진 공정으로 형성된 라인 앤 스페이스 패턴의 문제점 예컨대, 근접 효과 등을 배제할 수 있으며, 반도체 기판(100) 상에 마스킹 영역과 오픈 영역이 균일하게 형성되는 미세 패턴(118)을 형성할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 반도체 기판 상에 제 1선폭의 제1 개구를 생성시키면서 상기 제1 선폭의 1/3인 제2 선폭을 갖는 제1 예비 패턴을 형성하고, 상기 제1 예비 패턴 측벽에 스페이서들을 형성한 후, 제2 예비 패턴을 형성함으로써, 반도체 기판 상에 마스킹 영역과 오픈 영역이 균일한 미세 패턴을 형성할 수 있다.
이와 같은 방법으로 형성된 미세 패턴은 사진 공정으로 형성된 미세 패턴과 달리 근접 효과 없이 선폭이 균일하게 형성될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 기판 상에 제1 선폭의 제1 개구를 생성시키면서 상기 제1 선폭의 1/3인 제2 선폭을 갖는 제1 예비 패턴들을 형성하는 단계;
    상기 제1 예비 패턴들 측벽에 하부의 선폭이 상기 제2 선폭을 갖는 스페이서들을 형성하면서, 상기 스페이서들 사이에 선폭의 변화가 있는 상부 부분과 상기 제2 선폭을 갖는 하부 부분을 포함하는 제2 개구를 생성시키는 단계;
    상기 제2 개구를 매립하도록 상기 제1예비 패턴과 동일한 물질을 사용하여 제2 예비 패턴을 형성하는 단계;
    상기 제2 개구의 하부 부분의 일부가 노출되도록 상기 제1 및 제2 예비 패턴을 부분적으로 식각함으로서 제1 패턴 및 제2 패턴을 형성하는 단계; 및
    상기 스페이서들을 제거하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제1 예비 패턴들을 형성하는 단계는,
    기판 상에 제1 예비막을 형성하는 단계;
    상기 제1 예비막 상에 상기 제1 선폭을 갖는 노출 부위를 생성시키면서 상기 제2 선폭을 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 제1 예비막을 식각하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제2항에 있어서, 상기 제1 예비막은 상기 제2 선폭의 두 배 이상에 해당하는 높이를 갖는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제1항에 있어서, 상기 스페이서들을 형성하는 단계는,
    상기 제1 예비 패턴 상에 스페이서용 박막을 상기 제2 선폭과 실질적으로 동일한 두께로 형성하는 단계; 및
    상기 박막에 대하여 이방성 식각 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 제1항에 있어서, 상기 제2 예비를 패턴을 형성하는 단계는,
    상기 제2 개구를 매립하도록 상기 제1 예비 패턴 및 스페이서 상에 제2 예비막을 형성하는 단계; 및
    상기 제1 예비 패턴의 상부 표면이 노출될 때까지 상기 제2 예비막을 연마하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1020050053756A 2005-06-22 2005-06-22 미세 패턴 형성 방법 KR20060134234A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053756A KR20060134234A (ko) 2005-06-22 2005-06-22 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053756A KR20060134234A (ko) 2005-06-22 2005-06-22 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20060134234A true KR20060134234A (ko) 2006-12-28

Family

ID=37812639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053756A KR20060134234A (ko) 2005-06-22 2005-06-22 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20060134234A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071484B2 (en) 2007-06-07 2011-12-06 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071484B2 (en) 2007-06-07 2011-12-06 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning

Similar Documents

Publication Publication Date Title
US9373552B2 (en) Method of calibrating or exposing a lithography tool
KR101275947B1 (ko) 다중 레티클 프로세스를 위한 레티클 정렬 및 오버레이
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
JP5493009B2 (ja) 設計規則違反を低減するために多重露光及び遮断マスクの手法を用いる半導体デバイス製造
US7539969B2 (en) Computer readable mask shrink control processor
JP2006337474A (ja) 露光用マスクとその製造方法、及び半導体装置の製造方法
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
US7316872B2 (en) Etching bias reduction
KR20060134234A (ko) 미세 패턴 형성 방법
JP2004296930A (ja) パターン形成方法
US20110250530A1 (en) Semiconductor Devices and Methods of Manufacturing Thereof
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
US11515159B2 (en) Forming contact holes using litho-etch-litho-etch approach
JP2006053249A (ja) 基板加工方法、フォトマスクの製造方法及び半導体装置の製造方法
KR100949889B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
KR100810422B1 (ko) 반도체 소자의 패턴 형성 방법
KR20010051264A (ko) 집적 회로 제조 방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
US20140120729A1 (en) Method for removing a patterned hard mask layer
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer
CN112687528A (zh) 半导体结构及其形成方法
CN112946995A (zh) 掩膜版以及半导体结构的形成方法
KR20080060023A (ko) 반도체 소자의 미세 콘택홀 패턴 형성 방법
JP2009169246A (ja) マスクパターンデータ作成方法、マスクパターン形成方法、及びパターン形成方法
US20080090420A1 (en) Method for Manufacturing a Semiconductor Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination