KR20010051264A - 집적 회로 제조 방법 - Google Patents
집적 회로 제조 방법 Download PDFInfo
- Publication number
- KR20010051264A KR20010051264A KR1020000063209A KR20000063209A KR20010051264A KR 20010051264 A KR20010051264 A KR 20010051264A KR 1020000063209 A KR1020000063209 A KR 1020000063209A KR 20000063209 A KR20000063209 A KR 20000063209A KR 20010051264 A KR20010051264 A KR 20010051264A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photoresist
- mask
- forming
- aluminum
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 49
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000003993 interaction Effects 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 67
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 230000003667 anti-reflective effect Effects 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
집적 회로를 제작하는 방법은 반도체 웨이퍼상에 알루미늄층을 만들고 알루미늄층상에 포토레지스트층을 만드는 과정을 포함하는데 알루미늄층의 적어도 일정 비율은 덮히지 않아야 한다. 이 방법은 또한 패턴 이미지에 대해 포토레지스트층을 노출시키는 과정, 현상제를 이용하여 노출된 포토 레지스트층을 현상하는 과정을 포함한다. 그리고 마스크를 정의하기 위해서 현상되지 않은 포토레지스트 부분을 제거하는 과정을 포함하는데 마스크는 다른 방법에 의할 경우 알루미늄 층상에서 발생하는 것 보다 축소된 폭을 가지는 특성을 보인다. 축소된 폭은 포토레지스트, 현상제, 및 알루미늄 사이의 상호 작용에 기반한 것이다. 이 방법은 마스크를 이용하여 알루미늄층을 에칭하는것을 포함하는데 이것은 그렇게 함으로써 그렇게 하지 않았을 경우 발생하는 것보다 더 작은 임계치수를 갖는 회로 형상을 정의하기 위해서 이다.
Description
본 발명은 반도체 영역, 특히 반도체 웨이퍼 상에 집적회로를 만드는 방법에 관한 것이다.
집적회로는 컴퓨터, 셀룰러 전화, 오락 시스템등 전자장치에서 광범위하게 이용된다. 전형적인 집적회로는 그안에 다수의 활성 영역이 형성된 반도체 기판을 포함한다. 이러한 활성 영역은 기판상의 각층에 형성된 다양한 도전성 또는 금속성 선에 의해서 상호 접속 될 수 있다. 그러므로 집적회로는 예컨대 수백만개의 트랜지스터를 포함할 수도 있다.
집적회로의 집적도가 계속해서 증가함에 따라, 금속선의 폭, 폴리게이트 산화층의 폭등의 각 형상(feature)이 계속해서 축소되고 있다. 각 형상이 작을수록 작동이 더 빨라지고 전력 소비는 낮아지며 더 복잡한 작용을 수행할 수 있다. 그러한 특성은 일반적으로 광학 리소그래피 또는 포토리소그래피라고 알려진 처리과정에서, 마스크나 레티클로 부터의 패턴 이미지에 반도체 웨이퍼 상의 포토레지스트층을 선택적으로 노출시킴으로써 전형적으로 규정되어진다. 노출된 포토레지스트층 부분은 이미지에 노출될 시 예컨대 에칭 저항적으로 될 수도 있다. 그런 다음 노출되지 않은 부분이 제거되어 원하는 포토레지스트 패턴을 남길 수 있다. 포토레지스트 처리과정은 또한 노출된 부분을 에칭하고 노출되지 않은 부분을 남기는 식이 될 수도 있다. 이 경우 남겨진 저항성 부분은 전형적으로 기저 집적 회로 부분의 선택적인 에칭을 제공하는데 사용되어진다.
해상도 및 그에 따른 최소의 형상 크기는 포토리소그래피에서 이용되는 빛의 파장에 관련있다. 소위 레일리(Rayleigh) 해상도 기준은 곧 집적회로 제조에서 계속해서 축소되는 형상 크기를 이미징하기 위한 물리적의 한계를 규정할 것이다. 계속되는 개발로 인해 광학 리소그래피가 형상 크기의 축소 요구에 부응할 수 있었다. 1999년 7월 IEEE Spectrum에 게재된 논문 '울트라 리소그래피(Ultra Lithograph)' 페이지 35-40에 따르면 주어진 리소그래피 세대의 수명은 다음 세대의 기술로 완전히 바뀌기 까지 변화되어간다. 즉 더 작은 형상 패턴을 만들기 위해서 다양한 교정 수단이 취해지며, 그리고 그것은 사용되는 빛의 파장에 의하여 제한되어진다. 전형적인 개선 기법은 광학 근사 교정(optical proximity correction: OPC)과 페이즈 시프트 마스크의 사용이다. 그러나 이런 페이즈 시프트 마스크와 광학 근사 교정 마스크는 비교적 비싸다.
따라서, 본 발명의 목적은 더 작은 형상 크기를 가지는 집적회로를 만드는 방법을 제공함에 있다.
본 발명에 따른 전술한 목적이나 다른 목적들, 특성이나 이점등은 포토레지스트, 현상제, 그리고 반도체 웨이퍼 상에서 적어도 부분적으로는 개방된 알루미늄층 사이에서의 상호작용에 의존하는 집적회로를 만드는 방법에 의해 제공된다.
본 방법은 반도체 웨이퍼상에 알루미늄 층을 형성하는 단계와, 적어도 일정부분의 알루미늄층은 개방된채 두면서 알루미늄층위에 포토레지스트층을 형성하는 단계와, 그리고 포토레지스트층을 패턴 이미지에 노출하는 단계를 포함한다. 본 방법은 또한 현상제를 이용하여 노출된 포토레지스트층을 현상하는 것과 마스크 정의를 위해서 현상 되지 않은 포토레지스트 부분을 제거하는 과정을 포함하는데, 마스크는 다른 방법에 의하여 알루미늄층 상에서 발생하는 것보다 더 축소된 폭을 가지는 특성이 있다. 축소된 폭은 포토레지스트, 현상제, 그리고 알루미늄 사이의 상호작용에 기반한다. 본 방법은 또한 축소된 폭을 가지는 마스크를 이용하여 알루미늄층을 에칭하므로 다른 방법에 의해 생성될 수 있는 임계치수 보다 작은 임계치수를 가지는 회로 형상을 규정하는 것을 포함할 수도 있다.
도 1은 본 발명에 따라 처리된 반도체 웨이퍼의 개략적 단면도,
도 2는 에칭후의 도 1의 반도체 웨이퍼의 개략적 단면도,
도 3은 본 발명의 실시례에 따라 집적회로를 만드는 방법을 나타내는 순서도,
도 4는 이전 기술에 의한 포토레지스트 형상의 단면 마이크로 사진,
도 5는 본 발명의 방법에 의한 포토레지스트 형상의 단면 마이크로 사진.
본 발명은 첨부된 도면을 참조하여 이하에서 더욱 상세하게 표현될 것이며, 여기서 본 발명의 바람직한 실시예가 소개된다. 그러나 본 발명은 많은 다른 형태로 실시될 수 있으며 앞으로 본 명세서에서 보여질 실시예에 제한된다는 의미는 아니다. 그보다는 여기서 설명되는 실시예는 이 출원명세서가 완전해지도록 하고 본 발명의 범위를 당해 기술분야 전문가들에게 제대로 알리기 위한 것이다.
도 1 내지 도 3에 예시되어 있으며 본 명세서에서 설명되는 집적회로 제조 방법은 이에 의하지 않고 표준 제조 과정에서 생산되어질 경우보다 더 작은 임계치수를 가지는 집적회로의 제조에 관한 것이다. 도 1에는 기판(10), 기판(10) 위의 티타늄 질화물 같은 금속 장벽층(12), 적어도 일부분은 덮히지 않고 남아있는 알루미늄층(14), 무반사 층(16), 그리고 포토레지스트 형상부(18,18',18")를 구비한 반도체 웨이퍼(5)가 도시된다. 도 1에 도시된 바와같이 본 방법은 포토레지스트, 현상제, 그리고, 반도체 웨이퍼(5)상에서 적어도 부분적으로는 개방된 알루미늄층(14) 사이에서의 상호작용에 의존한다. 본 발명에 따르면 포토레지스트 형상부는 축소된 폭을 가지도록 생산되어진다. 또한 포토레지스트 형상부에서부터 개방된 알루미늄 층(14)까지의 거리는 폭 축소 효과에 반비례한다. 예를 들어 도 1에 예시된 것처럼, 개방된 알루미늄층(14)에 더 가까운 포토레지스트 형상부(18)는 개방된 알루미늄층(14)에서 보다 멀리 떨어진 포토레지스트 형상부(18')에 비교하여 더 큰 정도로 명백하게 폭이 축소된다. 도 1에 가장 잘 도시되어 있듯이, 개방된 알루미늄층 (14)에 가장 가까운 포토레지스트 형상부(18)는, 점선으로 표시된 일반 폭 외곽선(20')에 의해 도시된 것처럼 인접한 형상부(18')에서 폭이 보다 작게 축소되는 것보다 점선으로 표시된 일반 폭 외곽선(20)에 의해 도시된 것처럼 폭이 더 크게 축소된다. 개방된 알루미늄층(14)에서 더 멀리 떨어진 포토레지스트 형상부(18")는 그 폭의 축소가 미미하다.
도 3에 도시된 흐름도에 예시되어 있듯이 본 방법은 시작(블럭30)으로 부터 반도체 웨이퍼를 준비하는 첫 단계(블럭 32)를 포함한다. 본 방법은 반도체 웨이퍼상에 유전층을 형성하는 것(블럭 34)을 포함할 수 있다. 그 이후의 단계는 알루미늄층을 형성하는 것(블럭 36)을 포함한다. 당업자라면 알루미늄층이 다양한 다른 층들 위에 형성되어질 수 있고 예시용 도면에 도시된 예에서의 그의 위치에 제한되지 않는다는 점을 알 것이다. 예컨대 장벽층 TiN이 알루미늄층 아래에 있을 수 있다. 그런 알루미늄층 가운데 바람직한 하나의 예는 알루미늄과 0.75퍼센트의 규소 그리고 0.5퍼센트의 구리를 포함하는 층이다.
본 방법은 나아가 알루미늄층의 적어도 일정 부분은 개방된 채로 남기면서 알루미늄층 위에 무반사층을 형성하는 것(블럭 38)을 포함한다. 그러나 본 방법의 또다른 실시예에서 무반사층은 바람직하게 내화 금속 질화물을 포함한다.
본 방법에서 다음 단계는 알루미늄층상에 포토레지스트 층을 형성하는 것을 포함하며, 알루미늄층의 적어도 일정부분은 개방된채 남겨 둔다(블럭 40). 이 방법에서 사용되어지는 포토레지스트의 바람직한 예는 쉬플리 SPR513 다이드 포토레지스트이다.
또 다른 단계는 포토레지스트층을 패턴 이미지에 대해서 노출하는 것(블럭 42)을 포함한다. 다음 단계는 현상제를 이용하여 노출된 포토레지스트층을 현상하고, 또한 현상되지 않은 부분을 제거하므로써 포토레지스트, 현상제 그리고 알루미늄 사이의 상호작용에 기반하여 알루미늄층상에서의 축소된 폭을 갖는 남은 포토레지스트 부분을 규정한다 (블러 44). 본 발명의 방법에서 이용될 바람직한 현상제의 예는 쉬플리 MF505이다.
다음 단계는 축소된 폭을 갖는 남은 포토레지스트 부분을 마스크로 이용하여 알루미늄층을 에칭하는 것(블럭 46)을 포함하며 이로써 다른 방법에 의해 생산될 것 보다 더 작은 임계 치수를 가지는 회로 형상을 규정한다. 부가적으로, 본 방법은 에칭단계 후에 남아있는 포토레지스트 부분을 제거하는 단계를 포함하여 마스크를 제거할 수도 있다(블럭48). 본 방법에서의 포토레지스트로 감광성 화합물, 기본 수지, 유기 용매를 포함하는 양성의 포토 레지스트가 바람직하다. 마스크를 제거한 후에 작업이 끝난다(블럭50).
본 방법은 나아가 남은 포토레지스트 부분의 축소된 폭을 고려하는 패턴 이미지를 형성하기 위해서 레티클을 설계하는 단계를 포함한다. 포토레지스트 부분은 실제로 수직의 측벽이나 안쪽으로 점차 가늘어지는 측벽을 가지는 축소된 폭의 외형을 규정할 수도 있다. 본 발명의 또 다른 바람직한 실시례에서, 에칭된 알루미늄층은 집적회로를 위한 상호 연결 레벨을 규정한다.
본 방법의 포토레지스트 형상부의 축소된 폭은 도 4와 도 5의 처리된 반도체 웨이퍼의 단면 마이크로 사진 비교에 의해서 증명되어진다. 반도체 웨이퍼를 처리하는 종전의 방법으로부터 생성된 포토레지스트 형상이 도 4에 도시되어 있다. 도 4에 도시된 것처럼, 종래 기술에서의 포토레지스트 형상은 베이스에서 약 359 나노미터의 형상폭을 가지는 것으로 측정되어진다. 반면 본 발명의 포토레지스트 형상부의 예는 도 5에 도시되어 있다. 도 5에 도시된 것처럼 본 방법에서 만들어지는 포토레지스트 형상의 폭은 도 4에 도시된 종래 기술의 형상의 폭과 크게 다르다. 도 5에 도시된 본 방법에 의해 만들어지는 포토레지스트 형상부는 대략 281 나노미터의 베이스 폭을 가지고 있다. 예시된 것처럼 본 방법을 통한 기본폭의 축소는 상당하다. 즉 포토레지스트 형상 크기에서 20 퍼센트 이상의 축소를 보여준다. 포토레지스트의 더 작은 형상의 크기는 더 작은 회로 형상을 가져올 것이다. 더 작은 회로 형상은 당업자라면 용이하게 알 수 있듯이 예컨대 전력 소비 감소등 많은 이점을 야기할 것이다.
전술한 설명과 연관된 도면에서 보여지는 개시 내용에 힘입어 본 발명의 많은 변형과 또다른 실시예를 당업자라면 생각해낼 것이다. 그러므로 본 발명은 개시된 특정 실시예에 제한되어지는 것이 아니며 여러가지 변형과 실시예들이 이하의 청구항 범위내에 포함되어지도록 하고자 함이 이해되어져야 한다.
본 발명은 포토레지스트, 현상제, 그리고 알루미늄층 사이의 상호작용에 기반하여 포토레지스트 형상의 크기를 줄이고 이에 의해 집적 회로 형상의 크기를 줄이는 제조 방법에 관한 것이다. 집적 회로 형상의 크기 축소는 예컨대 전력 소비의 감소나 더 복잡한 기능의 수행등 여러가지 이점을 가져온다.
Claims (26)
- 반도체 웨이퍼 상에 알루미늄층을 형성하는 단계와,상기 알루미늄층의 적어도 일정부분은 덮히지 않도록 하면서 상기 알루미늄층상에 포토레지스트 층을 형성하는 단계와,상기 포토레지스트 층을 패턴 이미지에 노출시키는 단계와,현상제(a developer)를 이용하여 노출된 포토레지스트층을 현상하고 또한 현상되지 않은 포토레지스트 부분을 제거하므로써 포토레지스트, 현상제와 알루미늄 사이에서의 상호작용에 기반하여 다른 방법에 의해 알루미늄층 상에서 발생할 것 보다 축소된 폭을 갖는 형상(features)을 가지는 마스크를 규정하는 단계와,상기 축소된 폭을 갖는 형상을 구비한 마스크를 이용하여 상기 알루미늄층을 에칭하므로써 다른 방법에 의해 발생하는 것보다 더 작은 임계치수를 가지는 회로 형상을 규정하는 단계를 포함하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 마스크 형상이 상기 축소된 폭을 갖도록 패턴 이미지를 형성하는 레티클을 설계하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 마스크 형상은 실질적으로 수직의 측벽을 가진 프로파일(profile)을 규정하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트 층을 형성하는 단계에 앞서 상기 알루미늄층상에 무반사층(an antireflective layer)을 형성하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 무반사층은 내화 금속 질화물(a refractory metal nitride)을 포함하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 에칭 단계 후에 상기 마스크를 제거하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트는 감광성 화합물(a photo sensitive compound), 기본 수지(a base resin), 그리고 유기용매(an organic solvent)를 포함하는 양성의 포토레지스트인 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 에칭된 알루미늄층은 집적회로의 상호 연결 레벨(an interconnect level)을 규정하는 집적 회로 제조 방법.
- 제 1 항에 있어서,상기 반도체 웨이퍼상에 유전층을 형성하는 단계를 더 포함하며 상기 알루미늄층은 상기 유전층상에 형성되어지는 집적 회로 제조 방법.
- 반도체 웨이퍼 상에 금속층을 형성하는 단계와,상기 금속층의 적어도 일정부분은 덮히지 않도록 하면서 상기 금속층상에 양성의 포토레지스트 층을 형성하는 단계와,상기 포토레지스트 층을 패턴 이미지에 대해 노출시키는 단계와,현상제를 이용하여 노출된 포토레지스트층을 현상하고 또한 현상되지 않은 포토레지스트 부분을 제거하므로써 포토레지스트, 현상제와 금속 사이에서의 상호작용에 기반하여 다른 방법에 의해 금속층 상에서 발생할 것 보다 축소된 폭을 갖는 마스크 형상을 구비한 마스크를 규정하는 단계와,상기 축소된 폭을 갖는 형상을 구비한 마스크를 이용하여 상기 금속층을 에칭하므로써 다른 방법에 의해 발생하는 것보다 더 작은 임계치수를 가지는 회로 형상을 규정하는 단계를 포함하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 마스크 형상부가 상기 축소된 폭을 갖도록 패턴 이미지를 형성하는 레티클을 설계하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 금속이 알루미늄을 포함하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 남은 포토레지스트 부분은 실질적으로로 수직의 측벽을 가진 프로파일을 규정하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 포토레지스트층을 형성하는 단계에 앞서 상기 금속층상에 무반사층을 형성하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 14 항에 있어서,상기 무반사층은 내화 금속 질화물을 포함하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 에칭단계 후에 상기 마스크를 제거하는 단계를 더 포함하는 집적 회로 제조 방법
- 제 10 항에 있어서,상기 포토레지스트는 감광성 화합물, 기본 수지, 그리고 유기 용매를 포함하는 양성의 포토레지스트인 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 에칭된 금속층이 집적회로의 상호 연결 레벨을 규정하는 집적 회로 제조 방법.
- 제 10 항에 있어서,상기 반도체 웨이퍼 상에 유전층을 형성하는 단계를 더 포함하고 상기 금속층은 상기 유전층상에 형성되는 집적 회로 제조 방법.
- 반도체 웨이퍼 상에 유전층을 형성하는 단계와,상기 유전층 상에 알루미늄층을 형성하는 단계와상기 알루미늄층의 적어도 일정부분은 덮히지 않도록 하면서 상기 알루미늄층상에 포토레지스트 층을 형성하는 단계와,상기 포토레지스트 층을 패턴 이미지에 대해 노출시키는 단계와,현상제를 이용하여 노출된 포토레지스트층을 현상하고 또한 현상되지 않은 포토레지스트 부분을 제거하므로써 포토레지스트, 현상제와 알루미늄 사이에서의 상호작용에 기반하여 다른 방법에 의해 알루미늄층 상에서 발생할 것 보다 축소된 폭을 갖는 마스크 형상을 구비한 마스크를 규정하는 단계와,상기 축소된 폭의 형상을 가지는 마스크를 이용하여 상기 알루미늄층을 에칭하므로써 다른 방법에 의해 발생하는 것보다 더 작은 임계치수를 가지는 회로 형상을 규정하는 단계를 포함하는 집적 회로 제조 방법.
- 제 20 항에 있어서,상기 남은 포토레지스트 부분이 상기 축소된 폭을 갖도록 상기 패턴 이미지를 형성하는 레티클을 설계하는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 20 항에 있어서,상기 마스크 형상이 실제로 수직의 측벽을 가진 프로파일을 규정하는 집적 회로 제조 방법.
- 제 20 항에 있어서,상기 포토레지스트층을 형성하는 단계에 앞서 상기 알루미늄층상에 무반사층을 형성한는 단계를 더 포함하는 집적 회로 제조 방법.
- 제 23 항에 있어서,상기 무반사층이 내화 금속 질화물을 포함하는 집적 회로 제조 방법.
- 제 20 항에 있어서,상기 에칭 단계후에 상기 마스크를 제거하는 단계를 더 포함한는 집적 회로 제조 방법.
- 제 20 항에 있어서,상기 포토레지스트가 감광성 화합물, 기본 수지, 그리고 유기 용매를 포함하는 양성의 포토레지스트인 집적 회로 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/430,147 US6294465B1 (en) | 1999-10-29 | 1999-10-29 | Method for making integrated circuits having features with reduced critical dimensions |
| US9/430,147 | 1999-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010051264A true KR20010051264A (ko) | 2001-06-25 |
Family
ID=23706256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000063209A KR20010051264A (ko) | 1999-10-29 | 2000-10-26 | 집적 회로 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6294465B1 (ko) |
| EP (1) | EP1096551A3 (ko) |
| JP (1) | JP2001185482A (ko) |
| KR (1) | KR20010051264A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033929B1 (en) * | 2002-12-23 | 2006-04-25 | Lsi Logic Corporation | Dual damascene interconnect structure with improved electro migration lifetimes |
| US7261745B2 (en) * | 2003-09-30 | 2007-08-28 | Agere Systems Inc. | Real-time gate etch critical dimension control by oxygen monitoring |
| US8945808B2 (en) * | 2006-04-28 | 2015-02-03 | International Business Machines Corporation | Self-topcoating resist for photolithography |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504832B2 (ja) * | 1989-06-16 | 1996-06-05 | シャープ株式会社 | レジストパタ―ンの形成方法 |
| US5397433A (en) * | 1993-08-20 | 1995-03-14 | Vlsi Technology, Inc. | Method and apparatus for patterning a metal layer |
| KR100346448B1 (ko) * | 1994-12-29 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자용노광마스크 |
| US5525542A (en) * | 1995-02-24 | 1996-06-11 | Motorola, Inc. | Method for making a semiconductor device having anti-reflective coating |
| JP3409493B2 (ja) * | 1995-03-13 | 2003-05-26 | ソニー株式会社 | マスクパターンの補正方法および補正装置 |
| US5856241A (en) * | 1995-07-26 | 1999-01-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
| US5846878A (en) * | 1997-02-28 | 1998-12-08 | Nec Corporation | Method of manufacturing a wiring layer in a semiconductor device |
| US5915203A (en) * | 1997-06-10 | 1999-06-22 | Vlsi Technology, Inc. | Method for producing deep submicron interconnect vias |
-
1999
- 1999-10-29 US US09/430,147 patent/US6294465B1/en not_active Expired - Lifetime
-
2000
- 2000-10-16 EP EP00309101A patent/EP1096551A3/en not_active Withdrawn
- 2000-10-26 KR KR1020000063209A patent/KR20010051264A/ko not_active Application Discontinuation
- 2000-10-27 JP JP2000328361A patent/JP2001185482A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6294465B1 (en) | 2001-09-25 |
| JP2001185482A (ja) | 2001-07-06 |
| EP1096551A2 (en) | 2001-05-02 |
| EP1096551A3 (en) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100028809A1 (en) | Double patterning for lithography to increase feature spatial density | |
| JP2000112114A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6197687B1 (en) | Method of patterning field dielectric regions in a semiconductor device | |
| KR20040045276A (ko) | 반도체 장치의 제조 방법 | |
| JP2003124339A (ja) | 半導体装置およびその製造方法 | |
| US9230906B2 (en) | Feature patterning methods and structures thereof | |
| US20080203518A1 (en) | Method for positioning sub-resolution assist features | |
| KR100295426B1 (ko) | 배선형성방법 | |
| US6475892B1 (en) | Simplified method of patterning polysilicon gate in a semiconductor device | |
| US7399709B1 (en) | Complementary replacement of material | |
| US6107167A (en) | Simplified method of patterning polysilicon gate in a semiconductor device | |
| US6563127B2 (en) | Optical proximity correction with rectangular contact | |
| JP2002055432A (ja) | フォトマスク装置及びパターン形成方法 | |
| US6361928B1 (en) | Method of defining a mask pattern for a photoresist layer in semiconductor fabrication | |
| US6372647B1 (en) | Via masked line first dual damascene | |
| KR20010051264A (ko) | 집적 회로 제조 방법 | |
| US20170031239A1 (en) | Structuring over topography | |
| US20070178409A1 (en) | Exposure method of forming three-dimensional lithographic pattern | |
| US8007985B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| US20030201543A1 (en) | Deep UV-resistant photoresist plug for via hole | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| CN112946995B (zh) | 掩膜版以及半导体结构的形成方法 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| KR20060134234A (ko) | 미세 패턴 형성 방법 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |