JP2504832B2 - レジストパタ―ンの形成方法 - Google Patents
レジストパタ―ンの形成方法Info
- Publication number
- JP2504832B2 JP2504832B2 JP1155142A JP15514289A JP2504832B2 JP 2504832 B2 JP2504832 B2 JP 2504832B2 JP 1155142 A JP1155142 A JP 1155142A JP 15514289 A JP15514289 A JP 15514289A JP 2504832 B2 JP2504832 B2 JP 2504832B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- silicon
- pattern
- photoresist
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、超LSI製造プロセスにおける微細加工技
術、なかでもレジストパターンの形成技術に関する。
術、なかでもレジストパターンの形成技術に関する。
＜従来の技術＞ 超LSIの微細加工は、主として縮小投影露光装置を用
いたいわいるフォトリソグラフィ技術（写真製版技術）
を用いて行なわれている。超LSIの高集積化に伴って、
縮小投影露光装置の解像度限界ぎりぎりのサブミクロン
以下のパターンを形成する必要性が生まれている。ま
た、最近のLSIは集積度の向上のために３次元化が進
み、その結果、高段差（１μｍレベル）の基板上に微細
パターンを形成する必要性が生じている。
いたいわいるフォトリソグラフィ技術（写真製版技術）
を用いて行なわれている。超LSIの高集積化に伴って、
縮小投影露光装置の解像度限界ぎりぎりのサブミクロン
以下のパターンを形成する必要性が生まれている。ま
た、最近のLSIは集積度の向上のために３次元化が進
み、その結果、高段差（１μｍレベル）の基板上に微細
パターンを形成する必要性が生じている。
高段差上に微細パターンを形成する方法として３層レ
ジストプロセスが知られているが、プロセスが複雑であ
るという欠点がある。これを解決するために、シリル化
レジストプロセスが開発され、サブミクロンレベルの加
工に有効であることが示されている。
ジストプロセスが知られているが、プロセスが複雑であ
るという欠点がある。これを解決するために、シリル化
レジストプロセスが開発され、サブミクロンレベルの加
工に有効であることが示されている。
＜発明が解決しようとする課題＞ 一方、シリル化レジストプロセスの欠点は、パターン
端部の凹凸が大きい点にあり、このプロセスを0.5μｍ
やそれ以下のパターン形成に応用する場合の問題点とな
ってきた。パターン端部の凹凸の発生のメカニズムは、
未だ明確でなく、過去、レジストの組成の改良や、シリ
コン化合物の選択拡散条件の改良が行なわれてきた。本
発明は、シリル化レジストプロセスにおけるパターン端
部の凹凸の問題を、ドライ現像方法の改良により解決す
るものである。すなわち、本発明は、ドライ現像方法の
改良により、パターン端部の凹凸の少ないシリル化レジ
ストプロセスを実現し、高段差基板上での0.5ミクロン
以下の加工を可能にするものである。
端部の凹凸が大きい点にあり、このプロセスを0.5μｍ
やそれ以下のパターン形成に応用する場合の問題点とな
ってきた。パターン端部の凹凸の発生のメカニズムは、
未だ明確でなく、過去、レジストの組成の改良や、シリ
コン化合物の選択拡散条件の改良が行なわれてきた。本
発明は、シリル化レジストプロセスにおけるパターン端
部の凹凸の問題を、ドライ現像方法の改良により解決す
るものである。すなわち、本発明は、ドライ現像方法の
改良により、パターン端部の凹凸の少ないシリル化レジ
ストプロセスを実現し、高段差基板上での0.5ミクロン
以下の加工を可能にするものである。
＜課題を解決するための手段＞ 本発明のレジストパターンの形成方法は、基板上にフ
ォトレジストを塗布する工程と、露光装置を用いマスク
パターンを上記フォトレジスト上に焼き付ける工程と、
上記フォトレジストの露光部分をシリル化する工程と、
少なくとも分子中にシリコンを含む化合物ガスと酸素ガ
スとからなり、該化合物ガスと酸素ガスとが、上記化合
物に含まれるシリコンにより生じたシリコン酸化膜が上
記レジストの側壁のみに形成されるような所定の混合比
を有する混合ガスを用いた反応性イオンエッチングによ
り未露光部分のレジストを選択的に除去する工程とを有
することを特徴とするものである。
ォトレジストを塗布する工程と、露光装置を用いマスク
パターンを上記フォトレジスト上に焼き付ける工程と、
上記フォトレジストの露光部分をシリル化する工程と、
少なくとも分子中にシリコンを含む化合物ガスと酸素ガ
スとからなり、該化合物ガスと酸素ガスとが、上記化合
物に含まれるシリコンにより生じたシリコン酸化膜が上
記レジストの側壁のみに形成されるような所定の混合比
を有する混合ガスを用いた反応性イオンエッチングによ
り未露光部分のレジストを選択的に除去する工程とを有
することを特徴とするものである。
＜実施例＞ 以下、HMDS（ヘキサメチルジシラザン（CH3）3Si（N
H）Si（CH3）３）をシリコン拡散源として用いたシリル
化レジストプロセスを例にとって、本発明の詳細を説明
する。
H）Si（CH3）３）をシリコン拡散源として用いたシリル
化レジストプロセスを例にとって、本発明の詳細を説明
する。
第１図はシリル化レジストプロセスの工程断面図であ
る。
る。
ここでは、高段差基板上のアルミニウム上のレジスト
パターン形成プロセスを（1.0μｍの段差上にアルミニ
ウムを1.0μｍ厚形成している）例に説明する。まず、
基板上にレジストを塗布し、溶剤を除去する程度にベー
キングする。アルミニウムのドライエッチングを精度良
く行なうためには1.0μｍ以上のレジスト厚が必要であ
る。段差上のレジストは、ほぼ平坦に塗布されるため、
第１図（ａ）に示すように、凹部のレジスト膜厚は2.0
μｍ、凸部のレジスト膜厚は1.0μｍとなる。なお、第
１図（ａ）に於いて、１はSi基板、２はSiO2、３はアル
ミニウム、４はレジストである。また、５は段差部であ
る。
パターン形成プロセスを（1.0μｍの段差上にアルミニ
ウムを1.0μｍ厚形成している）例に説明する。まず、
基板上にレジストを塗布し、溶剤を除去する程度にベー
キングする。アルミニウムのドライエッチングを精度良
く行なうためには1.0μｍ以上のレジスト厚が必要であ
る。段差上のレジストは、ほぼ平坦に塗布されるため、
第１図（ａ）に示すように、凹部のレジスト膜厚は2.0
μｍ、凸部のレジスト膜厚は1.0μｍとなる。なお、第
１図（ａ）に於いて、１はSi基板、２はSiO2、３はアル
ミニウム、４はレジストである。また、５は段差部であ
る。
このレジスト上に縮小投影露光装置を用いてマスクパ
ターンを焼き付ける。露光の結果、第１図（ｂ）に示す
ように、レジストパターンに対応した部分の感光基が分
解される。感光基の分解の度合は、光強度の強いレジス
ト表面でより大きい。なお、第１図（ｂ）に於いて、６
はフォトマスクである。
ターンを焼き付ける。露光の結果、第１図（ｂ）に示す
ように、レジストパターンに対応した部分の感光基が分
解される。感光基の分解の度合は、光強度の強いレジス
ト表面でより大きい。なお、第１図（ｂ）に於いて、６
はフォトマスクである。
次に、第１図（ｃ）に示すように、基板を150から200
度程度の温度に保ちながら、ガス状のHMDS中にさらし、
HMDS中のシリコンを感光基の分解された領域に選択的に
拡散させる（シリル化）。露光量と拡散条件を最適化す
ることで、感光基の分解の割合の大きいレジスト表面か
ら約0.2μｍの部分にシリコンを拡散することができ
る。なお、第１図（ｃ）に於いて、７はシリル化層であ
る。
度程度の温度に保ちながら、ガス状のHMDS中にさらし、
HMDS中のシリコンを感光基の分解された領域に選択的に
拡散させる（シリル化）。露光量と拡散条件を最適化す
ることで、感光基の分解の割合の大きいレジスト表面か
ら約0.2μｍの部分にシリコンを拡散することができ
る。なお、第１図（ｃ）に於いて、７はシリル化層であ
る。
続いて、酸素ガスを用いた反応性イオンエッチングで
基板を処理する。シリコンが拡散された領域は、酸素プ
ラズマにより酸化され、シリコン酸化物を形成し、耐エ
ッチングマスクとなる。一方、シリコンが拡散されてい
ない領域は、通常のレジストと同様に酸素ラジカルや酸
素イオンと反応してエッチングされる。以上の反応の結
果、レジストパターンはドライ現像され、高段差基板上
にレジストパターン８が形成される（第１図（ｄ））。
このレジストパターンを用いて従来技術のアルミニウム
のドライエッチング法を適用することで、所望のアルミ
配線パターン９が形成できる（第１図（ｅ），
（ｆ））。
基板を処理する。シリコンが拡散された領域は、酸素プ
ラズマにより酸化され、シリコン酸化物を形成し、耐エ
ッチングマスクとなる。一方、シリコンが拡散されてい
ない領域は、通常のレジストと同様に酸素ラジカルや酸
素イオンと反応してエッチングされる。以上の反応の結
果、レジストパターンはドライ現像され、高段差基板上
にレジストパターン８が形成される（第１図（ｄ））。
このレジストパターンを用いて従来技術のアルミニウム
のドライエッチング法を適用することで、所望のアルミ
配線パターン９が形成できる（第１図（ｅ），
（ｆ））。
本プロセスを適用した場合の、レジスト端面の凹凸
は、片側最大0.1μｍ程度である。この凹凸がアルミニ
ウムの加工形状に反映され、アルミニウム配線の側面が
凸凹になる。このような配線側面の凹凸は、局所的な電
流密度の増加を招き、配線信頼性の低下をもたらす。
は、片側最大0.1μｍ程度である。この凹凸がアルミニ
ウムの加工形状に反映され、アルミニウム配線の側面が
凸凹になる。このような配線側面の凹凸は、局所的な電
流密度の増加を招き、配線信頼性の低下をもたらす。
本発明者は、ドライ現像後のレジスト側面を詳細に観
察・分析することにより、レジスト端面の凹凸の発生の
メカニズムを調べた。その結果、ドライ現像時にレジス
トの側面に皺が形成され、この皺がレジスト端面の凹凸
の主原因であることを見い出した。また、レジスト側面
の皺を分析すると、シリコンが観察されること、及びフ
ッ酸を含む水溶液で皺がほとんど除去できること、が明
らかになった。これらの結果から、本発明者は、側面の
皺にはシリコンの酸化物が含まれていると推定した。実
験例のシリル化プロセスの条件から判断して、エッチン
グ前にシリコンがレジスト深くにまで浸透しているとは
考えられない。したがって、シリコン酸化物はエッチン
グ中に側面に付着したものと考えられる。以上の結果に
基づいて、本発明者は、側壁の皺の発生のメカニズムを
次のように推定した。
察・分析することにより、レジスト端面の凹凸の発生の
メカニズムを調べた。その結果、ドライ現像時にレジス
トの側面に皺が形成され、この皺がレジスト端面の凹凸
の主原因であることを見い出した。また、レジスト側面
の皺を分析すると、シリコンが観察されること、及びフ
ッ酸を含む水溶液で皺がほとんど除去できること、が明
らかになった。これらの結果から、本発明者は、側面の
皺にはシリコンの酸化物が含まれていると推定した。実
験例のシリル化プロセスの条件から判断して、エッチン
グ前にシリコンがレジスト深くにまで浸透しているとは
考えられない。したがって、シリコン酸化物はエッチン
グ中に側面に付着したものと考えられる。以上の結果に
基づいて、本発明者は、側壁の皺の発生のメカニズムを
次のように推定した。
側壁に形成されるシリコン酸化物の供給源は露光領域
に拡散されたシリコンであり、ドライ現像中に、イオン
衝撃により気相中にたたき出され側壁に付着する。底面
に付着したシリコン酸化物は、イオン衝撃によりたたき
出されるので、結果的に側面にシリコン酸化物が集まり
やすい。このシリコン酸化物が、なんらかのメカニズム
で側面に不均一に付着すると考える。シリコン酸化物が
付着しない領域は酸素ラジカルにより横方向にエッチン
グされるが、シリコン酸化物が付着した領域は横方向に
エッチングされないので、その結果、レジスト側面に皺
が形成される。
に拡散されたシリコンであり、ドライ現像中に、イオン
衝撃により気相中にたたき出され側壁に付着する。底面
に付着したシリコン酸化物は、イオン衝撃によりたたき
出されるので、結果的に側面にシリコン酸化物が集まり
やすい。このシリコン酸化物が、なんらかのメカニズム
で側面に不均一に付着すると考える。シリコン酸化物が
付着しない領域は酸素ラジカルにより横方向にエッチン
グされるが、シリコン酸化物が付着した領域は横方向に
エッチングされないので、その結果、レジスト側面に皺
が形成される。
上記モデルに基づき、本発明者は、側壁を保護するシ
リコンを気相中から連続的に十分に供給することによ
り、側壁にシリコン酸化物による横方向のエッチングに
対する保護膜を均一に形成させるという着想を得た。側
壁保護膜を均一に形成させることにより、側面の皺を低
減でき、その結果、レジストパターン端部の凹凸を低減
できることになる。
リコンを気相中から連続的に十分に供給することによ
り、側壁にシリコン酸化物による横方向のエッチングに
対する保護膜を均一に形成させるという着想を得た。側
壁保護膜を均一に形成させることにより、側面の皺を低
減でき、その結果、レジストパターン端部の凹凸を低減
できることになる。
ドライ現像中にシリコンを気相で供給するための供給
源としては、少なくとも分子中にシリコンを含む化合物
を気相で供給することが考えられる。具体的な化合物と
しては、HMDS（ヘキサメチルジシラザン（CH3）3Si（N
H）Si（CH3）３）、SiH4、SiCl4、SiF4などが考えられ
る。表１に、酸素にHMDSを添加して、ドライ現像を行な
った場合の結果を示す。予想された通り、レジスト側面
の皺が消滅し、それに伴ってレジスト端面の凹凸も低減
された。同様の効果が、分子中に少なくともシリコンを
含む化合物を気相で供給することで実現できることが容
易に推察される。
源としては、少なくとも分子中にシリコンを含む化合物
を気相で供給することが考えられる。具体的な化合物と
しては、HMDS（ヘキサメチルジシラザン（CH3）3Si（N
H）Si（CH3）３）、SiH4、SiCl4、SiF4などが考えられ
る。表１に、酸素にHMDSを添加して、ドライ現像を行な
った場合の結果を示す。予想された通り、レジスト側面
の皺が消滅し、それに伴ってレジスト端面の凹凸も低減
された。同様の効果が、分子中に少なくともシリコンを
含む化合物を気相で供給することで実現できることが容
易に推察される。
＜発明の効果＞ 本発明のドライ現像方法を用いることにより、レジス
ト端部の凹凸の少ない、高品質のレジストパターンを形
成できた。その結果、信頼性の高い微細なメタル配線を
精度良く形成できるようになった。
ト端部の凹凸の少ない、高品質のレジストパターンを形
成できた。その結果、信頼性の高い微細なメタル配線を
精度良く形成できるようになった。
第１図はシリル化レジストプロセスの工程断面図であ
る。 符号の説明 1:Si基板、2:SiO2、3:アルミニウム、4:レジスト、5:段
差部、6:フォトマスク、7:シリル化層、8:レジストパタ
ーン、9:アルミニウム配線。
る。 符号の説明 1:Si基板、2:SiO2、3:アルミニウム、4:レジスト、5:段
差部、6:フォトマスク、7:シリル化層、8:レジストパタ
ーン、9:アルミニウム配線。
Claims (1)
- 【請求項１】基板上にフォトレジストを塗布する工程
と、露光装置を用いマスクパターンを上記フォトレジス
ト上に焼き付ける工程と、上記フォトレジストの露光部
分をシリル化する工程と、少なくとも分子中にシリコン
を含む化合物ガスと酸素ガスとからなり、該化合物ガス
と酸素ガスとが、上記化合物に含まれるシリコンにより
生じたシリコン酸化膜が上記レジストの側壁のみに形成
されるような所定の混合比を有する混合ガスを用いた反
応性イオンエッチングにより未露光部分のレジストを選
択的に除去する工程とを有することを特徴とするレジス
トパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155142A JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155142A JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320745A JPH0320745A (ja) | 1991-01-29 |
| JP2504832B2 true JP2504832B2 (ja) | 1996-06-05 |
Family
ID=15599463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155142A Expired - Fee Related JP2504832B2 (ja) | 1989-06-16 | 1989-06-16 | レジストパタ―ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294465B1 (en) * | 1999-10-29 | 2001-09-25 | Agere Systems Guardian Corp. | Method for making integrated circuits having features with reduced critical dimensions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202533A (en) * | 1981-06-09 | 1982-12-11 | Fujitsu Ltd | Formation of pattern |
| JPS5912433A (ja) * | 1982-07-13 | 1984-01-23 | Fujitsu Ltd | ドライ現像ポジ型レジスト組成物 |
| JPS62273528A (ja) * | 1986-05-21 | 1987-11-27 | Nippon Telegr & Teleph Corp <Ntt> | ポリマ膜表面のシリル化方法およびこれを用いたパタ−ン形成方法 |
| NL8700421A (nl) * | 1987-02-20 | 1988-09-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
-
1989
- 1989-06-16 JP JP1155142A patent/JP2504832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320745A (ja) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1279072B1 (en) | Ozone-enhanced silylation process to increase etch resistance of ultra thin resists | |
| JPH07326562A (ja) | 微細パターンの形成方法 | |
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| US6258514B1 (en) | Top surface imaging technique using a topcoat delivery system | |
| JP2764542B2 (ja) | 微細レジストパターン形成方法 | |
| US5041362A (en) | Dry developable resist etch chemistry | |
| US6673525B1 (en) | Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths | |
| JP2504832B2 (ja) | レジストパタ―ンの形成方法 | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| JPH0831720A (ja) | レジストマスクの形成方法 | |
| EP0198280B1 (en) | Dry development process for metal lift-off profile | |
| US5262282A (en) | Pattern forming method | |
| KR100200685B1 (ko) | 포토리소그래피공정에 의한 미세패턴 형성방법 | |
| JPH0344646A (ja) | レジストパターンの形成方法 | |
| JP4780264B2 (ja) | クロム系フォトマスクの形成方法 | |
| KR20040013584A (ko) | 반도체 소자 제조 방법 | |
| JP3258199B2 (ja) | 半導体装置のパターン形成方法 | |
| JP2930971B2 (ja) | パターン形成方法 | |
| KR0175001B1 (ko) | 화학증폭형 레지스트를 이용한 리소그라피 공정에서 산중화반응 억제방법 | |
| JPH05190441A (ja) | レジストパターン形成方法 | |
| JP2643879B2 (ja) | 微細パターン形成方法 | |
| US6156668A (en) | Method for forming a fine pattern in a semiconductor device | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| KR950006347B1 (ko) | 패턴 형성 방법 | |
| JPH0143453B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |