JPH0344646A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JPH0344646A
JPH0344646A JP18078989A JP18078989A JPH0344646A JP H0344646 A JPH0344646 A JP H0344646A JP 18078989 A JP18078989 A JP 18078989A JP 18078989 A JP18078989 A JP 18078989A JP H0344646 A JPH0344646 A JP H0344646A
Authority
JP
Japan
Prior art keywords
photoresist
deposits
silicon
resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18078989A
Other languages
English (en)
Inventor
Daisuke Takehara
竹原 大輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18078989A priority Critical patent/JPH0344646A/ja
Publication of JPH0344646A publication Critical patent/JPH0344646A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にフォトレ
ジストにシリコンを選択拡散しドライ現像により微細パ
ターンを得るフォトリソグラフィ技術に関する発明であ
る。
(ロ)従来の技術 高段差基板上でのフォトリソグラフィ技術の一つとして
レジストシリル化プロセスがある。これは、まずフォト
レジストの露光部分にシリコンを気相から選択的に拡散
させ、次にシリコンか選択拡散された領域をマスクにし
て、0.プラズマRIEによりシリコンを含まないレノ
スト未露光部分をドライ現像するものである。
(ハ)発明が解決しようとする課題 しかし、ドライ現像後のレジスト側壁にはスリット状の
縦しわを伴った付着物か発生する。この縦しわは、サブ
ミクロンルールのプロセスでは問題ないがl/2ミクロ
ンルール以下のプロセスでは問題となり、後工程のドラ
イエツチング時に、下地の側壁に転写されるため線幅制
御性が低下する。
本発明は、このような問題点を解消するようになされた
もので、シリル化レジストプロセスにおいて、レジスト
パターンによって下地を加工する際に、下地の加工に影
響を与えるレジスト側壁に付着物を有することのないレ
ジストパターンの形成方法を得ることを目的とするもの
である。
(ニ)課題を解決するための手段 この発明は、ウェハー上にフォトレノストを塗布する工
程と、マスクパターンをフォトレジスト上に光学的に転
写してフォトレジスト表面に露光部分を形成する工程と
、フォトレジストの露光部分にシリコンを少なくとも分
子中にシリコンを含む気体雰囲気にて選択拡散させる工
程と、選択拡散された上記露光部分をマスクにして未露
光のフォトレジストをドライ現像する工程と、少なくと
も分子中にフッ素を含むプラズマでフォトレジストを処
理するか、または酸性溶液にてフォトレジストを処理す
る工程を含むレジストパターンの形成方法である。
まず発明者は、このレジスト側壁付着物の元素分析を行
った。その結果、側壁付着物にはSiが含まれているこ
とがわかった。本発明に係るレジストパターンの形成方
法は、シリル化レジストプロセスにおいて、ドライ現像
後のレジスト側壁付着物を少なくとも分子中にフッ素を
含むプラズマらしくは酸性溶液により除去するものであ
る。
この発明において、分子中にフッ素を含むプラズマとし
ては、CF、ガスやSF、ガスあるいはN F 3ガス
を用いたプラズマが好ましいものとして挙げられる。こ
のプラズマエツチング法によれば、0.1〜数Torr
 (好ましくはITorr)の低圧で、例えば、200
〜400夫厚の付着物を除去できるとともに、AI膜、
Si膜、ポリSi膜、S iOx膜の下地は、AIでは
ほとんどエツチングされず、また、Siでは100〜2
00.A、のエツチング量で、ポリSiでは200〜3
00大、さらに5iOzでは50〜100大程度のエツ
チング量であり、このエツチング量は後工程の加工精度
に影響するおそれはない。
この発明において、酸性溶液としては、フッ化アンモニ
ウム(9%程度が好ましい)と酢酸(40%が好ましい
)の混合水溶液もしくは希釈HP水溶液(1〜5%が好
ましく、i%がより好ましい)などが好ましいものとし
て挙げられる。
この際、酸性溶液での側壁付着物以外のエツチング量は
、付着物のそれよりも小さく、例えば、10〜20秒の
含浸時間で200〜400大厚の付着物を除去すると、
下地としてのAl−5i膜やポリSi膜あるいは5iO
z膜などは100A以下のエツチング量で除去され得る
もので、このmVのエツチング量では、上記プラズマエ
ツチング法と同様に、後工程の加工精度に影響するおそ
れを有しない。
この発明において、分子中にシリコンを含む気体雰囲気
とは、例えば、分子中にシリコンを含む化合物としてヘ
キサメチルジシラザン[(CH,)。
S 1(NH)S i(CH3)3 : HMD Sコ
を有する雰囲気であることを意味する。
この発明のレジストパターン形成方法を第1図に示す原
理図を用いて説明する。
まず、第1図(a)に示すように、フォトレジスト膜3
の所定部分を紫外線ビーム16を用いて所定のマスクパ
ターン17を介して露光し、露光部分4aを形成する。
次に、第1図(b)に示すように、ヘキサメチルジシラ
ザン(HMDS)などの分子中にシリコンを含む気体雰
囲気にてフォトレジストの露光部分4aにシリコンを選
択拡散させる。
その後、第1図(C)に示すように、O,プラズマによ
るドライ現像を行なってフォトレジストの未露光部分を
除去する。この状態では、形成された下地加工用のレジ
スト膜6の側壁に沿って厚さ200〜400大の付着物
5が形成されているので、弓き続き、例えば、フッ化ア
ンモニウム(9%)と酢酸(40%)の混合水溶液に1
5秒浸漬すると、第1図(d)に示すように側壁付着物
5は除去される訳である。
(ホ)作用 シリル化レジストプロセスのドライ現像時に発生するレ
ジスト側壁の縦しわを伴った付着物を、ドライ現像に連
続してフッ素系プラズマで処理するか、または酸性溶液
(フッ化アンモニウム酢酸混合水溶液)で除去するよう
にしたので、レジストを用いた下地の加工の際に、下地
の側壁に転写される線幅の制御性ならびに下地加工の再
現性をそれぞれ向上できる。
(へ)実施例 以下図に示す実施例に基づいてこの発明を詳述する。な
お、これによってこの発明は限定を受けるものではない
第2図(a)〜(f)は本発明の一実施例のレジストパ
ターンの形成方法を工程順に説明するためのらのであり
、1はシリコン半導体基板、2はアルミニウムーシリコ
ン合金膜、3はフォトレジスト膜、4はシリコンが選択
拡散されたフォトレジスト膜の露光部分、4aはフォト
レノスト@3の露光部分、5はレジスト膜3の側壁付着
物、6は下地加工用レジストI!、7はSi基基板上A
l−Si合金膜2間に配設されたSi0g膜、8はゲー
ト電極、9は配線パターンである。
次に半導体装置の製造方法について説明する。
まず、第2図(a)に示すように、レジスト層を1.0
μm程度の高段差Wを有するAl−Si合金[2上に積
層した後、上面を平坦化したレジスト膜3を形成する。
続いて、フォトレジスト膜3の所定部分を紫外線ビーム
16を用いて所定のマスクパターンI7を介して露光し
、露光部分4aを形成する[第2図(b)参照コ。
次に、第2図(c)に示すように、ヘキサメチルジシラ
ザン(HM D S )の分子中にシリコンを含む気体
雰囲気にてフォトレジストの露光部分4aにシリコンを
選択拡散させる。
その後、第2図(d)に示すように、O,プラズマI8
によるドライ現像を行なってフォトレジストの未露光部
分を除去する。この際、圧力5ミリTorr、 RFパ
ワー600W、 RF周波数13.56MHz、全ガス
流fi 30 secmの条件下でおこなう。この状態
では、形成された下地加工用のレジスト6の側壁に厚さ
200〜400人の付着物5が形成される引き続きフッ
化アンモニウム(9%)と酢酸(40%)の混合水溶液
に!5秒浸漬すると、側壁付着物5は除去される。さら
に、Al−Si合金膜2をレジスト6をマスクにしてド
ライエッチをおこない[第2図(e)参照]、しかる後
レジスト6を除去して所望の配線パターン9を得る[第
2図(f)参照]。
このようにして下地のアルミニウムーシリコン合金11
i2を、上記側壁付着物5が除去されたレジスト膜6を
用いて加工できるとともに、浸透時のAl−Si合金膜
2の側壁のエツチング量は100大以下であり、配線パ
ターン9の加工精度に影響するおそれはない。
このように本実施例では、高段差基板上での微細加工の
線幅制御性および再現性を向上できる。
(ト)発明の効果 以上のようにこの発明によれば、シリル化レジストプロ
セスのドライ現像時に発生するレジスト側壁の縦しわを
伴った付着物を、ドライ現像(こ連続してフッ素系プラ
ズマで処理するか、または酸性溶液(フッ化アンモニウ
ム酢酸混合水溶液)で除去するようにしたので、レジス
トを用いた下地の加工の際に、下地の側壁に転写される
線幅の制御性ならびに下地加工の再現性をそれぞれ向上
でき、その結果半導体装置の信頼性が向上し、また、高
歩留での生産が可能となった。
【図面の簡単な説明】
第1図はこの発明によるレジストパターンの形成方法の
原理を説明するための原理図、第2図はこの発明の一実
施例を説明するための製造工程説明図である。 l・・・・・・ンリコンi板、 2・・・・・・アルミニウムーシリコン合金膜、3・・
・・・フォトレジスト膜、 4・・・・・・シリコンが選択拡散されたフォトレジス
ト膜の露光部分、 4a・・・・・・フォトレジスト膜の露光部分、5・・
・・・・レジスト(II+壁付着物、6・・・・・・下
地加工用レジスト膜、9・・・・・・配線パターン、I
6・・・・・・紫外線ビーム、18・・・・・・0.プ
ラズマ。

Claims (1)

    【特許請求の範囲】
  1. 1、ウェハー上にフォトレジストを塗布する工程と、マ
    スクパターンをフォトレジスト上に光学的に転写してフ
    ォトレジスト表面に露光部分を形成する工程と、フォト
    レジストの露光部分にシリコンを少なくとも分子中にシ
    リコンを含む気体雰囲気にて選択拡散させる工程と、選
    択拡散された上記露光部分をマスクにして未露光のフォ
    トレジストをドライ現像する工程と、少なくとも分子中
    にフッ素を含むプラズマでフォトレジストを処理するか
    、または酸性溶液にてフォトレジストを処理する工程を
    含むレジストパターンの形成方法。
JP18078989A 1989-07-12 1989-07-12 レジストパターンの形成方法 Pending JPH0344646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18078989A JPH0344646A (ja) 1989-07-12 1989-07-12 レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18078989A JPH0344646A (ja) 1989-07-12 1989-07-12 レジストパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH0344646A true JPH0344646A (ja) 1991-02-26

Family

ID=16089355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18078989A Pending JPH0344646A (ja) 1989-07-12 1989-07-12 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH0344646A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312159B2 (en) 2000-08-31 2007-12-25 Micron Technology, Inc. Compositions for dissolution of low-k dielectric films, and methods of use
US11181220B2 (en) 2017-11-24 2021-11-23 Eagle Industry Co., Ltd. Metal diaphragm damper and manufacturing method for the same
US11371899B2 (en) 2018-05-17 2022-06-28 Rosemount Inc. Measuring element with an extended permeation resistant layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312159B2 (en) 2000-08-31 2007-12-25 Micron Technology, Inc. Compositions for dissolution of low-k dielectric films, and methods of use
US7399424B2 (en) 2000-08-31 2008-07-15 Micron Technology, Inc. Compositions for dissolution of low-k dielectric films, and methods of use
US7432214B2 (en) 2000-08-31 2008-10-07 Micron Technology, Inc. Compositions for dissolution of low-k dielectric film, and methods of use
US7521373B2 (en) 2000-08-31 2009-04-21 Micron Technology, Inc. Compositions for dissolution of low-k dielectric films, and methods of use
US8142673B2 (en) * 2000-08-31 2012-03-27 Micron Technology, Inc. Compositions for dissolution of low-k dielectric films, and methods of use
US8632692B2 (en) 2000-08-31 2014-01-21 Micron Technology, Inc. Compositions for use in semiconductor devices
US8951433B2 (en) 2000-08-31 2015-02-10 Micron Technology, Inc. Compositions for use in semiconductor devices
US11181220B2 (en) 2017-11-24 2021-11-23 Eagle Industry Co., Ltd. Metal diaphragm damper and manufacturing method for the same
US11371899B2 (en) 2018-05-17 2022-06-28 Rosemount Inc. Measuring element with an extended permeation resistant layer

Similar Documents

Publication Publication Date Title
WO2001084599A2 (en) Uv-enhanced silylation process to increase etch resistance of ultra thin resists
US20050260527A1 (en) Methods of patterning photoresist
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
JPH0344646A (ja) レジストパターンの形成方法
US5262282A (en) Pattern forming method
JP2504832B2 (ja) レジストパタ―ンの形成方法
JPH04176123A (ja) 半導体装置の製造方法
JPH08236506A (ja) 半導体装置の製造方法
JP3462485B2 (ja) 微細レジストパターンの形成方法
KR100447974B1 (ko) 감광막 패턴 형성방법
JP2550982B2 (ja) レジストマスクの形成方法
KR970004428B1 (ko) 반도체소자의 제조방법
KR101051165B1 (ko) 반도체 소자의 리소그라피 방법
KR100557980B1 (ko) 포토 레지스트 레슨방법
JPH05182904A (ja) パターン形成方法
JPH01297648A (ja) 半導体装置の製造方法
JPH05160105A (ja) ウエットエッチング方法
JPH0697061A (ja) 塗膜形成方法およびそのための装置
JPH0143453B2 (ja)
JPH03188447A (ja) レジストパターンの形成方法
JPS6386434A (ja) レジストパタ−ン形成方法
KR0183045B1 (ko) 감광막 패턴 형성방법
JPH0349102B2 (ja)
JPH0513325A (ja) パターン形成方法
JPS61288426A (ja) アルミニウム膜のテ−パエツチング方法