JPH0143453B2 - - Google Patents

Info

Publication number
JPH0143453B2
JPH0143453B2 JP56070078A JP7007881A JPH0143453B2 JP H0143453 B2 JPH0143453 B2 JP H0143453B2 JP 56070078 A JP56070078 A JP 56070078A JP 7007881 A JP7007881 A JP 7007881A JP H0143453 B2 JPH0143453 B2 JP H0143453B2
Authority
JP
Japan
Prior art keywords
thin film
organic material
etching
pattern
material thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56070078A
Other languages
English (en)
Other versions
JPS57186335A (en
Inventor
Hideo Ikutsu
Yoshiharu Ozaki
Kazuo Hirata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7007881A priority Critical patent/JPS57186335A/ja
Publication of JPS57186335A publication Critical patent/JPS57186335A/ja
Publication of JPH0143453B2 publication Critical patent/JPH0143453B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Description

【発明の詳細な説明】
本発明はドライエツチングにより有機材料薄膜
のパタン形成を行なう方法に関するもので、特に
二層や三層などの多層薄膜法による微細パタン形
成方法に関する。 従来の有機材料から成るエツチングマスクパタ
ンは放射線により構造が変化する有機材料を基板
上に塗布し、露光と現像により形成していた。こ
の際、有機材料薄膜の厚さが薄い程解像度は向上
し、より微細なパタンを形成しやすくなるが、基
板上に段差があるため、膜厚を薄くするには限界
があつた。そこで、先ず有機材料薄膜を厚く塗布
して段差を実効的に平坦化し、その上に露光すべ
き他の有機材料薄膜を薄く塗布する二層薄膜法
や、さらに、その間に無機材料薄膜を設けた三層
薄膜法が提案されている。この場合、第1図aの
ようにパタンニングした上層の無機材料薄膜もし
くは有機材料薄膜、もしくは無機材料薄膜と有機
材料薄膜の多層薄膜をエツチングマスク3に用い
て半導体基板1上の有機材料薄膜2をエツチング
するが、それにはドライエツチングにより加工す
る方法が適している。しかし、従来の酸素のみを
反応ガスとしたドライエツチングでは第1図bの
ようにサイドエツチング4が生じるため、本来の
目的である高精度パタンを形成できないという欠
点があつた。 本発明は、前記の欠点、すなわち酸素のみを反
応ガスに用いた場合に生ずるサイドエツチングを
なくすことのできるパタン形成方法を提供するこ
とを目的とし、少なくとも酸素と炭化水素を含ん
だ混合ガスにより有機材料薄膜をエツチングして
高精度パタンを形成することを特徴としている。 以下、実施例により本発明を詳細に説明する。 実施例 1 第1図を用いて説明する。先ず第1図aに示す
様に半導体基板1上に有機材料薄膜2を塗布す
る。本実施例では、半導体基板1には表面が平坦
なシリコンウエハを、有機材料薄膜2にはフオト
レジストのAZ−1370を用いた。AZ−1370は
1.2μm膜厚であり、200℃で1時間ベーキングを
した。 次いで、上記有機材料薄膜2上にSiO2をイオ
ンビームスパツタデポジシヨンをした。 次いでSiO2上に通常のフオトレジストを塗布
し、公知の紫外線密着露光法により5μm幅のホト
レジストパタンを形成した。この後、ホトレジス
ト膜パタンをエツチングマスクにSiO2をドライ
エツチングした。ドライエツチングは平行平板型
プラズマエツチング装置を用い、13.56MHz、
300W、CF433c.c./min、H217c.c./min、
0.01Torrの条件下で行なつた。このSiO2パタン
は第1図におけるエツチングマスク3として作用
する。 次いで、この試料を平行平板型プラズマエツチ
ング装置内にセツトし、反応室内圧力を1×
10-4Torr以下にした後、酸素にエチレンを25%
混合したガスを導入して1.5×10-2Torrに調整し
た。周波数13.56MHzで高周波電力を印加し、出
力100Wで低温ガスプラズマを発生させ、有機材
料薄膜2をドライエツチングした。エツチング後
試料を取り出し、走査型電子顕微鏡によりパタン
断面を観察したところ、第1図cのような垂直側
面をもつパタンが得られた。 実施例 2 第2図を用いて説明する。先ず、第2図aのよ
うに1μmの基板段差5を有し、シリコンからなる
半導体基板6上に2μm厚の有機材料薄膜7を形成
した。有機材料薄膜7は実施例1と同様AZ−
1370を用いた。200℃で1時間ベーキングをした
後、実施例1と同一方法で有機材料薄膜上に
SiO2を形成した。次いでネガ型電子線レジスト
のCMSをSiO2上に塗布し、電子線を照射し、現
像して0.8μm幅のCMSパタンを作成した。この
後、このCMSパタンをエツチングマスクに実施
例1と同じ条件でSiO2をパタンニングし、第2
図aにおけるエツチングマスク8とした。 次いで第2図aのように作成した試料を平行平
板型プラズマエツチング装置内にセツトし、反応
室内圧力を1×10-4Torr以下にした後、酸素に
エチレンを35%混合したガスを導入して1.5×
10-2Torrに調整した。出力100Wで高周波電力を
印加し、プラズマを発生させ、有機材料薄膜7を
ドライエツチングした。段差上のパタン9は段差
下のパタン10よりも有機材料薄膜7の膜厚が薄
くなるため、必然的にオーバーエツチングがなさ
れる。従来の酸素プラズマのみではオーバーエツ
チングによりサイドエツチング量の増加が生じて
いたが、本発明によればオーバーエツチングによ
るサイドエツチングは見られず、段差下のパタン
10と同様に段差上のパタン9も第2図bのよう
に高精度に形成することができた。 表1は本実施例と従来例による方法で有機材料
薄膜をエツチングした時のサイドエツチング量を
比較したものである。
【表】 本発明の上記のような優れた特性をもたらす原
因は次のように推察することができる。 サイドエツチングは酸素ラジカルなど横方向へ
反応する活性種が原因と考えられるが、本発明で
は、炭化水素を混合することにより(a)この活性種
が炭素、水素と反応して減少する、(b)炭化水素が
有機材料薄膜の側面部分で選択的にプラズマ重合
膜を形成し、これがサイドエツチングを防止す
る、という2つの効果があいまつた特異な現象が
原因であると思われる。 なお、本実施例では炭化水素としてエチレンを
用いたが、他の炭化水素ガスを用いても同様な効
果をあげることができ、又、酸素と炭化水素の混
合ガスに窒素やアルゴンなどを導入しても良い。 炭化水素の混合量については、混合量が少なす
ぎると本発明の効果が小さくなり、多すぎるとエ
ツチング速度が遅くなるため、混合比としては20
〜50%程度が適切であると思われる。 又、有機材料薄膜には、本実施例ではホトレジ
ストのAZ−1370を用いたが、本発明は一般の有
機高分子に適用できるものであり、エツチングマ
スクも実施例ではSiO2を用いたが、Si、Si3N4
Al又は他の有機高分子を適用しても同様の効果
を上げることができる。エツチングマスクパタン
は実施例ではホトレジストや電子線レジスト
CMSをマスクにドライエツチングして形成した
が、本実施例に限定されるものではない。 以上の説明では炭化水素としてエチレンを用い
る場合につき説明したが、エチレンに限らず炭素
数が8までの炭化水素であれば百数十度C程度で
充分なガス圧が得られて反応室に送り込むことが
可能であればよいので、使用可能である。 以上のように、本発明によれば、有機材料薄膜
のドライエツチング時に生じるサイドエツチング
の問題を、少なくとも酸素と炭化水素を含む反応
ガスを用いてエツチングすることにより解決する
ことができ、有機材料薄膜の高精度なドライエツ
チングが可能となる。従つて、この発明を多層薄
膜法に適用すれば基板段差の有無に関係なく1μm
以下の微細パタンを高精度に形成できるので有用
である。
【図面の簡単な説明】
第1図aは、有機材料薄膜をエツチングする前
の状態を示す断面図、第1図b,cはそれぞれ酸
素のみを反応ガスとしてエツチングした後と酸素
に炭化水素を混合した反応ガスを用いてエツチン
グした後のパタン断面図、第2図aは段差部に形
成した有機材料薄膜をエツチングする前の状態を
示す断面図、第2図bは酸素に炭化水素を混合し
たガスを用いてエツチングした後のパタン断面図
である。 1……半導体基板、2……有機材料薄膜、3…
…エツチングマスク、4……サイドエツチング、
5……基板段差、6……半導体基板、7……有機
材料薄膜、8……エツチングマスク、9……段差
上のパタン、10……段差下のパタン。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に有機材料薄膜を形成する工程と、該
    有機材料薄膜上に無機材料薄膜もしくは有機材料
    薄膜又は無機材料薄膜と有機材料薄膜の多層薄膜
    からなる薄膜パタンを形成する工程と、放電によ
    り発生させた低温ガスプラズマを用いて該薄膜パ
    タンをマスクとして該有機材料薄膜をエツチング
    する工程を含むパタン形成方法において、低温ガ
    スプラズマを発生させるためのガスとして少なく
    とも酸素および炭素数が8までの炭化水素を含む
    ことを特徴とするパタン形成方法。
JP7007881A 1981-05-12 1981-05-12 Forming method for pattern Granted JPS57186335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7007881A JPS57186335A (en) 1981-05-12 1981-05-12 Forming method for pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7007881A JPS57186335A (en) 1981-05-12 1981-05-12 Forming method for pattern

Publications (2)

Publication Number Publication Date
JPS57186335A JPS57186335A (en) 1982-11-16
JPH0143453B2 true JPH0143453B2 (ja) 1989-09-20

Family

ID=13421141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7007881A Granted JPS57186335A (en) 1981-05-12 1981-05-12 Forming method for pattern

Country Status (1)

Country Link
JP (1) JPS57186335A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720763B2 (ja) * 1993-09-17 1998-03-04 日本電気株式会社 半導体装置の製造方法
US6696366B1 (en) * 1998-08-17 2004-02-24 Lam Research Corporation Technique for etching a low capacitance dielectric layer
KR100800165B1 (ko) 2006-12-28 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho
JPS5497373A (en) * 1978-01-19 1979-08-01 Mitsubishi Electric Corp Removal method of resist
JPS5623752A (en) * 1979-08-01 1981-03-06 Matsushita Electronics Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho
JPS5497373A (en) * 1978-01-19 1979-08-01 Mitsubishi Electric Corp Removal method of resist
JPS5623752A (en) * 1979-08-01 1981-03-06 Matsushita Electronics Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS57186335A (en) 1982-11-16

Similar Documents

Publication Publication Date Title
US4354896A (en) Formation of submicron substrate element
US5308742A (en) Method of etching anti-reflection coating
US4094732A (en) Silicon etching process
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US6589715B2 (en) Process for depositing and developing a plasma polymerized organosilicon photoresist film
JPH0456130A (ja) 半導体装置の製造方法
US4470871A (en) Preparation of organic layers for oxygen etching
JPH0143453B2 (ja)
KR19980021248A (ko) 반도체소자 미세패턴 형성방법
JP2002110654A (ja) 半導体装置の製造方法
JPH03174724A (ja) パターン形成方法
JPH0314172B2 (ja)
JP2531608B2 (ja) 半導体装置の製造方法
JPH0363209B2 (ja)
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
US4892635A (en) Pattern transfer process utilizing multilevel resist structure for fabricating integrated-circuit devices
JPH08191068A (ja) 半導体装置の製造方法
JPH0738388B2 (ja) パタ−ン形成法
JPS58132933A (ja) 選択ドライエツチング方法
JPH0234453B2 (ja)
JPS6354726A (ja) レジスト膜のエツチング方法
JPS58225639A (ja) 有機物エツチング方法
JPH0220021A (ja) 半導体装置の制造方法
JPH01304457A (ja) パターン形成方法
EP0251566B1 (en) Process for fabricating integrated-circuit devices utilizing multilevel resist structure