JPH0456130A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置の製造方法に関し、特に、金属膜を
使用して電極又は配線をパターン形成する際の成膜時に
金属膜の表面に凹凸部が形成されやすい場合に好適の半
導体装置の製造方法に関する。

［従来の技術］ 従来、半導体装置の電極又は配線を形成する場合、先ず
、化学的気相成長法（ＣＶＤ法）又はスパッタリング法
により半導体基板上にタングステン等の金属材料を被着
して金属膜を成膜する。ＣＶＤ法はスパッタリング法に
比してステップカバレージが優れているため、下地段差
が大きい場合又は下地に開孔したピアホールを埋め込む
場合に有効である。次いで、前記金属膜上にフォトレジ
スト膜を被着した後、フォトリングラフィ工程において
前記フォトレジスト膜を選択的に露光することによりパ
ターン形成する。その後、このフォトレジスト膜をマス
クとして前記金属膜を選択的に除去することにより電極
又は配線をパターン形成する。

［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置の製造方法に
おいては、ＣＶＤ法により成膜する金属膜は結晶粒界が
大きいため、表面の凹凸が激しい。

例えば、ＣＶＤ法により形成したタングステン膜の場合
、その表面に高さ及び大きさが約２０００人の凹凸部が
存在する。このため、このように表面に凹凸部を有する
金属膜上にフォトレジスト膜を被着し、このフォトレジ
スト膜を選択的に露光すると、前記凹凸部による反射散
乱光の影響が大きいので、フォトレジスト膜を所望の形
状にパターン形成することが困難である。従って、所望
の形状の電極又は配線を得ることができないという問題
点がある。

本発明はかかる問題点に鑑みてなされたものであって、
電極又は配線を高精度でパターン形成することができる
半導体装置の製造方法を提供することを目的とする。

口課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、半導体基板上に
電極用又は配線用の金属材料を被着して金属膜を成膜す
る工程と、等方性の乾式蝕刻法により前記金属膜の表面
を蝕刻処理する工程と、前記１ｉＥ膜上にフォトレジス
ト膜をパターン形成する工程と、前記フォトレジスト膜
をマスクとして前記金属膜を選択的に除去する工程とを
有することを特徴とする。

［作用コ 本発明においては、先ず、半導体基板上に電極用又は配
線用の金属材料を被着して金属膜を形成する。このとき
、特に、ステップカバレージが優れた化学的気相成長法
（ＣＶＤ法）により前記金属膜を成膜すると、前記金属
膜の結晶粒界が大きくなるため、前記金属膜の表面には
比較的大きな凹凸部が形成されやすい。そこで、この成
膜後に、等方性の乾式蝕刻法により前記金属膜の表面を
蝕刻処理することにより、前記金属膜の表面を平滑化す
る。このため、金属膜上にフォトレジスト膜を被着した
後に、このフォトレジスト膜を選択的に露光すると、前
記金属膜の表面が平滑化されているため、露光時の反射
散乱光を低減することができ、前記フォトレジスト膜を
正確にパターン形成することができる。従って、このよ
うに精度が高いフォトレジスト膜をマスクとして前記金
属膜を選択的に除去するため、前記金属膜からなる電極
又は配線を高精度でパターン形成することができる。

なお、金属膜の表面に形成される結晶粒界の平均寸法を
ｄとした場合、金属膜の表面の蝕刻処理の深さがｄ／２
未満であると、金属膜表面の平滑化が不十分となり、露
光時における反射散乱光を十分に低減させることができ
ない。一方、結晶粒界の平均寸法ｄを超えて更に深くま
で蝕刻処理を行なっても、表面平滑化による散乱光の低
減効果がそれ以上向上せず、無駄である。このため、金
属膜の表面の蝕刻処理の深さは、前記金属膜の表面に形
成される結晶粒界の平均寸法をｄとすると、ｄ／２乃至
ｄにすることが好ましい。

また、ＣＶＤ法によりタングステン膜を成膜すると、そ
の表面に凹凸部が比較的大きく形成される。このため、
本発明は電極用又は配線用の金属材料としてタングステ
ンを使用し、ＣＶＤ２．！＝によりタングステン膜を成
膜する場合に極めて有効である。

Ｃ実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。な
お、本実施例は電極用の金属材料としてタングステンを
使用し、ＣＶＤ法により成膜したタングステン膜を使用
して電極をパターン形成したものである。

先ず、第１図（ａ）に示すように、原料として六フッ化
タングステン（ＷＦ、）を使用した熱ＣＶＤ法により、
シリコン基板２上に厚さが例えば約８０００　Ａのタン
グステン膜１を成長させる。このときの成長条件は、基
板温度を例えば約４００℃とし、六フッ化タングステン
の流量を例えば約５０ｃｃ７分とする。また、還元剤と
して、水素（Ｈ２）を１１／分の流量で添加する。この
場合、ＣＶＤ法により成膜したタングステン膜１の表面
には、高さが約２０００人の凹凸部が形成される。

次に、第１図（ｂ）に示すように、等方性の乾式蝕刻法
によりタングステン膜１の表面をｔｏｏｏ乃至２０００
人の深さでエツチングすることにより、上述の凹凸部を
除去してタングステン膜１の表面を平滑化する。この場
合、タングステン膜１のエツチングには、平行平板電極
を有するＲＩＥ（反応性イオンエツチング）装置を使用
することができる。そして、反応ガスとして六フッ化硫
黄（ＳＦ６）を２５ｃｃ／分の速度で前記ＲＩＥ装置に
導入し、この反応ガスの圧力を１５Ｐａに調整する。

また、前記平行平板電極に約３００Ｗの高周波電力（１
３，５６ＭＨｚ）を供給することにより、前記反応ガス
を励起させてプラズマを発生させる。このガスプラズマ
によりタングステン膜１の表面を等方的にエツチングす
る。なお、このときのエツチング速度は約２０００λ／
分となる。

次に、第１図（Ｃ）に示すように、このように平坦化さ
れたタングステン膜１上にフォトレジスト膜３を塗布し
た後に、フォトリングラフィ工程においてフォトレジス
ト膜３を選択的に露光し、これを現像する。これにより
、フォトレジスト膜３を所望の形状にパターン形成する
。

次に、第１図（ｄ）に示すように、フォトレジスト膜３
をマスクとして反応性イオンエツチング（ＲＩ　Ｅ）に
よりタングステン膜１を選択的に除去する。これにより
、タングステン膜１を所望の形状にパターン形成する。

この場合、タングステン膜１のエツチングには、平行平
板電極を有するＲＩＥ装置を使用すればよい。そして、
反応ガスとして六フッ化硫黄（ＳＦｅ　）及びフロン２
３（ＣＨＦ３）を夫々２０ｃｃ／分及び２５ｃｃ／分の
速度でＲＩＥ装置に導入し、これらの反応ガスの圧力を
１５Ｐａに調整する。また、゛前記平行平板電極に約３
００Ｗの高周波電力（１３，５［ｉＭＨ２）を供給する
ことにより、前記反応ガスを励起させてプラズマを発生
させる。

このガスプラズマによりタングステン膜１をエツチング
する。なお、このときのエツチング速度は約２０００λ
／分となる。

次いで、第１図（ｅ）に示すように、フォトレジスト膜
３を剥離する。このようにして、タングステンからなる
電極が得られる。

本実施例においては、スパッタリング法に比してステッ
プカバレージが優れたＣＶＤ法によりタングステン膜１
を成膜する。このため、タングステンａｔの表面に高さ
が約２０００人の凹凸部が形成されてしまう。しかしな
がら、次工程においてタングステン膜１の表面を１００
０乃至２０００人の深さで等方的にエツチングする。こ
れにより、タングステン膜１の表面が平滑化される。従
って、タングステン膜１上にフォトレジスト膜３を形成
し、これを露光する場合、タングステン膜１の表面が平
滑化されているため、露光時の反射散乱光を低減するこ
とができる。このため、フォトレジスト膜３を正確にパ
ターン形成することができ、延いては、このフォトレジ
スト膜３をマスクとして所望の電極を高精度でパターン
形成することができる。

第２図（ａ）乃至（ｅ）は本発明の第２の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。な
お、本実施例は配線用の金属材料としてタングステンを
使用し、ＣＶＤ法により成膜したタングステン膜を使用
して配線をパターン形成したものである。

先ず、第２図（ａ）に示すように、シリコン基板１３上
に厚さが例えば約１μｍの層間絶縁膜１２を成膜した後
に、フォトリングラフィ及びエツチングにより眉間絶縁
膜１２を選択的に除去してピアホールを開孔する。次に
、原料として六フッ化タングステン（ＷＦｅ）を使用し
た熱ＣＶＤ法により、前記ピアホール内にタングステン
を埋め込むと共に、全面に層間絶縁膜１２上での厚さが
例えば約８０００人のタングステン膜１１を成長させる
。このときの成長条件は、基板温度を例えば約４００℃
とし、六フッ化タングステンの流量を例えば約５０ｃｃ
／分とする。また、還元剤として、水素（Ｈ２）を１！
／分の流量で添加する。この場合、ＣＶＤ法により成膜
したタングステン膜１１の表面には、高さが約２０００
人の凹凸部が形成される。

次に、第２図（ｂ）に示すように、等方性の乾式蝕刻法
によりタングステン膜１１の表面を１０００乃至２００
０人の深さでエツチングすることにより、上述の凹凸部
を除去してタングステン膜１１の表面を平滑化する。こ
の場合、タングステン膜１１のエツチングには、平行平
板電極を有するＲＩＥ装置を使用することができる。そ
して、反応ガスとして四フッ化炭素（ＣＦ４）及び酸素
（０゜）を夫々２５ｃｃ／分及び１０ｃｃ１分の速度で
前記ＲＩＥ装置に導入し、これらの反応ガスの圧力を２
０Ｐａに調整する。また、前記平行平板電極に約４００
Ｗの高周波電力（１３，５６ＭＨｚ）を供給することに
より、前記反応ガスを励起させてプラズマを発生させる
。

このガスプラズマによりタングステン膜１１の表面を等
方的にエツチングする。なお、このときのエツチング速
度は約１５００λ／分となる。

次に、第２図（Ｃ）に示すように、このように平坦化さ
れたタングステン膜１１上にフォトレジスト膜１４を塗
布した後に、フォトリソグラフィ工程においてフォトレ
ジスト膜１４を選択的に露光し、これを現像する。これ
により、２つの前記ピアホールに跨がるようにしてフォ
トレジスト膜１４を所望の形状にパターン形成する。

次に、第２図（ｄ）に示すように、フォトレジスト膜１
４をマスクとして反応性イオンエツチング（ＲＩＥ）に
よりタングステン膜１１を選択的に除去する。これによ
り、２つの前記ピアホールに跨がるようにしてタングス
テン膜１１を所望の形状にパターン形成する。この場合
、タングステン膜１１のエツチングには、平行平板電極
を有するＲＩＥ装置を使用することができる。そして、
反応ガスとして六フッ化硫黄（ＳＦ、）及びフロン２３
（ＣＨＦ３）を夫々２０ｃｃ／分及び２５ｃｃ／分の速
度でＲＩＥ装置に導入し、これらの反応ガスの圧力を１
５Ｐａに調整する。また、前記平行平板電極に約３００
Ｗの高周波電力（１３，５６ＭＨｚ）を供給することに
より、前記反応ガスを励起させてプラズマを発生させる
。このガスプラズマによりタングステン膜１１をエツチ
ングする。なお、このときのエツチング速度は約２００
０λ／分となる。

次いで、第２図（ｅ）に示すように、フォトレジスト膜
１４を剥離する。このようにして、２つのピアホールに
跨がってこの各ピアホール内のシリコン基板１３の表面
を相互に接続するタングステン配線が得られる。

本実施例においても、第１の実施例と同様にして、所望
の配線を高精度でパターン形成することができる。

［発明の効果コ 以上説明したように本発明によれば、金属膜を成膜した
後に等方性の乾式蝕刻法により前記金属膜の表面を蝕刻
処理するから、前記金属膜上に被着されたフォトレジス
ト膜を露光する際の反射散乱光を低減することができる
。従って、前記フォトレジスト膜を正確にパターン形成
することができるので、前記金属膜からなる電極又は配
線を高精度でパターン形成することができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図、第２図（
ａ）乃至（ｅ）は本発明の第２の実施例に係る半導体装
置の製造方法を工程順に示す断面図である。 １．１１；タングステン膜、２，１３；シリコン基板、
３，１４；フォトレジスト膜、１２；層間絶縁膜

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に電極用又は配線用の金属材料を被
   着して金属膜を成膜する工程と、等方性の乾式蝕刻法に
   より前記金属膜の表面を蝕刻処理する工程と、前記金属
   膜上にフォトレジスト膜をパターン形成する工程と、前
   記フォトレジスト膜をマスクとして前記金属膜を選択的
   に除去する工程とを有することを特徴とする半導体装置
   の製造方法。
2. （２）前記蝕刻処理の深さは前記金属膜の表面に形成さ
   れる結晶粒界の平均寸法をｄとするとｄ／２乃至ｄであ
   ることを特徴とする請求項１に記載の半導体装置の製造
   方法。
3. （３）前記金属膜はタングステンを化学的気相成長させ
   ることにより形成することを特徴とする請求項１又は２
   に記載の半導体装置の製造方法。