JP3019367B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3019367B2 JP3019367B2 JP2163373A JP16337390A JP3019367B2 JP 3019367 B2 JP3019367 B2 JP 3019367B2 JP 2163373 A JP2163373 A JP 2163373A JP 16337390 A JP16337390 A JP 16337390A JP 3019367 B2 JP3019367 B2 JP 3019367B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- tungsten
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特に、金属膜
を使用して電極又は配線をパターン形成する際の成膜時
に金属膜の表面に凹凸部が形成されやすい場合に好適の
半導体装置の製造方法に関する。
を使用して電極又は配線をパターン形成する際の成膜時
に金属膜の表面に凹凸部が形成されやすい場合に好適の
半導体装置の製造方法に関する。
［従来の技術］ 従来、半導体装置の電極又は配線を形成する場合、先
ず、化学的気相成長法（CVD法）又はスパッタリング法
により半導体基板上にタングステン等の金属材料を被着
して金属膜を成膜する。CVD法はスパッタリング法に比
してステップカバレージが優れているため、下地段差が
大きい場合又は下地に開孔したビアホールを埋め込む場
合に有効である。次いで、前記金属膜上にフォトレジス
ト膜を被着した後、フォトリソグラフィ工程において前
記フォトレジスト膜を選択的に露光することによりパタ
ーン形成する。その後、このフォトレジスト膜をマスク
として前記金属膜を選択的に除去することにより電極又
は配線をパターン形成する。
ず、化学的気相成長法（CVD法）又はスパッタリング法
により半導体基板上にタングステン等の金属材料を被着
して金属膜を成膜する。CVD法はスパッタリング法に比
してステップカバレージが優れているため、下地段差が
大きい場合又は下地に開孔したビアホールを埋め込む場
合に有効である。次いで、前記金属膜上にフォトレジス
ト膜を被着した後、フォトリソグラフィ工程において前
記フォトレジスト膜を選択的に露光することによりパタ
ーン形成する。その後、このフォトレジスト膜をマスク
として前記金属膜を選択的に除去することにより電極又
は配線をパターン形成する。
［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置の製造方法
においては、CVD法により成膜する金属膜は結晶粒界が
大きいため、表面の凹凸が激しい。例えば、CVD法によ
り形成したタングステン膜の場合、その表面に高さ及び
大きさが約2000Åの凹凸部が存在する。このため、この
ように表面に凹凸部を有する金属膜上にフォトレジスト
膜を被着し、このフォトレジスト膜を選択的に露光する
と、前記凹凸部による反射散乱光の影響が大きいので、
フォトレジスト膜を所望の形状にパターン形成すること
が困難である。従って、所望の形状の電極又は配線を得
ることができないという問題点がある。
においては、CVD法により成膜する金属膜は結晶粒界が
大きいため、表面の凹凸が激しい。例えば、CVD法によ
り形成したタングステン膜の場合、その表面に高さ及び
大きさが約2000Åの凹凸部が存在する。このため、この
ように表面に凹凸部を有する金属膜上にフォトレジスト
膜を被着し、このフォトレジスト膜を選択的に露光する
と、前記凹凸部による反射散乱光の影響が大きいので、
フォトレジスト膜を所望の形状にパターン形成すること
が困難である。従って、所望の形状の電極又は配線を得
ることができないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであっ
て、電極又は配線を高精度でパターン形成することがで
きる半導体装置の製造方法を提供することを目的とす
る。
て、電極又は配線を高精度でパターン形成することがで
きる半導体装置の製造方法を提供することを目的とす
る。
［課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、半導体基板上
に電極用又は配線用の金属材料を被着して金属膜を成膜
する工程と、等方性の乾式蝕刻法により前記金属膜を蝕
刻処理してその表面を平滑化する工程と、その後、前記
金属膜上にフォトレジスト膜をパターン形成する工程
と、前記フォトレジスト膜をマスクとして前記金属膜を
選択的に除去する工程とを有することを特徴とする。
に電極用又は配線用の金属材料を被着して金属膜を成膜
する工程と、等方性の乾式蝕刻法により前記金属膜を蝕
刻処理してその表面を平滑化する工程と、その後、前記
金属膜上にフォトレジスト膜をパターン形成する工程
と、前記フォトレジスト膜をマスクとして前記金属膜を
選択的に除去する工程とを有することを特徴とする。
［作用］ 本発明においては、先ず、半導体基板上に電極用又は
配線用の金属材料を被着して金属膜を形成する。このと
き、特に、ステップカバレージが優れた化学的気相成長
法（CVD法）により前記金属膜を成膜すると、前記金属
膜の結晶粒界が大きくなるため、前記金属膜の表面には
比較的大きな凹凸部が形成されやすい。そこで、この成
膜後に、等方性の乾式蝕刻法により前記金属膜の表面を
蝕刻処理することにより、前記金属膜の表面を平滑化す
る。このため、金属膜上にフォトレジスト膜を被着した
後に、このフォトレジスト膜を選択的に露光すると、前
記金属膜の表面が平滑化されているため、露光時の反射
散乱光を低減することができ、前記フォトレジスト膜を
正確にパターン形成することができる。従って、このよ
うに精度が高いフォトレジスト膜をマスクとして前記金
属膜を選択的に除去するため、前記金属膜からなる電極
又は配線を高精度でパターン形成することができる。
配線用の金属材料を被着して金属膜を形成する。このと
き、特に、ステップカバレージが優れた化学的気相成長
法（CVD法）により前記金属膜を成膜すると、前記金属
膜の結晶粒界が大きくなるため、前記金属膜の表面には
比較的大きな凹凸部が形成されやすい。そこで、この成
膜後に、等方性の乾式蝕刻法により前記金属膜の表面を
蝕刻処理することにより、前記金属膜の表面を平滑化す
る。このため、金属膜上にフォトレジスト膜を被着した
後に、このフォトレジスト膜を選択的に露光すると、前
記金属膜の表面が平滑化されているため、露光時の反射
散乱光を低減することができ、前記フォトレジスト膜を
正確にパターン形成することができる。従って、このよ
うに精度が高いフォトレジスト膜をマスクとして前記金
属膜を選択的に除去するため、前記金属膜からなる電極
又は配線を高精度でパターン形成することができる。
なお、金属膜の表面に形成される結晶粒界の平均寸法
をｄとした場合、金属膜の表面の蝕刻処理の深さがd/2
未満であると、金属膜表面の平滑化が不十分となり、露
光時における反射散乱光を十分に低減させることができ
ない。一方、結晶粒界の平均寸法ｄを超えて更に深くま
で蝕刻処理を行なっても、表面平滑化による散乱光の低
減効果がそれ以上向上せず、無駄である。このため、金
属膜の表面の蝕刻処理の深さは、前記金属膜の表面に形
成される結晶粒界の平均寸法をｄとすると、d/2乃至ｄ
にすることが好ましい。
をｄとした場合、金属膜の表面の蝕刻処理の深さがd/2
未満であると、金属膜表面の平滑化が不十分となり、露
光時における反射散乱光を十分に低減させることができ
ない。一方、結晶粒界の平均寸法ｄを超えて更に深くま
で蝕刻処理を行なっても、表面平滑化による散乱光の低
減効果がそれ以上向上せず、無駄である。このため、金
属膜の表面の蝕刻処理の深さは、前記金属膜の表面に形
成される結晶粒界の平均寸法をｄとすると、d/2乃至ｄ
にすることが好ましい。
また、CVD法によりタングステン膜を成膜すると、そ
の表面に凹凸部が比較的大きく形成される。このため、
本発明は電極用又は配線用の金属材料としてタングステ
ンを使用し、CVD法によりタングステン膜を成膜する場
合に極めて有効である。
の表面に凹凸部が比較的大きく形成される。このため、
本発明は電極用又は配線用の金属材料としてタングステ
ンを使用し、CVD法によりタングステン膜を成膜する場
合に極めて有効である。
［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。
説明する。
第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
なお、本実施例は電極用の金属材料としてタングステン
を使用し、CVD法により成膜したタングステン膜を使用
して電極をパターン形成したものである。
る半導体装置の製造方法を工程順に示す断面図である。
なお、本実施例は電極用の金属材料としてタングステン
を使用し、CVD法により成膜したタングステン膜を使用
して電極をパターン形成したものである。
先ず、第１図（ａ）に示すように、原料として六フッ
化タングステン（WF6）を使用した熱CVD法により、シリ
コン基板２上に厚さが例えば約8000Åのタングステン膜
１を成長させる。このときの成長条件は、基板温度を例
えば400℃とし、六フツ化タングステンの流量を例えば
約50cc/分とする。また、還元剤として、水（H2）を１
／分の流量で添加する。この場合、CVD法により成膜
したタングステン膜１の表面には、高さが約2000Åの凹
凸部が形成される。
化タングステン（WF6）を使用した熱CVD法により、シリ
コン基板２上に厚さが例えば約8000Åのタングステン膜
１を成長させる。このときの成長条件は、基板温度を例
えば400℃とし、六フツ化タングステンの流量を例えば
約50cc/分とする。また、還元剤として、水（H2）を１
／分の流量で添加する。この場合、CVD法により成膜
したタングステン膜１の表面には、高さが約2000Åの凹
凸部が形成される。
次に、第１図（ｂ）に示すように、等方性の乾式蝕刻
法によりタングステン膜１の表面を1000乃至2000Åの深
さでエッチングすることにより、上述の凹凸部を除去し
てタングステン膜１の表面を平滑化する。この場合、タ
ングステン膜１のエッチングには、平行平板電極を有す
るRIE（反応性イオンエッチング）装置を使用すること
ができる。そして、反応ガスとして六フッ化硫黄（S
F6）を25cc/分の速度で前記RIE装置に導入し、この反応
ガスの圧力を15Paに調整する。また、前記平行平板電極
に約300Wの高周波電力（13.56MHz）を供給することによ
り、前記反応ガスを励起させてプラズマを発生させる。
このガスプラズマによりタングステン膜１の表面を等方
的にエッチングする。なお、このときのエッチング速度
は約2000Å／分となる。
法によりタングステン膜１の表面を1000乃至2000Åの深
さでエッチングすることにより、上述の凹凸部を除去し
てタングステン膜１の表面を平滑化する。この場合、タ
ングステン膜１のエッチングには、平行平板電極を有す
るRIE（反応性イオンエッチング）装置を使用すること
ができる。そして、反応ガスとして六フッ化硫黄（S
F6）を25cc/分の速度で前記RIE装置に導入し、この反応
ガスの圧力を15Paに調整する。また、前記平行平板電極
に約300Wの高周波電力（13.56MHz）を供給することによ
り、前記反応ガスを励起させてプラズマを発生させる。
このガスプラズマによりタングステン膜１の表面を等方
的にエッチングする。なお、このときのエッチング速度
は約2000Å／分となる。
次に、第１図（ｃ）に示すように、このように平坦化
されたタングステン膜１上にフォトレジスト膜３を塗布
した後に、フォトリソグラフィ工程においてフォトレジ
スト膜３を選択的に露光し、これを現像する。これによ
り、フォトレジスト膜３を所望の形状にパターン形成す
る。
されたタングステン膜１上にフォトレジスト膜３を塗布
した後に、フォトリソグラフィ工程においてフォトレジ
スト膜３を選択的に露光し、これを現像する。これによ
り、フォトレジスト膜３を所望の形状にパターン形成す
る。
次に、第１図（ｄ）に示すように、フォトレジスト膜
３をマスクとして反応性イオンエッチング（RIE）によ
りタングステン膜１を選択的に除去する。これにより、
タングステン膜１を所望の形状にパターン形成する。こ
の場合、タングステン膜１のエッチングには、平行平板
電極を有するRIE装置を使用すればよい。そして、反応
ガスとして六フッ化硫黄（SF6）及びフロン23（CHF3）
を夫々20cc/分及び25cc/分の速度でRIE装置に導入し、
これらの反応ガスの圧力を15Paに調整する。また、前記
平行平板電極に約300Wの高周波電力（13.56MHz）を供給
することにより、前記反応ガスを励起させてプラズマを
発生させる。このガスプラズマによりタングステン膜１
をエッチングする。なお、このときのエッチング速度は
約2000Å／分となる。
３をマスクとして反応性イオンエッチング（RIE）によ
りタングステン膜１を選択的に除去する。これにより、
タングステン膜１を所望の形状にパターン形成する。こ
の場合、タングステン膜１のエッチングには、平行平板
電極を有するRIE装置を使用すればよい。そして、反応
ガスとして六フッ化硫黄（SF6）及びフロン23（CHF3）
を夫々20cc/分及び25cc/分の速度でRIE装置に導入し、
これらの反応ガスの圧力を15Paに調整する。また、前記
平行平板電極に約300Wの高周波電力（13.56MHz）を供給
することにより、前記反応ガスを励起させてプラズマを
発生させる。このガスプラズマによりタングステン膜１
をエッチングする。なお、このときのエッチング速度は
約2000Å／分となる。
次いで、第１図（ｅ）に示すように、フォトレジスト
膜３を剥離する。このようにして、タングステンからな
る電極が得られる。
膜３を剥離する。このようにして、タングステンからな
る電極が得られる。
本実施例においては、スパッタリング法に比してステ
ップカバレージが優れたCVD法によりタングステン膜１
を成膜する。このため、タングステン膜１の表面に高さ
が約2000Åの凹凸部が形成されてしまう。しかしなが
ら、次工程においてタングステン膜１の表面を1000乃至
2000Åの深さで等方的にエッチングする。これにより、
タングステン膜１の表面が平滑化される。従って、タン
グステン膜１上にフォトレジスト膜３を形成し、これを
露光する場合、タングステン膜１の表面が平滑化されて
いるため、露光時の反射散乱光を低減することができ
る。このため、フォトレジスト膜３を正確にパターン形
成することができ、延いては、このフォトレジスト膜３
をマスクとして所望の電極を高精度でパターン形成する
ことができる。
ップカバレージが優れたCVD法によりタングステン膜１
を成膜する。このため、タングステン膜１の表面に高さ
が約2000Åの凹凸部が形成されてしまう。しかしなが
ら、次工程においてタングステン膜１の表面を1000乃至
2000Åの深さで等方的にエッチングする。これにより、
タングステン膜１の表面が平滑化される。従って、タン
グステン膜１上にフォトレジスト膜３を形成し、これを
露光する場合、タングステン膜１の表面が平滑化されて
いるため、露光時の反射散乱光を低減することができ
る。このため、フォトレジスト膜３を正確にパターン形
成することができ、延いては、このフォトレジスト膜３
をマスクとして所望の電極を高精度でパターン形成する
ことができる。
第２図（ａ）乃至（ｅ）は本発明の第２の実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
なお、本実施例は配線用の金属材料としてタングステン
を使用し、CVD法により成膜したタングステン膜を使用
して配線をパターン形成したものである。
る半導体装置の製造方法を工程順に示す断面図である。
なお、本実施例は配線用の金属材料としてタングステン
を使用し、CVD法により成膜したタングステン膜を使用
して配線をパターン形成したものである。
先ず、第２図（ａ）に示すように、シリコン基板13上
に厚さが例えば約１μｍの層間絶縁膜12を成膜した後
に、フォトリソグラフィ及びエッチングにより層間絶縁
膜12を選択的に除去してビアホールを開孔する。次に、
原料として六フツ化タングステン（WF6）を使用した熱C
VD法により、前記ビアホール内にタングステンを埋め込
むと共に、全面に層間絶縁膜12上での厚さが例えば約80
00Åのタングステン膜11を成長させる。このときの成長
条件は、基板温度を例えば約400℃とし、六フツ化タン
グステンの流量を例えば約50cc/分とする。また、還元
剤として、水素（H2）を１／分の流量で添加する。こ
の場合、CVD法により成膜したタングステン膜11の表面
には、高さが約2000Åの凹凸部が形成される。
に厚さが例えば約１μｍの層間絶縁膜12を成膜した後
に、フォトリソグラフィ及びエッチングにより層間絶縁
膜12を選択的に除去してビアホールを開孔する。次に、
原料として六フツ化タングステン（WF6）を使用した熱C
VD法により、前記ビアホール内にタングステンを埋め込
むと共に、全面に層間絶縁膜12上での厚さが例えば約80
00Åのタングステン膜11を成長させる。このときの成長
条件は、基板温度を例えば約400℃とし、六フツ化タン
グステンの流量を例えば約50cc/分とする。また、還元
剤として、水素（H2）を１／分の流量で添加する。こ
の場合、CVD法により成膜したタングステン膜11の表面
には、高さが約2000Åの凹凸部が形成される。
次に、第２図（ｂ）に示すように、等方性の乾式蝕刻
法によりタングステン膜11の表面を1000乃至2000Åの深
さでエッチングすることにより、上述の凹凸部を除去し
てタングステン膜11の表面を平滑化する。この場合、タ
ングステン膜11のエッチングには、平行平板電極を有す
るRIE装置を使用することができる。そして、反応ガス
として四フッ化炭素（CF4）及び酸素（O2）を夫々25cc/
分及び10cc/分の速度で前記RIE装置に導入し、これらの
反応ガスの圧力を20Paに調整する。また、前記平行平板
電極に約400Wの高周波電力（13.56MHz）を供給すること
により、前記反応ガスを励起させてプラズマを発生させ
る。このガスプラズマによりタングステン膜11の表面を
等方的にエッチングする。なお、このときのエッチング
速度は約1500Å／分となる。
法によりタングステン膜11の表面を1000乃至2000Åの深
さでエッチングすることにより、上述の凹凸部を除去し
てタングステン膜11の表面を平滑化する。この場合、タ
ングステン膜11のエッチングには、平行平板電極を有す
るRIE装置を使用することができる。そして、反応ガス
として四フッ化炭素（CF4）及び酸素（O2）を夫々25cc/
分及び10cc/分の速度で前記RIE装置に導入し、これらの
反応ガスの圧力を20Paに調整する。また、前記平行平板
電極に約400Wの高周波電力（13.56MHz）を供給すること
により、前記反応ガスを励起させてプラズマを発生させ
る。このガスプラズマによりタングステン膜11の表面を
等方的にエッチングする。なお、このときのエッチング
速度は約1500Å／分となる。
次に、第２図（ｃ）に示すように、このように平坦化
されたタングステン膜11上にフォトレジスト膜14を塗布
した後に、フォトリソグラフィ工程においてフォトレジ
スト膜14を選択的に露光し、これを現像する。これによ
り、２つの前記ビアホールに跨がるようにしてフォトレ
ジスト膜14を所望の形状にパターン形成する。
されたタングステン膜11上にフォトレジスト膜14を塗布
した後に、フォトリソグラフィ工程においてフォトレジ
スト膜14を選択的に露光し、これを現像する。これによ
り、２つの前記ビアホールに跨がるようにしてフォトレ
ジスト膜14を所望の形状にパターン形成する。
次に、第２図（ｄ）に示すように、フォトレジスト膜
14をマスクとして反応性イオンエッチング（RIE）によ
りタングステン膜11を選択的に除去する。これにより、
２つの前記ビアホールに跨がるようにしてタングステン
膜11を所望の形状にパターン形成する。この場合、タン
グステン膜11のエッチングには、平行平板電極を有する
RIE装置を使用することができる。そして、反応ガスと
して六フッ化硫黄（SF6）及びフロン23（CHF3）を夫々2
0cc/分及び25cc/分の速度でRIE装置に導入し、これらの
反応ガスの圧力を15Paに調整する。また、前記平行平板
電極に約300Wの高周波電力（13.56MHz）を供給すること
により、前記反応ガスを励起させてプラズマを発生させ
る。このガスプラズマによりタングステン膜11をエッチ
ングする。なお、このときのエッチング速度は約2000Å
／分となる。
14をマスクとして反応性イオンエッチング（RIE）によ
りタングステン膜11を選択的に除去する。これにより、
２つの前記ビアホールに跨がるようにしてタングステン
膜11を所望の形状にパターン形成する。この場合、タン
グステン膜11のエッチングには、平行平板電極を有する
RIE装置を使用することができる。そして、反応ガスと
して六フッ化硫黄（SF6）及びフロン23（CHF3）を夫々2
0cc/分及び25cc/分の速度でRIE装置に導入し、これらの
反応ガスの圧力を15Paに調整する。また、前記平行平板
電極に約300Wの高周波電力（13.56MHz）を供給すること
により、前記反応ガスを励起させてプラズマを発生させ
る。このガスプラズマによりタングステン膜11をエッチ
ングする。なお、このときのエッチング速度は約2000Å
／分となる。
次いで、第２図（ｅ）に示すように、フォトレジスト
膜14を剥離する。このようにして、２つのビアホールに
跨がってこの各ビアホール内のシリコン基板13の表面を
相互に接続するタングステン配線が得られる。
膜14を剥離する。このようにして、２つのビアホールに
跨がってこの各ビアホール内のシリコン基板13の表面を
相互に接続するタングステン配線が得られる。
本実施例においても、第１の実施例と同様にして、所
望の配線を高精度でパターン形成することができる。
望の配線を高精度でパターン形成することができる。
［発明の効果］ 以上説明したように本発明によれば、金属膜を成膜し
た後に等方性の乾式蝕刻法により前記金属膜の表面を蝕
刻処理するから、前記金属膜上に被着されたフォトレジ
スト膜を露光する際の反射散乱光を低減することができ
る。従って、前記フォトレジスト膜を正確にパターン形
成することができるので、前記金属膜からなる電極又は
配線を高精度でパターン形成することができる。
た後に等方性の乾式蝕刻法により前記金属膜の表面を蝕
刻処理するから、前記金属膜上に被着されたフォトレジ
スト膜を露光する際の反射散乱光を低減することができ
る。従って、前記フォトレジスト膜を正確にパターン形
成することができるので、前記金属膜からなる電極又は
配線を高精度でパターン形成することができる。
第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図、第２図
（ａ）乃至（ｅ）は本発明の第２の実施例に係る半導体
装置の製造方法を工程順に示す断面図である。 1,11;タングステン膜、2,13;シリコン基板、3,14;フォ
トレジスト膜、12;層間絶縁膜
半導体装置の製造方法を工程順に示す断面図、第２図
（ａ）乃至（ｅ）は本発明の第２の実施例に係る半導体
装置の製造方法を工程順に示す断面図である。 1,11;タングステン膜、2,13;シリコン基板、3,14;フォ
トレジスト膜、12;層間絶縁膜
Claims (3)
- 【請求項１】半導体基板上に電極用又は配線用の金属材
料を被着して金属膜を成膜する工程と、等方性の乾式蝕
刻法により前記金属膜を蝕刻処理してその表面を平滑化
する工程と、その後、前記金属膜上にフォトレジスト膜
をパターン形成する工程と、前記フォトレジスト膜をマ
スクとして前記金属膜を選択的に除去する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】前記蝕刻処理の深さは前記金属膜の表面に
形成される結晶粒界の平均寸法をｄとするとd/2乃至ｄ
であることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】前記金属膜はタングステンを化学的気相成
長させることにより形成することを特徴とする請求項１
又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163373A JP3019367B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163373A JP3019367B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456130A JPH0456130A (ja) | 1992-02-24 |
| JP3019367B2 true JP3019367B2 (ja) | 2000-03-13 |
Family
ID=15772650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163373A Expired - Lifetime JP3019367B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019367B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100144140A1 (en) * | 2008-12-10 | 2010-06-10 | Novellus Systems, Inc. | Methods for depositing tungsten films having low resistivity for gapfill applications |
| US8129270B1 (en) | 2008-12-10 | 2012-03-06 | Novellus Systems, Inc. | Method for depositing tungsten film having low resistivity, low roughness and high reflectivity |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US8124531B2 (en) | 2009-08-04 | 2012-02-28 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| JP5516597B2 (ja) | 2009-12-10 | 2014-06-11 | 新東工業株式会社 | 粉粒体の吸引装置、粉粒体の吸引システムおよび吸引方法 |
| CN103476511B (zh) | 2011-04-15 | 2016-11-09 | 赖茵豪森机械制造公司 | 用于从粉末供应源运送粉末的装置及方法 |
| KR102131581B1 (ko) | 2012-03-27 | 2020-07-08 | 노벨러스 시스템즈, 인코포레이티드 | 텅스텐 피처 충진 |
| US9082826B2 (en) | 2013-05-24 | 2015-07-14 | Lam Research Corporation | Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
-
1990
- 1990-06-21 JP JP2163373A patent/JP3019367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456130A (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0030116B2 (en) | Method of manufacturing a semiconductor device having a patterned multi-layer structure | |
| US4354896A (en) | Formation of submicron substrate element | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| JPH0573338B2 (ja) | ||
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| EP0259370A1 (en) | Method for producing integrated circuit interconnects | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| US6960496B2 (en) | Method of damascene process flow | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPS6240723A (ja) | 半導体装置の製造方法 | |
| KR0140638B1 (ko) | 콘택식각방법 | |
| JPH05160084A (ja) | 半導体装置の製造方法 | |
| JP2600839B2 (ja) | 窒化シリコン膜のエッチング方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH06151376A (ja) | エッチバック法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 | |
| JPH0324779B2 (ja) |