JPH04251926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04251926A JPH04251926A JP130691A JP130691A JPH04251926A JP H04251926 A JPH04251926 A JP H04251926A JP 130691 A JP130691 A JP 130691A JP 130691 A JP130691 A JP 130691A JP H04251926 A JPH04251926 A JP H04251926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- insulating film
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000004380 ashing Methods 0.000 claims abstract description 3
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 15
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000992 sputter etching Methods 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の多層配線
間のスルーホールの配線カバレッジ性の改善のために，
ドライエッチング方式を利用してスルーホールをテーパ
ー加工する技術に関する。
間のスルーホールの配線カバレッジ性の改善のために，
ドライエッチング方式を利用してスルーホールをテーパ
ー加工する技術に関する。
【０００２】半導体素子の微細化のためのネックは，配
線ピッチが配線材料の信頼性の問題のため，つめて狭く
できないことに起因しているが，それでも配線の積層化
や厚膜化などにより配線ピッチを狭めていく傾向にある
。
線ピッチが配線材料の信頼性の問題のため，つめて狭く
できないことに起因しているが，それでも配線の積層化
や厚膜化などにより配線ピッチを狭めていく傾向にある
。
【０００３】そのため，配線間を結ぶスルーホールも微
細化されるようになってきた。そこで，必要となる技術
として，スルーホール内の配線金属カバレッジを保証で
きるようなスルーホールのテーパー化がある。
細化されるようになってきた。そこで，必要となる技術
として，スルーホール内の配線金属カバレッジを保証で
きるようなスルーホールのテーパー化がある。
【０００４】
【従来の技術】図４は従来例の説明図である。図におい
て，３５はアルミニウム（Ａｌ）膜， ３６は二酸化シ
リコン（ＳｉＯ２）膜，２７はレジスト膜， ３８はＦ
＋ ，３９はＦ＋ である。
て，３５はアルミニウム（Ａｌ）膜， ３６は二酸化シ
リコン（ＳｉＯ２）膜，２７はレジスト膜， ３８はＦ
＋ ，３９はＦ＋ である。
【０００５】従来方法としては，図４（ａ）に示すよう
な，ウエットまたはドライ方式を用いた等方性エッチン
グと，図４（ｂ）に示すような反応性イオンエッチング
（ＲＩＥ）を用いた異方性エッチングと，二段階のエッ
チングを組み合わせる方法が主な方法であった。
な，ウエットまたはドライ方式を用いた等方性エッチン
グと，図４（ｂ）に示すような反応性イオンエッチング
（ＲＩＥ）を用いた異方性エッチングと，二段階のエッ
チングを組み合わせる方法が主な方法であった。
【０００６】しかし，図４（ａ）に示すように，まず最
初に行われる等方性エッチングにおいて，下地Ａｌ膜３
５上のＳｉＯ２膜３６をレジスト膜３７をマスクとして
ウエット或いはドライエッチングする際のエッチングレ
ートのばらつきが原因となり，出来上がり形状が不安定
になり，そのために，配線のカバレッジ性がばらついて
，信頼性を欠くことが問題となっていた。
初に行われる等方性エッチングにおいて，下地Ａｌ膜３
５上のＳｉＯ２膜３６をレジスト膜３７をマスクとして
ウエット或いはドライエッチングする際のエッチングレ
ートのばらつきが原因となり，出来上がり形状が不安定
になり，そのために，配線のカバレッジ性がばらついて
，信頼性を欠くことが問題となっていた。
【０００７】この等方性エッチングの不安定性は，ウエ
ットエッチングの場合にはエッチング液組成の変化など
であり， ドライエッチングの場合にはレジスト膜３７
の形状依存のためとも言えるが，最も大きな原因は途中
まででエッチングを止めるために，近年のドライエッチ
ング技術のなかで客観的な管理基準となりえる発光スペ
クトルの強度変化で検知するようなエンドポイントの検
知ができないことである。
ットエッチングの場合にはエッチング液組成の変化など
であり， ドライエッチングの場合にはレジスト膜３７
の形状依存のためとも言えるが，最も大きな原因は途中
まででエッチングを止めるために，近年のドライエッチ
ング技術のなかで客観的な管理基準となりえる発光スペ
クトルの強度変化で検知するようなエンドポイントの検
知ができないことである。
【０００８】
【発明が解決しようとする課題】従って，配線材料形成
前の形状を安定化する必要性があるが，本発明では，Ｒ
ＩＥ装置でのスルーホール加工において，エッチングガ
スの種類やエッチング条件を変えて，通常のＲＩＥモー
ドとフォトレジスト剥離モードとテーパー形成モードと
を組合わせることにより，再現性の良いスルーホール形
状を得ることを目的とする。
前の形状を安定化する必要性があるが，本発明では，Ｒ
ＩＥ装置でのスルーホール加工において，エッチングガ
スの種類やエッチング条件を変えて，通常のＲＩＥモー
ドとフォトレジスト剥離モードとテーパー形成モードと
を組合わせることにより，再現性の良いスルーホール形
状を得ることを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は下層配線膜，２は絶縁膜，
３はレジスト膜，４は弗素系ガス，５はスルーホール，
６は酸素ガス，７は不活性ガス，８は上層配線膜である
。
図である。図において，１は下層配線膜，２は絶縁膜，
３はレジスト膜，４は弗素系ガス，５はスルーホール，
６は酸素ガス，７は不活性ガス，８は上層配線膜である
。
【００１０】第一段階として，通常のＲＩＥエッチング
状態で，下層配線材料が露出するまで，マスクであるレ
ジスト膜に忠実に異方性エッチングを行う。次に，同一
のチャンバ内で酸素のみのプラズマによりレジスト膜を
除去する。
状態で，下層配線材料が露出するまで，マスクであるレ
ジスト膜に忠実に異方性エッチングを行う。次に，同一
のチャンバ内で酸素のみのプラズマによりレジスト膜を
除去する。
【００１１】最後に，不活性ガスのプラズマによりスル
ーホールの上縁角を丸めてスルーホールの加工を終了す
る。即ち，本発明の目的は，半導体基板上の層間絶縁膜
のスルーホール形成において，図１（ａ）に示すように
，下層配線膜１上に絶縁膜２を被覆し， 該絶縁膜２上
にスルーホール形成部を開口したレジスト膜３を形成す
る工程と，図１（ｂ）に示すように，該レジスト膜３を
マスクとし， 弗素系ガス４を用いて該絶縁膜２を反応
性イオンエッチングにより異方性エッチングして，該絶
縁膜２にスルーホール５を開口する工程と，図１（ｃ）
に示すように，酸素ガス６を用いて， 該レジスト膜３
をアッシングして除去する工程と，図１（ｄ）に示すよ
うに，不活性ガス７を用いて該絶縁膜２の異方性エッチ
ングを行ない， 該スルーホール５の上縁を削る工程と
，しかる後，図１（ｅ）に示すように，上層配線膜（８
） を被覆する工程とを含むことにより達成される。
ーホールの上縁角を丸めてスルーホールの加工を終了す
る。即ち，本発明の目的は，半導体基板上の層間絶縁膜
のスルーホール形成において，図１（ａ）に示すように
，下層配線膜１上に絶縁膜２を被覆し， 該絶縁膜２上
にスルーホール形成部を開口したレジスト膜３を形成す
る工程と，図１（ｂ）に示すように，該レジスト膜３を
マスクとし， 弗素系ガス４を用いて該絶縁膜２を反応
性イオンエッチングにより異方性エッチングして，該絶
縁膜２にスルーホール５を開口する工程と，図１（ｃ）
に示すように，酸素ガス６を用いて， 該レジスト膜３
をアッシングして除去する工程と，図１（ｄ）に示すよ
うに，不活性ガス７を用いて該絶縁膜２の異方性エッチ
ングを行ない， 該スルーホール５の上縁を削る工程と
，しかる後，図１（ｅ）に示すように，上層配線膜（８
） を被覆する工程とを含むことにより達成される。
【００１２】
【作用】本発明では，レジスト膜をマスクとして，先ず
，絶縁膜を異方性エッチングにより，エンドポイントを
検知しながら垂直に配線膜が露出するまでスルーホール
を開口し，次に，レジスト膜を除去した後，不活性ガス
のイオン衝撃によりスパッタエッチングレートの制御し
易いテーパー加工をスルーホールの上縁に行うため，従
来のようなスルーホールの形状や寸法の不均一といった
問題が解消される。
，絶縁膜を異方性エッチングにより，エンドポイントを
検知しながら垂直に配線膜が露出するまでスルーホール
を開口し，次に，レジスト膜を除去した後，不活性ガス
のイオン衝撃によりスパッタエッチングレートの制御し
易いテーパー加工をスルーホールの上縁に行うため，従
来のようなスルーホールの形状や寸法の不均一といった
問題が解消される。
【００１３】
【実施例】図２は本発明の一実施例の工程順模式断面図
，図３は本発明の一実施例の装置概要図である。
，図３は本発明の一実施例の装置概要図である。
【００１４】図において，９はＳｉ基板，１０はＳｉＯ
２膜， １１は下層Ａｌ配線膜， １２はＰＳＧ 膜，
１３は上層Ａｌ配線膜， １４は Ｆ ＋ ， １
５はスルーホール， １６は０− ， １７はＡｒ＋
， １８は上層Ａｌ配線膜， １９はチャンバ， ２０
は基板， ２１は平行平板電極， ２２はプラズマ，
２３はガス導入口， ２４は排気口， ２５はＲＦ電源
，２６はチャンバ， ２７は基板， ２８はマグネトロ
ン， ２９は石英窓， ３０は磁石， ３１はプラズマ
， ３２はガス導入口， ３３は排気口， ３４はＲＦ
電源である。
２膜， １１は下層Ａｌ配線膜， １２はＰＳＧ 膜，
１３は上層Ａｌ配線膜， １４は Ｆ ＋ ， １
５はスルーホール， １６は０− ， １７はＡｒ＋
， １８は上層Ａｌ配線膜， １９はチャンバ， ２０
は基板， ２１は平行平板電極， ２２はプラズマ，
２３はガス導入口， ２４は排気口， ２５はＲＦ電源
，２６はチャンバ， ２７は基板， ２８はマグネトロ
ン， ２９は石英窓， ３０は磁石， ３１はプラズマ
， ３２はガス導入口， ３３は排気口， ３４はＲＦ
電源である。
【００１５】図２により，本発明の一実施例について工
程順模式断面図により説明する。先ず，図２（ａ）に示
すように，ＳｉＯ２膜１０で被覆されたＳｉ基板９上に
下層Ａｌ配線膜１１がパターニング形成されたＳｉ基板
９を用い， 下層Ａｌ配線膜１１上にＣＶＤ 法により
， ＰＳＧ 膜１２をＳｉ基板９全面に １．２の厚さ
に被覆する。
程順模式断面図により説明する。先ず，図２（ａ）に示
すように，ＳｉＯ２膜１０で被覆されたＳｉ基板９上に
下層Ａｌ配線膜１１がパターニング形成されたＳｉ基板
９を用い， 下層Ａｌ配線膜１１上にＣＶＤ 法により
， ＰＳＧ 膜１２をＳｉ基板９全面に １．２の厚さ
に被覆する。
【００１６】そして， レジスト膜１３を ８，０００
Åの厚さに塗布し， マスクを用いて， レジスト膜１
３にスルーホール形成部をパターニングする。そして，
第一段階として，図２（ｂ）に示すように，レジスト
膜１３のマスクに忠実に，ＰＳＧ 膜１２の異方性エッ
チングを行う。
Åの厚さに塗布し， マスクを用いて， レジスト膜１
３にスルーホール形成部をパターニングする。そして，
第一段階として，図２（ｂ）に示すように，レジスト
膜１３のマスクに忠実に，ＰＳＧ 膜１２の異方性エッ
チングを行う。
【００１７】即ち，図３（ａ）に示したＲＩＥ装置を用
い，三弗化メタン １００ｓｃｃｍと四弗化メタン １
００ｓｃｃｍとをガス導入口２３よりチャンバ１９内に
導入し， 圧力 ０．２〜０．４Ｔｏｒｒ， ＲＦパワ
ー ８００Ｗ（１３．５６ＭＨｚ），パワー密度２Ｗ／
ｃｍのエッチング条件で，ＰＳＧ 膜１２に垂直にスル
ーホール１５を開口する。
い，三弗化メタン １００ｓｃｃｍと四弗化メタン １
００ｓｃｃｍとをガス導入口２３よりチャンバ１９内に
導入し， 圧力 ０．２〜０．４Ｔｏｒｒ， ＲＦパワ
ー ８００Ｗ（１３．５６ＭＨｚ），パワー密度２Ｗ／
ｃｍのエッチング条件で，ＰＳＧ 膜１２に垂直にスル
ーホール１５を開口する。
【００１８】この時，ＣＯの発光強度の変化をモニタリ
ングしながら，下層Ａｌ配線膜１１が露出するまで２分
程度のエッチングを行う。次に，第二段階として，同一
装置を用い，レジストをアッシングにより除去する。
ングしながら，下層Ａｌ配線膜１１が露出するまで２分
程度のエッチングを行う。次に，第二段階として，同一
装置を用い，レジストをアッシングにより除去する。
【００１９】即ち，前記ＲＩＥ装置のチャンバ１９内に
ガス導入口２３より酸素（Ｏ２）ガスを５０ｓｃｃｍの
割合で導入し， 圧力 ０．５Ｔｏｒｒ， ＲＦパワー
５００Ｗで，発生した酸素プラズマにより８，０００
Å厚さのレジスト膜１３を１分間程度灰化して，図２
（ｃ）に示すように，完全に除去する。
ガス導入口２３より酸素（Ｏ２）ガスを５０ｓｃｃｍの
割合で導入し， 圧力 ０．５Ｔｏｒｒ， ＲＦパワー
５００Ｗで，発生した酸素プラズマにより８，０００
Å厚さのレジスト膜１３を１分間程度灰化して，図２
（ｃ）に示すように，完全に除去する。
【００２０】第三段階として，図２（ｄ）に示すように
，不活性ガスとしてＡｒのプラズマを用い，異方性エッ
チングにより開口したスルーホール１５の上縁をイオン
により叩いて，スルーホール１５の上縁を削り， その
後， 図２（ｅ）に示すように，スパッタ法により上層
Ａｌ配線膜１８を ７，０００Åの厚さに被覆し， パ
ターニングして配線を形成する。
，不活性ガスとしてＡｒのプラズマを用い，異方性エッ
チングにより開口したスルーホール１５の上縁をイオン
により叩いて，スルーホール１５の上縁を削り， その
後， 図２（ｅ）に示すように，スパッタ法により上層
Ａｌ配線膜１８を ７，０００Åの厚さに被覆し， パ
ターニングして配線を形成する。
【００２１】即ち，前記ＲＩＥ装置を連続して用いる場
合には，チャンバ１９中に Ａｒ を５０ｓｃｃｍ流し
， 圧力 ０．１Ｔｏｒｒ，ＲＦパワー ７００Ｗの条
件で異方性エッチングを行う。また，図３（ｂ）に示す
ＥＣＲ装置を用いた場合には，Ａｒガスを３０ｓｃｃｍ
，マイクロ波パワー ６００Ｗ（２．４５ＧＨｚ），Ｒ
Ｆパワー ２００Ｗ （１３．５６ＭＨｚ）， 圧力
１ｍｍＴｏｒｒ，の条件で異方性エッチングを行う。
合には，チャンバ１９中に Ａｒ を５０ｓｃｃｍ流し
， 圧力 ０．１Ｔｏｒｒ，ＲＦパワー ７００Ｗの条
件で異方性エッチングを行う。また，図３（ｂ）に示す
ＥＣＲ装置を用いた場合には，Ａｒガスを３０ｓｃｃｍ
，マイクロ波パワー ６００Ｗ（２．４５ＧＨｚ），Ｒ
Ｆパワー ２００Ｗ （１３．５６ＭＨｚ）， 圧力
１ｍｍＴｏｒｒ，の条件で異方性エッチングを行う。
【００２２】この場合，Ａｒ＋ １７で叩かれた， Ｐ
ＳＧ 膜１２がスルーホール１５の底に際スパッタされ
て堆積することがあり， この場合には， 先のＰＳＧ
膜１２エッチング用の弗素系ガスをチャンバ内に導入
して， 数秒の異方性エッチングを行えば良い。
ＳＧ 膜１２がスルーホール１５の底に際スパッタされ
て堆積することがあり， この場合には， 先のＰＳＧ
膜１２エッチング用の弗素系ガスをチャンバ内に導入
して， 数秒の異方性エッチングを行えば良い。
【００２３】
【発明の効果】以上説明したように， 本発明によれば
， スルーホール上縁の角を削って丸めることによって
， 上層配線のスルーホール内カバレッジ性を改善する
ことができる。
， スルーホール上縁の角を削って丸めることによって
， 上層配線のスルーホール内カバレッジ性を改善する
ことができる。
【００２４】これにより， スルーホール部での配線の
膜厚が薄いことに起因するエレクトロマイグレーション
等の不良がなくなり半導体素子の信頼性の向上に寄与す
るところが大きい。
膜厚が薄いことに起因するエレクトロマイグレーション
等の不良がなくなり半導体素子の信頼性の向上に寄与す
るところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図
【図
３】 本発明の一実施例の装置概要図
３】 本発明の一実施例の装置概要図
【図４】 従
来例の説明図
来例の説明図
１ 下層配線膜
２ 絶縁膜
３ レジスト膜
４ 弗素系ガス
５ スルーホール
６ 酸素ガス
７ 不活性ガス
８ 上層配線膜
９ Ｓｉ基板
１０ ＳｉＯ２膜
１１ 下層Ａｌ配線膜
１２ ＰＳＧ 膜
１３ 上層Ａｌ配線膜
１４ Ｆ ＋
１５ スルーホール
１６ ０−
１７ Ａｒ＋
１８ 上層Ａｌ配線膜。
１９ チャンバ
２０ 基板
２１ 平行平板電極
２２ プラズマ
２３ ガス導入口
２４ 排気口
２５ ＲＦ電源
２６ チャンバ
２７ 基板
２８ マグネトロン
２９ 石英窓
３０ 磁石
３１ プラズマ
３２ ガス導入口
３３ 排気口
３４ ＲＦ電源
Claims (1)
- 【請求項１】 半導体基板上の層間絶縁膜のスルーホ
ール形成において，下層配線膜（１） 上に絶縁膜（２
） を被覆し， 該絶縁膜（２） 上にスルーホール形
成部を開口したレジスト膜（３） を形成する工程と，
該レジスト膜（３） をマスクとし， 弗素系ガス（４
） を用いて該絶縁膜（２） を反応性イオンエッチン
グにより異方性エッチングして，該絶縁膜（２） にス
ルーホール（５） を開口する工程と，酸素ガス（６）
を用いて， 該レジスト膜（３）をアッシングして除
去する工程と，不活性ガス（７） を用いて該絶縁膜（
２） の異方性エッチングを行ない， 該スルーホール
（５） の上縁を削る工程と，しかる後，上層配線膜（
８） を被覆する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP130691A JPH04251926A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP130691A JPH04251926A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04251926A true JPH04251926A (ja) | 1992-09-08 |
Family
ID=11497807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP130691A Withdrawn JPH04251926A (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04251926A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996026542A1 (en) * | 1995-02-21 | 1996-08-29 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| JP2004507086A (ja) * | 2000-08-12 | 2004-03-04 | アプライド マテリアルズ インコーポレイテッド | 基板の処理方法及び処理システム |
| JP2006278942A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008147692A (ja) * | 1995-11-27 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012235107A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| JP2012235103A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2013042125A (ja) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2014192351A (ja) * | 2013-03-27 | 2014-10-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US9660095B2 (en) | 2011-04-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1991
- 1991-01-10 JP JP130691A patent/JPH04251926A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5658829A (en) * | 1995-02-21 | 1997-08-19 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| WO1996026542A1 (en) * | 1995-02-21 | 1996-08-29 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2008147692A (ja) * | 1995-11-27 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2004507086A (ja) * | 2000-08-12 | 2004-03-04 | アプライド マテリアルズ インコーポレイテッド | 基板の処理方法及び処理システム |
| US8367541B2 (en) | 2005-03-30 | 2013-02-05 | Fujitsu Semiconductor Limited | Semiconductor device suitable for a ferroelectric memory and manufacturing method of the same |
| JP2006278942A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2012235107A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
| JP2012235103A (ja) * | 2011-04-22 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2016192580A (ja) * | 2011-04-22 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9559193B2 (en) | 2011-04-22 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9660095B2 (en) | 2011-04-22 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10388799B2 (en) | 2011-04-22 | 2019-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
| JP2013042125A (ja) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9805954B2 (en) | 2011-07-21 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014192351A (ja) * | 2013-03-27 | 2014-10-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4919748A (en) | Method for tapered etching | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JPH04251926A (ja) | 半導体装置の製造方法 | |
| JP2004111779A (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
| JPH0786236A (ja) | 半導体装置の製造方法 | |
| JPH0456130A (ja) | 半導体装置の製造方法 | |
| JP3190830B2 (ja) | 半導体装置の製造方法 | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| JP3865323B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| JPH0779097B2 (ja) | 平坦化エツチング方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 | |
| JPS584930A (ja) | ホトレジスト剥離方法 | |
| JP2964806B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JP3676140B2 (ja) | エッチング終点検出方法及び半導体装置の製造方法 | |
| JPH10125654A (ja) | 半導体装置の製造方法 | |
| JPH0750292A (ja) | テーパエッチング方法 | |
| JPH05160084A (ja) | 半導体装置の製造方法 | |
| JP3060677B2 (ja) | 反応性ドライエッチング法 | |
| JPWO2003065435A1 (ja) | エッチング方法 | |
| JPH05129250A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |