JPS584930A - ホトレジスト剥離方法 - Google Patents
ホトレジスト剥離方法Info
- Publication number
- JPS584930A JPS584930A JP10289481A JP10289481A JPS584930A JP S584930 A JPS584930 A JP S584930A JP 10289481 A JP10289481 A JP 10289481A JP 10289481 A JP10289481 A JP 10289481A JP S584930 A JPS584930 A JP S584930A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- resist film
- oxygen
- stripping
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置製造工程において実施されるドライ
エツチングにおけるホトレジスト（以下にはレジストと
いう）の剥離方法に係り・特にアルミニウム（ｈｔ ）
のドライエツチング後に行なうレジスト膜の剥離工程に
おいて、従来のウェットエツチングによる剥離を行なう
ことなく、ドライエツチングによる剥−のみで剥離残り
なしにレジスト膜を剥離する方法に関する。
エツチングにおけるホトレジスト（以下にはレジストと
いう）の剥離方法に係り・特にアルミニウム（ｈｔ ）
のドライエツチング後に行なうレジスト膜の剥離工程に
おいて、従来のウェットエツチングによる剥離を行なう
ことなく、ドライエツチングによる剥−のみで剥離残り
なしにレジスト膜を剥離する方法に関する。
従来、半導体装置製造工程、特にアルミニウムのドライ
エツチング後のレジスト膜剥離は酸素（０２）ｆラズマ
剥離とウェット剥離との併用で行なわれていた０本発明
はドライ剥離に関する。
エツチング後のレジスト膜剥離は酸素（０２）ｆラズマ
剥離とウェット剥離との併用で行なわれていた０本発明
はドライ剥離に関する。
従来方法においてウェット剥離と酸素プラズマ剥離とを
併用する場合は、先ずアルミニウムのエツチングを第１
図に示す平行平板型、または第２図に示すＲＩＥ型（リ
アクティ！・イオン・エツチング−）装置を用いて行な
う拳同図において、１および３は対向電極、２は対向電
極３上に設置されたウェハをそれぞれ示し、これらのも
のがチェンバ５の内部に封入されており対向電極１．３
間には高周波電源４により例えば１３．２５ ＭＨｚの
高周波電圧が印加される。
併用する場合は、先ずアルミニウムのエツチングを第１
図に示す平行平板型、または第２図に示すＲＩＥ型（リ
アクティ！・イオン・エツチング−）装置を用いて行な
う拳同図において、１および３は対向電極、２は対向電
極３上に設置されたウェハをそれぞれ示し、これらのも
のがチェンバ５の内部に封入されており対向電極１．３
間には高周波電源４により例えば１３．２５ ＭＨｚの
高周波電圧が印加される。
かかる装置を用いてのアルミニウムのエツチングは、四
塩化炭素（ｃｃｔ４ ）と２ｏ［％）の塩素（Ｃ１０）
を含む混合気体雰囲気中、圧力０．１（Ｔａｒｔ玉・９
ワ一密度０．５ （Ｗ／ｃｔｎ２）、エツチング時間１
０分の条件で行なわれる。この結果、第４図に示す如き
方向性の良いエツチングがなされる。なお、同図におい
て、３１は例えばシリコン基板、３２は酸化膜、３３Ｆ
ｉアルミニウム膜、３４はレゾスト族であ）、レジスト
膜には例えば東京応化（株）製（２） ＯＭＲ−８３が
使用される。
塩化炭素（ｃｃｔ４ ）と２ｏ［％）の塩素（Ｃ１０）
を含む混合気体雰囲気中、圧力０．１（Ｔａｒｔ玉・９
ワ一密度０．５ （Ｗ／ｃｔｎ２）、エツチング時間１
０分の条件で行なわれる。この結果、第４図に示す如き
方向性の良いエツチングがなされる。なお、同図におい
て、３１は例えばシリコン基板、３２は酸化膜、３３Ｆ
ｉアルミニウム膜、３４はレゾスト族であ）、レジスト
膜には例えば東京応化（株）製（２） ＯＭＲ−８３が
使用される。
アルミニウムのエツチングは第３図に示すようなバレル
麗！ラズマ装置を用いても行なえるが、この場合エツチ
ングされた結果は第５図に示す如く、サイドエツチング
（同図矢印Ａで示される）が生じ、規格通〕にエツチン
グがなされず精度上問題がある。そのため、精密度が要
求されるとき通常は平行平板型、またはＲＬＥ ＩＩ装
置によりてエツチングが行なわれ、この場合は第４図に
示す如くサイドエツチングが生ずることはなく、パター
ンどおりＯエツチングがなされる。
麗！ラズマ装置を用いても行なえるが、この場合エツチ
ングされた結果は第５図に示す如く、サイドエツチング
（同図矢印Ａで示される）が生じ、規格通〕にエツチン
グがなされず精度上問題がある。そのため、精密度が要
求されるとき通常は平行平板型、またはＲＬＥ ＩＩ装
置によりてエツチングが行なわれ、この場合は第４図に
示す如くサイドエツチングが生ずることはなく、パター
ンどおりＯエツチングがなされる。
次に、かかるエツチング処理の後で、残存しているホト
レジスト膜を剥離する処理を行なう０通常この処理は以
下に示す如く二段階に分けて行なわれる。すなわち、第
１段階として、第３図に示すバレル履装置によって、圧
力１ （Ｔｏｒｒ ）％パワー（２００Ｗ）、処理時間
１０〔分〕の条件下で酸素グツズｉ剥離がなされる。な
お、同図において、２ｉｊウエハ、２３は高周波コイル
であり、取入口２４から酸素（０２）が供給され、排気
口２５より真空装置を経て排気される。かかる処理によ
ってレジスト膜は剥離されるが、ここで行なわれる剥離
は完全ではなく、半導体装置上に剥離残りが残る例が多
く経験されている。かかる現象の原因は、レノスト表面
へのイオン衝突によって、レジスト表面が変質したり、
アルミニウムの酸化物（ｈｔｏｘ ）等の無機物が堆積
したりすることにあり、かかる現象は平行平板型、また
はＲＩＥ ’ｆｉｌｌ装置を使用した場合特に顕著であ
り、剥離残りを除去する処理を行なわないと完全にレジ
スト膜を剥離することができない、この第２段階の処理
は酸素（０２）プラズマ雰囲気中で剥離処理を行なった
後の半導体装置を発煙硝酸（ｗｏ５ ）中で２〜３個デ
ィップすなわち温浸を行ない、しかる後、半導体装置を
水洗、乾燥させるもので、この処理によって初めて、レ
ジスト膜が完全に剥離される。
レジスト膜を剥離する処理を行なう０通常この処理は以
下に示す如く二段階に分けて行なわれる。すなわち、第
１段階として、第３図に示すバレル履装置によって、圧
力１ （Ｔｏｒｒ ）％パワー（２００Ｗ）、処理時間
１０〔分〕の条件下で酸素グツズｉ剥離がなされる。な
お、同図において、２ｉｊウエハ、２３は高周波コイル
であり、取入口２４から酸素（０２）が供給され、排気
口２５より真空装置を経て排気される。かかる処理によ
ってレジスト膜は剥離されるが、ここで行なわれる剥離
は完全ではなく、半導体装置上に剥離残りが残る例が多
く経験されている。かかる現象の原因は、レノスト表面
へのイオン衝突によって、レジスト表面が変質したり、
アルミニウムの酸化物（ｈｔｏｘ ）等の無機物が堆積
したりすることにあり、かかる現象は平行平板型、また
はＲＩＥ ’ｆｉｌｌ装置を使用した場合特に顕著であ
り、剥離残りを除去する処理を行なわないと完全にレジ
スト膜を剥離することができない、この第２段階の処理
は酸素（０２）プラズマ雰囲気中で剥離処理を行なった
後の半導体装置を発煙硝酸（ｗｏ５ ）中で２〜３個デ
ィップすなわち温浸を行ない、しかる後、半導体装置を
水洗、乾燥させるもので、この処理によって初めて、レ
ジスト膜が完全に剥離される。
以上に説明した如く、従来方法においては、アルミニウ
ムのエツチング、およびその後のレノスト膜剥離処理を
ドライ（ｄｒｙ ）化したにもかかわらず、ウニｗ ）
（ｗｅｔ ）処理が必要となり・半導体装置製造工程
に余分な工程を追加させ、半導体製造効率の低下を招く
ものである。
ムのエツチング、およびその後のレノスト膜剥離処理を
ドライ（ｄｒｙ ）化したにもかかわらず、ウニｗ ）
（ｗｅｔ ）処理が必要となり・半導体装置製造工程
に余分な工程を追加させ、半導体製造効率の低下を招く
ものである。
本発明の目的は上述した問題を解決するにあり。
本願の発明者はかかる目的実現のため・・レジスト膜剥
離処理において、従来のウェット処理を必要とせずドラ
イ剥離処理のみでレジスト膜剥離が完全に行なえる方法
を開発した。
離処理において、従来のウェット処理を必要とせずドラ
イ剥離処理のみでレジスト膜剥離が完全に行なえる方法
を開発した。
以下、本発明の方法の実施例を添付図面を考照して説明
する。
する。
本発明の第１の実施例はレジスト剥離に平行平板型（第
１図）ｔたはＲＩＥ型（第２図）スノヘζリング装置と
／肴しル鳳酸素プラズマ装置（第３図）とを併用する剥
離方法である。
１図）ｔたはＲＩＥ型（第２図）スノヘζリング装置と
／肴しル鳳酸素プラズマ装置（第３図）とを併用する剥
離方法である。
本実施例においては、従来方法と同じ方法でアルミニウ
ムのエツチングを行ない、しかる後、先ず、平行平板型
（第１図）ま友はＲＩＥ型（第２図）ス／ダッタリング
装置を用いて、酸素雰囲気中、圧力０．１ （Ｔａｒｔ
）、ノ臂ワー密度５ （ｗ／＝−”）、ス／４’ ｖ
タリング時間２〔分〕の条件下で酸素ス／ｆツタリング
を行ない、かかる処理によりレジスト膜を剥離しやすい
状態にし、次に、バレル聾装置（第３図）Ｋよシ酸素雰
囲気中・圧力１ （Ｔｏｒｒ ）ノｆワー［２００Ｗ］
、処理時間１０〔分〕の条件下で酸素プラズマスパッタ
リング処理を行なう、かかる二段階の処理によってレジ
スト膜が完全に剥離されることが確認された・ 次に、本発明の方法の第２の実施例を説明すると、本実
施例においてもアルミニウムの工、チングは従来方法と
同じであるが、レジスト膜剥離方法は平行平板型（第１
図）、を九ｔｆｉＲＩＥ屋（第２図）スノ４ ｙタリン
グ装置を用いて、圧力０．１ （Ｔｏｒｒ）、パワー密
度５ （Ｗ／３２）ス・臂ツタリング時間２〔分〕の条
件下で、２５［％）の四弗化炭素ガス（ＣＦ４ ）の存
在下で、酸素（０２）スパッタリングを行ないレノスト
膜を剥離するものである。本実施例によってもレジスト
膜が完全に剥離されることが確認され、しかもレジスト
膜剥離Ｋｌ！する時間を第１の実施例に比べ短縮するこ
とができた。
ムのエツチングを行ない、しかる後、先ず、平行平板型
（第１図）ま友はＲＩＥ型（第２図）ス／ダッタリング
装置を用いて、酸素雰囲気中、圧力０．１ （Ｔａｒｔ
）、ノ臂ワー密度５ （ｗ／＝−”）、ス／４’ ｖ
タリング時間２〔分〕の条件下で酸素ス／ｆツタリング
を行ない、かかる処理によりレジスト膜を剥離しやすい
状態にし、次に、バレル聾装置（第３図）Ｋよシ酸素雰
囲気中・圧力１ （Ｔｏｒｒ ）ノｆワー［２００Ｗ］
、処理時間１０〔分〕の条件下で酸素プラズマスパッタ
リング処理を行なう、かかる二段階の処理によってレジ
スト膜が完全に剥離されることが確認された・ 次に、本発明の方法の第２の実施例を説明すると、本実
施例においてもアルミニウムの工、チングは従来方法と
同じであるが、レジスト膜剥離方法は平行平板型（第１
図）、を九ｔｆｉＲＩＥ屋（第２図）スノ４ ｙタリン
グ装置を用いて、圧力０．１ （Ｔｏｒｒ）、パワー密
度５ （Ｗ／３２）ス・臂ツタリング時間２〔分〕の条
件下で、２５［％）の四弗化炭素ガス（ＣＦ４ ）の存
在下で、酸素（０２）スパッタリングを行ないレノスト
膜を剥離するものである。本実施例によってもレジスト
膜が完全に剥離されることが確認され、しかもレジスト
膜剥離Ｋｌ！する時間を第１の実施例に比べ短縮するこ
とができた。
以上本発明の方法の実施例を二例にわたって説明したが
、本発明の方法においてはレジスト膜剥離条件すなわち
圧力・・母ワー密度、処理時間を適当に選ぶことによっ
ているいろな処理条件の下でレジスト膜剥離を行なうこ
とができる。ｔｌＥ６図は各処理条件の下（ただしスノ
豐ツタリング時間Ｉｆｉ０．５〜５分）で行なわれるレ
ジスト膜剥離の処理結果を示す図で、横軸に圧力（Ｔｏ
ｒｒ ）％縦軸にｉｌクワ一度〔綺〕をとった図である
。同図を参照するとレジスト膜剥離が完全に行なわれる
ことが確認されているのは圧力０．２ （Ｔｏｒｒ ）
以下、ノ譬ワー密度ｌ（ｗ／、、１）以上の領域（図中
斜線部）である。
、本発明の方法においてはレジスト膜剥離条件すなわち
圧力・・母ワー密度、処理時間を適当に選ぶことによっ
ているいろな処理条件の下でレジスト膜剥離を行なうこ
とができる。ｔｌＥ６図は各処理条件の下（ただしスノ
豐ツタリング時間Ｉｆｉ０．５〜５分）で行なわれるレ
ジスト膜剥離の処理結果を示す図で、横軸に圧力（Ｔｏ
ｒｒ ）％縦軸にｉｌクワ一度〔綺〕をとった図である
。同図を参照するとレジスト膜剥離が完全に行なわれる
ことが確認されているのは圧力０．２ （Ｔｏｒｒ ）
以下、ノ譬ワー密度ｌ（ｗ／、、１）以上の領域（図中
斜線部）である。
また、同図中、伊地で示される二つの領域、すなわち、
圧力０．２ （Ｔｏｒｒ ）以下、ノｆワー密度０．５
〜１ ［Ｗ／ｃｐｌ〕、および圧力０．２ ［Ｔｏｒｒ
］以上・・臂ワー密度１（−）以上の範囲では、レジ
スト膜剥離がほぼ完全に行なわれることが確められてい
る。
圧力０．２ （Ｔｏｒｒ ）以下、ノｆワー密度０．５
〜１ ［Ｗ／ｃｐｌ〕、および圧力０．２ ［Ｔｏｒｒ
］以上・・臂ワー密度１（−）以上の範囲では、レジ
スト膜剥離がほぼ完全に行なわれることが確められてい
る。
なお、図中破線で示される領域、すなわち圧力０，２（
Ｔｏｒｒ ）以上０．５ （Ｔｏｒｒ ）以下、パワー
密度０．５〜１〔ψ）〕の範囲ではレジスト膜剥離の確
認がまだ不十分である。なお以上の領域の境界は必ずし
も明確ではなく、図中の境界線は説明のため便宜上設定
したものである。
Ｔｏｒｒ ）以上０．５ （Ｔｏｒｒ ）以下、パワー
密度０．５〜１〔ψ）〕の範囲ではレジスト膜剥離の確
認がまだ不十分である。なお以上の領域の境界は必ずし
も明確ではなく、図中の境界線は説明のため便宜上設定
したものである。
以上説明したごとく、本発明の方法によれば従来のウェ
ブ） （ｗｅｔ ）剥離を必要とせず、ドライ（ｄｒｙ
）剥離処理のみでレジスト膜剥離を行なうことができ
、従ってアルミニウムのエツチングに関する一連の処理
をドライ（ｄｒｙ ）化することができ、その結果処理
効率の向上を計ることができる。ま九、レジスト膜剥離
の処理条件（圧力、）臂ワー密度）を適当に選ぶことに
より処理時間の短縮を計るなど、条件に応じて処理を選
択することができ、かかる事実も半導体装置製造工程に
おける処理効率向上に寄与することを示す。
ブ） （ｗｅｔ ）剥離を必要とせず、ドライ（ｄｒｙ
）剥離処理のみでレジスト膜剥離を行なうことができ
、従ってアルミニウムのエツチングに関する一連の処理
をドライ（ｄｒｙ ）化することができ、その結果処理
効率の向上を計ることができる。ま九、レジスト膜剥離
の処理条件（圧力、）臂ワー密度）を適当に選ぶことに
より処理時間の短縮を計るなど、条件に応じて処理を選
択することができ、かかる事実も半導体装置製造工程に
おける処理効率向上に寄与することを示す。
第１図は平行平板型、スパッタリング装置の概略断面図
、第２図ｌｌ１ＲＩＥ （リアクティブスパッタリング
）散スノ４ツタリング装置の概略断面図、第３図はバレ
ル屋スノンツタリング装置の概略断面図、第４図は平行
平板型またはＲＩＥ製スノ９ツタリング装置を用いてエ
ツチング処理を行なった場合のアルミニウム膜とレジス
ト膜の断面図、第５図はバレル型スノ母ツタリング装置
を用いてエツチング処理を行なった場合のアルミニウム
膜とレジスト膜の断面図、第６図はレジスト膜剥離の処
理条件による剥離処理程度を示す線図である。 １．３・・・対向電極、２・・・ウェハ、４・・・高周
波電源、５．２１・・・チェンバ、２３・・・高周波コ
イル、３１・・・シリコン基板、３２・・・シリコン酸
化膜、３３・・・アルミニウム膜、３４・・・レジスト
膜。 特許出願人 富士通株式会社 第１図 第２図 ｓ３図 ｓ ４図 第５図
、第２図ｌｌ１ＲＩＥ （リアクティブスパッタリング
）散スノ４ツタリング装置の概略断面図、第３図はバレ
ル屋スノンツタリング装置の概略断面図、第４図は平行
平板型またはＲＩＥ製スノ９ツタリング装置を用いてエ
ツチング処理を行なった場合のアルミニウム膜とレジス
ト膜の断面図、第５図はバレル型スノ母ツタリング装置
を用いてエツチング処理を行なった場合のアルミニウム
膜とレジスト膜の断面図、第６図はレジスト膜剥離の処
理条件による剥離処理程度を示す線図である。 １．３・・・対向電極、２・・・ウェハ、４・・・高周
波電源、５．２１・・・チェンバ、２３・・・高周波コ
イル、３１・・・シリコン基板、３２・・・シリコン酸
化膜、３３・・・アルミニウム膜、３４・・・レジスト
膜。 特許出願人 富士通株式会社 第１図 第２図 ｓ３図 ｓ ４図 第５図
Claims (3)
- （１） 半導体製造工程におけるメタル層のドライエ
ツチング後に行なうホトレジスト膜剥離工程において、
平行平板型装置またはりアクティブ・イオン・工、チン
グ歴装置を用い、圧力０．５ （Ｔｏｒｒ）以下、パワ
ー密度０．５ （Ｗｌｃｄ’ ３以上で処理時間０．５
〜５分の条件下で酸素（０２）ス・臂ツタリングを行な
い、しかる後ノＪ？レル盤グラズマ装置を用いて酸素プ
ラズマ剥離を行なうことを４Ｉ徴とするホトレノスト剥
離方法。 - （２）前記酸素ス・母ツタリングは、圧力０．２（Ｔｏ
ｒｒ）以下、・母ワー密度０．５ （ｖｌ／−ｍ２）以
上、処理時間０．５〜５分の条件下で行われることを特
徴とする特許請求の範囲第１項記載のホトレジスト剥離
方法。 - （３） 半導体製造工程におけるアルミニウムドライ
エ、チング後に行なうレジスト膜剥離工程において、平
行平板型装置またはりアクティブイオンエツチング盟装
置を用い、圧力０．５ ［Ｔｏｒｒ ］以下、・譬ワー
密度０．５ （ｗ／３２）以上、処理時間０．５〜５分
で、四弗化炭素ガスを５〜４０チ混入して前記酸素スパ
ッタリングを行ないレジスト膜剥離を行なうことを特徴
とする特許請求の範囲第１項記載のホトレジスト剥離方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289481A JPS584930A (ja) | 1981-06-30 | 1981-06-30 | ホトレジスト剥離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289481A JPS584930A (ja) | 1981-06-30 | 1981-06-30 | ホトレジスト剥離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584930A true JPS584930A (ja) | 1983-01-12 |
Family
ID=14339563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10289481A Pending JPS584930A (ja) | 1981-06-30 | 1981-06-30 | ホトレジスト剥離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584930A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180945U (ja) * | 1984-05-11 | 1985-11-30 | ナショナル住宅産業株式会社 | 給気装置 |
| JPH0240915A (ja) * | 1988-07-29 | 1990-02-09 | Nippon Telegr & Teleph Corp <Ntt> | パターン化金属層形成法 |
| JPH02127648A (ja) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | 光ディスク原盤の製造方法 |
| JPH02262335A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 有機化合物膜の除去方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643729A (en) * | 1979-09-18 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Formation of fine pattern |
-
1981
- 1981-06-30 JP JP10289481A patent/JPS584930A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643729A (en) * | 1979-09-18 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Formation of fine pattern |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180945U (ja) * | 1984-05-11 | 1985-11-30 | ナショナル住宅産業株式会社 | 給気装置 |
| JPH0240915A (ja) * | 1988-07-29 | 1990-02-09 | Nippon Telegr & Teleph Corp <Ntt> | パターン化金属層形成法 |
| JPH02127648A (ja) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | 光ディスク原盤の製造方法 |
| JPH02262335A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 有機化合物膜の除去方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276447B1 (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
| US4350563A (en) | Dry etching of metal film | |
| US5770523A (en) | Method for removal of photoresist residue after dry metal etch | |
| JPH0665753B2 (ja) | プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術 | |
| US5792672A (en) | Photoresist strip method | |
| JPH0383335A (ja) | エッチング方法 | |
| JP2014090192A (ja) | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 | |
| US5667630A (en) | Low charge-up reactive ion metal etch process | |
| US6394104B1 (en) | Method of controlling and improving SOG etchback etcher | |
| EP0485802B1 (en) | Method of preventing corrosion of aluminium alloys | |
| KR20030004962A (ko) | 반도체장치의 제조방법 및 제조장치 | |
| JPS584930A (ja) | ホトレジスト剥離方法 | |
| US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
| JPS63116428A (ja) | ドライエツチング方法 | |
| JPH09162172A (ja) | エッチングダメージの除去方法 | |
| JPH04313223A (ja) | 半導体装置の製造方法 | |
| JPS62154628A (ja) | ドライエツチング方法 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| JPH06275570A (ja) | プラズマエッチング法 | |
| JPH0247101B2 (ja) | Zetsuenmakunodoraietsuchinguhoho | |
| KR100237025B1 (ko) | 반도체 소자의 금속층 식각 방법 | |
| KR20060075792A (ko) | 반도체 장치 제조용 식각 챔버의 시즈닝 방법 | |
| JPH02302035A (ja) | アルミニウム合金のエッチング方法 |