JPS62154628A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS62154628A JPS62154628A JP29379685A JP29379685A JPS62154628A JP S62154628 A JPS62154628 A JP S62154628A JP 29379685 A JP29379685 A JP 29379685A JP 29379685 A JP29379685 A JP 29379685A JP S62154628 A JPS62154628 A JP S62154628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- aluminum
- etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の製造工程において、アルミニウム
あるいはアルミニウム合金よりなるアルミニウム系膜の
下層にタングステンあるいはチタン等の高融点金属を主
成分とする高融点金属系膜を配した２層膜のドライエツ
チング方法に関するものである。
あるいはアルミニウム合金よりなるアルミニウム系膜の
下層にタングステンあるいはチタン等の高融点金属を主
成分とする高融点金属系膜を配した２層膜のドライエツ
チング方法に関するものである。
従来の技術
半導体素子のアルミニウムあるいはアルミニウム合金に
よる配線パターン形成において、アルミニウムが下地拡
散層へ悪影響を及ぼすことを防止するために、アルミニ
ウムあるいはアルミニウム合金よりなるアルミニウム系
膜の下層にタングステンやチタン等の重金属合金層を形
成した２Ｎ膜を配線パターンとして用いることがしばし
ばある。
よる配線パターン形成において、アルミニウムが下地拡
散層へ悪影響を及ぼすことを防止するために、アルミニ
ウムあるいはアルミニウム合金よりなるアルミニウム系
膜の下層にタングステンやチタン等の重金属合金層を形
成した２Ｎ膜を配線パターンとして用いることがしばし
ばある。
このような２層膜の微細加工は１層膜の場合に比ベニ程
が複雑になりがちであり、可能な限り工程の簡単化を図
ることが必要である０あわせて最近の半導体素子の高集
積化及び微細化に対応するため、２層構造のエツチング
工程に対するドライエツチング化が望まれる。
が複雑になりがちであり、可能な限り工程の簡単化を図
ることが必要である０あわせて最近の半導体素子の高集
積化及び微細化に対応するため、２層構造のエツチング
工程に対するドライエツチング化が望まれる。
以下図面を参照しながら従来のアルミニウム膜及びタン
グステン−チタン合金２層膜のエツチング方法の一例に
ついて説明する。第８図は従来のアルミニウム膜及びタ
ングステン−チタン合金２層膜のエツチング工程を説明
する概略図である。
グステン−チタン合金２層膜のエツチング方法の一例に
ついて説明する。第８図は従来のアルミニウム膜及びタ
ングステン−チタン合金２層膜のエツチング工程を説明
する概略図である。
第９図は従来の方法によってアルミニウム膜及びタング
ステン−チタン合金膜をエツチングした結果得られる配
線パターンの断面概略図である。第８図ａにおいて、３
１は半導体基板（あるいは半導体基板上に形成された膜
）であり、その上面にタングステンとチタンの合金膜（
Ｔｉ含有量１チ）３２が約０．１−の膜厚で形成されて
いる。合金膜３２上にはアルミニウムまたはアルミニウ
ムーシリコン合金（Ｓｉ 含有量は１％）のアルミニウ
ム系膜３３が膜厚約１μｍで形成されている。このアル
ミニウム系膜３３の上にマスク材料となるレジスト膜３
４が形成されており、その膜厚は、約１．２／ｘｎであ
る。以上のように形成されたアルミニウム系膜３３及び
合金膜３２の２層膜のエツチングに関して従来のプロセ
ス（例えば５ｏｌｉｄｓｔａｔａ ｔｅｃｈｎｏｌｏ
ｇｙ ／日本版１９８２６月Ｐ６４〜）について説明す
る。まず第８図（、）におけるレジスト膜３４をマスク
として、三塩化ホウ素及び塩素を主成分とする混合ガス
によってアルミニウムまたはアルミニウムーシリコン合
金からなるアルミニウム系膜３３をドライエツチングし
、第８図（ｂ）に示すようにアルミニウム系配線パター
ン３３ａを形成する。次にアルミニウムと塩素系ガスと
の反応によって生成される塩素系化合物が大気中の水分
と反応してアルミニウム系配線パターン３３ａの腐食を
誘引することを防止するために純水洗浄及び乾燥を行な
う。次に、第８図（Ｃ）に示すように、約６０℃に加温
された過酸化水素水によってタングステン−チタン合金
膜３２を湿式エツチングし、純水洗浄と乾燥を行なう。
ステン−チタン合金膜をエツチングした結果得られる配
線パターンの断面概略図である。第８図ａにおいて、３
１は半導体基板（あるいは半導体基板上に形成された膜
）であり、その上面にタングステンとチタンの合金膜（
Ｔｉ含有量１チ）３２が約０．１−の膜厚で形成されて
いる。合金膜３２上にはアルミニウムまたはアルミニウ
ムーシリコン合金（Ｓｉ 含有量は１％）のアルミニウ
ム系膜３３が膜厚約１μｍで形成されている。このアル
ミニウム系膜３３の上にマスク材料となるレジスト膜３
４が形成されており、その膜厚は、約１．２／ｘｎであ
る。以上のように形成されたアルミニウム系膜３３及び
合金膜３２の２層膜のエツチングに関して従来のプロセ
ス（例えば５ｏｌｉｄｓｔａｔａ ｔｅｃｈｎｏｌｏ
ｇｙ ／日本版１９８２６月Ｐ６４〜）について説明す
る。まず第８図（、）におけるレジスト膜３４をマスク
として、三塩化ホウ素及び塩素を主成分とする混合ガス
によってアルミニウムまたはアルミニウムーシリコン合
金からなるアルミニウム系膜３３をドライエツチングし
、第８図（ｂ）に示すようにアルミニウム系配線パター
ン３３ａを形成する。次にアルミニウムと塩素系ガスと
の反応によって生成される塩素系化合物が大気中の水分
と反応してアルミニウム系配線パターン３３ａの腐食を
誘引することを防止するために純水洗浄及び乾燥を行な
う。次に、第８図（Ｃ）に示すように、約６０℃に加温
された過酸化水素水によってタングステン−チタン合金
膜３２を湿式エツチングし、純水洗浄と乾燥を行なう。
最後に第８図（ｄ）に示すように、例えば酸素プラズマ
による灰化処理によってアルミニウム系配線パターン３
３ａ上のレジスト３４を除去する。
による灰化処理によってアルミニウム系配線パターン３
３ａ上のレジスト３４を除去する。
発明が解決しようとする問題点
しかしながら上記のようなプロセスでは、次のような問
題点を有する。すなわち、アルミニウムまたはアルミニ
ウムーシリコン合金からなるアルミニウム系膜３３のド
ライエツチング後に行なうアルミニウム腐食防止用の純
水洗浄と乾燥及びタングステン−チタン合金膜３２の湿
式エツチング、及びその後の純水洗浄と乾燥、及び最後
のレジスト除去と各工程が独立して進行するがために、
工程が複雑となり、また本エツチング工程を完了するた
めに長時間を要する。また、タングステン−チタン合金
膜３２に対して湿式エツチングを行なうため、第９図に
示すようにタングステン−チタン合金膜３２の横方向の
エツチング（サイドエツチング）が縦方向に対し等方的
に進む結果約Ｏ，Ｓμｍとなシ、ドライエツチングによ
って得たアルミニウムあるいはアルミニウムーシリコン
合金からなるアルミニウム系膜の例えば１μｍの微細配
線パターン３３ａが下地タングステン−チタン合金膜３
２では維持できずに結果としてアルミニウム系膜３３、
合金系膜３２による２層膜の微細化を妨げている。
題点を有する。すなわち、アルミニウムまたはアルミニ
ウムーシリコン合金からなるアルミニウム系膜３３のド
ライエツチング後に行なうアルミニウム腐食防止用の純
水洗浄と乾燥及びタングステン−チタン合金膜３２の湿
式エツチング、及びその後の純水洗浄と乾燥、及び最後
のレジスト除去と各工程が独立して進行するがために、
工程が複雑となり、また本エツチング工程を完了するた
めに長時間を要する。また、タングステン−チタン合金
膜３２に対して湿式エツチングを行なうため、第９図に
示すようにタングステン−チタン合金膜３２の横方向の
エツチング（サイドエツチング）が縦方向に対し等方的
に進む結果約Ｏ，Ｓμｍとなシ、ドライエツチングによ
って得たアルミニウムあるいはアルミニウムーシリコン
合金からなるアルミニウム系膜の例えば１μｍの微細配
線パターン３３ａが下地タングステン−チタン合金膜３
２では維持できずに結果としてアルミニウム系膜３３、
合金系膜３２による２層膜の微細化を妨げている。
問題点を解決するだめの手段
本発明は、上記問題点を解決するために、アルミニウム
あるいはアルミニウム合金よシなるアルミニウム系膜の
下層にタングステンあるいはチタン等の高融点金属を生
成分とする高融点金属系膜を有する２層膜のエツチング
において、アルミニウム系膜を塩素系ガスによってドラ
イエツチングした後、反応ガスとして弗化炭素と酸素の
混合ガスを用いて高融点金属系膜をドライエツチングす
ることを特徴とするものである。
あるいはアルミニウム合金よシなるアルミニウム系膜の
下層にタングステンあるいはチタン等の高融点金属を生
成分とする高融点金属系膜を有する２層膜のエツチング
において、アルミニウム系膜を塩素系ガスによってドラ
イエツチングした後、反応ガスとして弗化炭素と酸素の
混合ガスを用いて高融点金属系膜をドライエツチングす
ることを特徴とするものである。
作 用
本発明は、上記した構成で、アルミニウム系膜の塩素系
ガスによるドライエツチングによって、アルミニウム系
配線パターンが表面レジスト通りに得られる。次の弗化
炭素と酸素の混合ガスを用いたタングステンあるいはチ
タン等の高融点金属を生成分とする高融点金属系下層膜
をドライエツチングにより、そのエツチングと同時にア
ルミニラム系配線パターン上のレジス］・を除去するこ
とができるし、塩素系ガスによってドライエツチングさ
れたアルミニウム系配線パターンの腐食を防止すること
もできる。この結果、従来めエツチング工程におけるア
ルミニウム系膜エツチング後の純水洗浄と乾燥及びＷあ
るいはＴｉ 等を生成分とする下層膜のエツチング後に
施す純水洗浄と乾燥、ならびにレジスト除去工程が省か
れ、エツチング工程の簡単化が可能となる。さらにＷあ
るいはＴｉ等の高融点金属を生成分とする高融点金属系
膜にドライエツチングを適用する結果、湿式エツチング
において生じる横方向のエツチングが防止でき、２層膜
配線パターンの微細化が可能となる。
ガスによるドライエツチングによって、アルミニウム系
配線パターンが表面レジスト通りに得られる。次の弗化
炭素と酸素の混合ガスを用いたタングステンあるいはチ
タン等の高融点金属を生成分とする高融点金属系下層膜
をドライエツチングにより、そのエツチングと同時にア
ルミニラム系配線パターン上のレジス］・を除去するこ
とができるし、塩素系ガスによってドライエツチングさ
れたアルミニウム系配線パターンの腐食を防止すること
もできる。この結果、従来めエツチング工程におけるア
ルミニウム系膜エツチング後の純水洗浄と乾燥及びＷあ
るいはＴｉ 等を生成分とする下層膜のエツチング後に
施す純水洗浄と乾燥、ならびにレジスト除去工程が省か
れ、エツチング工程の簡単化が可能となる。さらにＷあ
るいはＴｉ等の高融点金属を生成分とする高融点金属系
膜にドライエツチングを適用する結果、湿式エツチング
において生じる横方向のエツチングが防止でき、２層膜
配線パターンの微細化が可能となる。
実施例
以下本発明の一実施例のドライエツチング方法について
、図面を元服しながら説明する。第１図は本発明の第１
の実施例に用いたドライエツチング装置の概略図である
。１は反応室であって一端に反応ガス導入口２、他端に
排気ロアが形成され、内部上下に電極４，５が配されて
いる。下方の電極は高周波電源３が接続さ直ると兵に半
・ｎ体基板６を保持するようにさｉｌている。
、図面を元服しながら説明する。第１図は本発明の第１
の実施例に用いたドライエツチング装置の概略図である
。１は反応室であって一端に反応ガス導入口２、他端に
排気ロアが形成され、内部上下に電極４，５が配されて
いる。下方の電極は高周波電源３が接続さ直ると兵に半
・ｎ体基板６を保持するようにさｉｌている。
上記装置による本発明の一実施例としてのドライエツチ
ング方法を次に示す。
ング方法を次に示す。
反応室１内に塩素系の反応ガスを反応ガス導入１１２よ
り導入し、図示し２ない排気手段により適当ｉ減圧状態
に１〜で高周波電源３から高周波電圧全印加し、両電極
４，５間にプラズマを発生させ、高周波電圧供給側の電
極４上に載置された′４′：、導体基板６上のアルミニ
ウム膜（以下Ａｌ膜と云う）に対するドライエツチング
を、下層のタングステン−チタン膜（以下Ｗ−Ｔｉ膜と
云う）が露出するまで行なう。次に反応室１内を充分な
高真空に排気した後、０２とＣＦ４ の混合ガスを反応
ガス導入口２より導入し、適当な減圧状態のもとて両電
極４，５間にプラズマを発生させ、半導体基板θ上のＷ
−Ｔｉ膜のドライエツチングを行なった。
り導入し、図示し２ない排気手段により適当ｉ減圧状態
に１〜で高周波電源３から高周波電圧全印加し、両電極
４，５間にプラズマを発生させ、高周波電圧供給側の電
極４上に載置された′４′：、導体基板６上のアルミニ
ウム膜（以下Ａｌ膜と云う）に対するドライエツチング
を、下層のタングステン−チタン膜（以下Ｗ−Ｔｉ膜と
云う）が露出するまで行なう。次に反応室１内を充分な
高真空に排気した後、０２とＣＦ４ の混合ガスを反応
ガス導入口２より導入し、適当な減圧状態のもとて両電
極４，５間にプラズマを発生させ、半導体基板θ上のＷ
−Ｔｉ膜のドライエツチングを行なった。
なお、ドライエツチング用の半導体基板として直径１０
０−のシリコンウェハ上に厚さ０．６７ｚｍＯ熱酸化膜
を形成し、その上に厚さ０．１１ｚｍのＴｉ含有量１チ
のＷ−Ｔｉ合金膜をスパッタリング蒸着し、さらにその
上層に厚さ１μｍのＡｌ膜をスパッタリング蒸着した。
０−のシリコンウェハ上に厚さ０．６７ｚｍＯ熱酸化膜
を形成し、その上に厚さ０．１１ｚｍのＴｉ含有量１チ
のＷ−Ｔｉ合金膜をスパッタリング蒸着し、さらにその
上層に厚さ１μｍのＡｌ膜をスパッタリング蒸着した。
そのＡ！！膜上に厚さ１．２μｍのホトレジスト０ＦＰ
Ｒ−ｓｏｏ （東京応化工業（株）商品名）を塗布し、
露光現像によりマスクパターンを形成した。またＡｌ膜
のドライエツチングには三塩化硼素と塩素の混合ガスを
用いて行なった。
Ｒ−ｓｏｏ （東京応化工業（株）商品名）を塗布し、
露光現像によりマスクパターンを形成した。またＡｌ膜
のドライエツチングには三塩化硼素と塩素の混合ガスを
用いて行なった。
上記のドライエツチング装置及び半導体基板を用いて、
Ａｌ膜をドライエツチングした後、０２とＣＦ４ の混
合ガスによって行なったＷ−Ｔｉ膜のドライエツチング
に関する実験結果を以下具体的数値例をもって説明する
。
Ａｌ膜をドライエツチングした後、０２とＣＦ４ の混
合ガスによって行なったＷ−Ｔｉ膜のドライエツチング
に関する実験結果を以下具体的数値例をもって説明する
。
第２図、第３図、第４図及び第５図は本発明第１の実施
例におけるＷ−Ｔｉ膜のドライエツチング特性を示すも
のである。各図の縦軸は各エツチング特性値、横軸は混
合ガスのＣＦ４混合比を示す。
例におけるＷ−Ｔｉ膜のドライエツチング特性を示すも
のである。各図の縦軸は各エツチング特性値、横軸は混
合ガスのＣＦ４混合比を示す。
ここで他のプラズマ発生条件を下表に示す。
第１表
第２図かられかるように、ＣＦ４ ｉ合比５チ〜２０％
においてＷ−Ｔｉ膜エツチング速度は５５０人／分〜８
５０人／分であり、厚さｏ、１／血のＷ−、−Ｔｉ膜は
２分〜１．５分で完全にエツチングできる。
においてＷ−Ｔｉ膜エツチング速度は５５０人／分〜８
５０人／分であり、厚さｏ、１／血のＷ−、−Ｔｉ膜は
２分〜１．５分で完全にエツチングできる。
第３図からＣＦ４混合比に対するＷ−Ｔｉの横方向への
エツチング量すなわちサイドエツチングｌは、５〜２０
Ｖｏｌ ％では０．０３７ｚｍ以下と良好でほぼ上層
Ａｌパターンに忠実な微細エツチングが可能であるが、
２０係以上では急激に増加し湿式エツチング時に発生す
る約０．１ツノのサイドエッチ賃に近づくだめ微細エツ
チングには不適当である。第４図からは、ＯとＣＦ４の
混合ガスによ−）でＷ−Ｔｉ膜をエツチングすると同時
に、Ａｌパターン上のレジストのドライエツチング除去
が可能であることかわかる。レジストのエツチング速度
はＣＦ４ 混合比５チ〜２０係において５２００ Ａ／
分〜６８００八／分であり、厚さ１．２μｍのレジスト
は２．５分〜１．８分で完全に除去できる。従ってかる
。第５図は、Ｗ−Ｔｉ膜をドライエツチングすると同時
にレジストを完全にドライエツチング除去した後、半導
体基板６を反応室１よシ大気中に取出し、時間経過に伴
うＡ４パターンの腐食発生を実験的に確めた結果である
。この図からＣＦ４混合比５％以上の範囲では腐食が完
全に防止されていることがわかる。この腐食防止効果に
関しては、Ａｌ膜のドライエツチング後Ａ４パターンや
レジストの表面に残存する塩素系物質中の塩素がＣＦ４
ガス中に含まれる弗素によって置換されるために生じ
るという説明が既に成されている（特開昭５７−１２４
４３９ ）。
エツチング量すなわちサイドエツチングｌは、５〜２０
Ｖｏｌ ％では０．０３７ｚｍ以下と良好でほぼ上層
Ａｌパターンに忠実な微細エツチングが可能であるが、
２０係以上では急激に増加し湿式エツチング時に発生す
る約０．１ツノのサイドエッチ賃に近づくだめ微細エツ
チングには不適当である。第４図からは、ＯとＣＦ４の
混合ガスによ−）でＷ−Ｔｉ膜をエツチングすると同時
に、Ａｌパターン上のレジストのドライエツチング除去
が可能であることかわかる。レジストのエツチング速度
はＣＦ４ 混合比５チ〜２０係において５２００ Ａ／
分〜６８００八／分であり、厚さ１．２μｍのレジスト
は２．５分〜１．８分で完全に除去できる。従ってかる
。第５図は、Ｗ−Ｔｉ膜をドライエツチングすると同時
にレジストを完全にドライエツチング除去した後、半導
体基板６を反応室１よシ大気中に取出し、時間経過に伴
うＡ４パターンの腐食発生を実験的に確めた結果である
。この図からＣＦ４混合比５％以上の範囲では腐食が完
全に防止されていることがわかる。この腐食防止効果に
関しては、Ａｌ膜のドライエツチング後Ａ４パターンや
レジストの表面に残存する塩素系物質中の塩素がＣＦ４
ガス中に含まれる弗素によって置換されるために生じ
るという説明が既に成されている（特開昭５７−１２４
４３９ ）。
第６図は本実施例のドライエツチング方法による、Ａ７
膜及びＷ−Ｔｉ合金膜の２層膜のエツチング工程を説明
する概略図である。第６図（ａ）において、１１は半導
体基板であり、その上にＷ −Ｔ ｉ膜（Ｔｉ含有量１
％）１２が約０．１μｍの膜厚で形成されている０Ｗ−
Ｔｉ合金膜１２上にはＡ７１３が膜厚約１μｍで形成さ
れている。Ａｌ膜１３の上にマスク材料となるレジスト
膜１４が形成されておｐ、その膜厚は約１．２μｍであ
る。これらの構造は第８図に示す従来例と同じにしであ
る。第６図（ｂ）、第６図（ｃ）における１３ａばＡｌ
配線パターンを示している。第６図かられかるようにＷ
−Ｔｉ膜１２のドライエツチングをすると同時にレジス
トの除去及びＡｌ腐食防止処理を行なうことが可能であ
り、従来に比べて大幅に工程を簡単化ができる。
膜及びＷ−Ｔｉ合金膜の２層膜のエツチング工程を説明
する概略図である。第６図（ａ）において、１１は半導
体基板であり、その上にＷ −Ｔ ｉ膜（Ｔｉ含有量１
％）１２が約０．１μｍの膜厚で形成されている０Ｗ−
Ｔｉ合金膜１２上にはＡ７１３が膜厚約１μｍで形成さ
れている。Ａｌ膜１３の上にマスク材料となるレジスト
膜１４が形成されておｐ、その膜厚は約１．２μｍであ
る。これらの構造は第８図に示す従来例と同じにしであ
る。第６図（ｂ）、第６図（ｃ）における１３ａばＡｌ
配線パターンを示している。第６図かられかるようにＷ
−Ｔｉ膜１２のドライエツチングをすると同時にレジス
トの除去及びＡｌ腐食防止処理を行なうことが可能であ
り、従来に比べて大幅に工程を簡単化ができる。
以上のように本実施例によれば、Ａｌ膜の下層にＷ−Ｔ
ｉ膜を有する２層膜のエツチングにおいて、Ａｌ膜を塩
素系ガスによってドライエツチングした後、ＣＦ４が６
〜２ＯＶＯｌチ含まれる０２とＣＦ４の混合ガスを用い
て下層のＷ−Ｔｉ膜をドライエツチングすることにより
エツチング工程の大幅な簡単化が行なえると共に、同２
層膜配線パターンの微細化を行なうことができる。
ｉ膜を有する２層膜のエツチングにおいて、Ａｌ膜を塩
素系ガスによってドライエツチングした後、ＣＦ４が６
〜２ＯＶＯｌチ含まれる０２とＣＦ４の混合ガスを用い
て下層のＷ−Ｔｉ膜をドライエツチングすることにより
エツチング工程の大幅な簡単化が行なえると共に、同２
層膜配線パターンの微細化を行なうことができる。
第７図は本発明の第２の実施例に用いたドライエツチン
グ装置の概略図である。第１反応室２１と第２反応室２
２とが開閉ゲート２３を介し接続されている◇第１反応
室２１及び第２反応室２２は、それぞれ第１実施例の単
一反応室同様反応ガス導入口２９、排気口２５を有し、
内部に電極２６゜２７を有すると共に一方の電極２７に
高周波電源２８が接続され、かつ半導体基板２４を保持
させている。本装置による本発明の別の実施例としての
ドライエツチング方法を次に示す。第１反応室２１にお
いてＡｌ膜のドライエツチングを完了した半導体基板２
４を、開閉ゲート２３を介して図示されない搬送手段を
もって真空状態を維持しながら第２反応室２２に移載し
、第２反応室２２においてｏ２とＣＦ４の混合ガスによ
ってＷ’−Ｔｉ膜のドライエツチング及びレジストのド
ライエツチング除去を行なう。以上の本実施例によれば
Ａｌ膜のドライエツチングとＷ−Ｔｉ 膜のドライエツ
チングの同時並行処理が可能となるため、大量の半導体
基板について連続的に、ＡＩ！膜とＷ−Ｔ ｆ膜の２層
膜のドライエツチング処理をするのに、エツチング工程
に要する時間の大幅な短縮が可能となる。
グ装置の概略図である。第１反応室２１と第２反応室２
２とが開閉ゲート２３を介し接続されている◇第１反応
室２１及び第２反応室２２は、それぞれ第１実施例の単
一反応室同様反応ガス導入口２９、排気口２５を有し、
内部に電極２６゜２７を有すると共に一方の電極２７に
高周波電源２８が接続され、かつ半導体基板２４を保持
させている。本装置による本発明の別の実施例としての
ドライエツチング方法を次に示す。第１反応室２１にお
いてＡｌ膜のドライエツチングを完了した半導体基板２
４を、開閉ゲート２３を介して図示されない搬送手段を
もって真空状態を維持しながら第２反応室２２に移載し
、第２反応室２２においてｏ２とＣＦ４の混合ガスによ
ってＷ’−Ｔｉ膜のドライエツチング及びレジストのド
ライエツチング除去を行なう。以上の本実施例によれば
Ａｌ膜のドライエツチングとＷ−Ｔｉ 膜のドライエツ
チングの同時並行処理が可能となるため、大量の半導体
基板について連続的に、ＡＩ！膜とＷ−Ｔ ｆ膜の２層
膜のドライエツチング処理をするのに、エツチング工程
に要する時間の大幅な短縮が可能となる。
なお、第１及び第２の実施例において弗化炭素はＣＦ４
としたが、例えば０２Ｆ６やＣ３Ｆ８等の他の弗化炭
素系ガスを用いても同様の効果を得ることができる。ま
た、下層膜はＷ−Ｔｉ合金の場合発明の効果 本発明によれば、アルミニウムあるいはアルミニウム合
金よりなるアルミニウム系膜の下層にタングステンある
いはチタン等の高融点金属を主成分とする高融点金属系
膜を有する２層膜のエツチングにおいて、レジスト膜を
マスク材料として、アルミニウム系膜を塩素系ガスによ
ってドライエツチングした後、酸素と弗化炭素力・ら成
る混合ガスを用いて、高融点金属系膜をドライエツチン
グすることにより、前記した作用を得、エツチング工程
の短縮化と上記２層膜配線パターンの微細化を行なうこ
とができる。
としたが、例えば０２Ｆ６やＣ３Ｆ８等の他の弗化炭
素系ガスを用いても同様の効果を得ることができる。ま
た、下層膜はＷ−Ｔｉ合金の場合発明の効果 本発明によれば、アルミニウムあるいはアルミニウム合
金よりなるアルミニウム系膜の下層にタングステンある
いはチタン等の高融点金属を主成分とする高融点金属系
膜を有する２層膜のエツチングにおいて、レジスト膜を
マスク材料として、アルミニウム系膜を塩素系ガスによ
ってドライエツチングした後、酸素と弗化炭素力・ら成
る混合ガスを用いて、高融点金属系膜をドライエツチン
グすることにより、前記した作用を得、エツチング工程
の短縮化と上記２層膜配線パターンの微細化を行なうこ
とができる。
第１図は本発明の第１の実施しＩＪにおけるドライエツ
チング装置の概略図、第２．３．４．５図は本発明第１
の実施例におけるＷ−Ｔｉ膜ドライエツチング特性図、
第６図は本発明第１の実施例におけるエツチング工程概
略図、第７図は本発明の第２の実施例におけるドライエ
ツチング装置の概−ンの断面概略図である。 １２−−−−−− Ｗ −Ｔ を膜、１３−−−−−・
Ａｌ膜、１３ａ・・・・・・Ａｌ配線パターン、１４・
・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＣＩ４−先１堂・比 （ＶＩｌ ４ 第３図 六 ＣＦｑう毛仝比（ｖＪ・り 第４図 ＣＦ４ ’ｊｊ−γＦ ＜ｖＪ７／、）第５図 ＣＦｐ規′針比（ｖｏｌ幻
チング装置の概略図、第２．３．４．５図は本発明第１
の実施例におけるＷ−Ｔｉ膜ドライエツチング特性図、
第６図は本発明第１の実施例におけるエツチング工程概
略図、第７図は本発明の第２の実施例におけるドライエ
ツチング装置の概−ンの断面概略図である。 １２−−−−−− Ｗ −Ｔ を膜、１３−−−−−・
Ａｌ膜、１３ａ・・・・・・Ａｌ配線パターン、１４・
・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ＣＩ４−先１堂・比 （ＶＩｌ ４ 第３図 六 ＣＦｑう毛仝比（ｖＪ・り 第４図 ＣＦ４ ’ｊｊ−γＦ ＜ｖＪ７／、）第５図 ＣＦｐ規′針比（ｖｏｌ幻
Claims (3)
- （１）アルミニウムあるいはアルミニウム合金よりなる
アルミニウム系膜の下層にタングステンあるいはチタン
等の高融点金属を主成分とする高融点金属系膜を有する
２層膜のエチッチングにおいて、レジスト膜をマスク材
料として、アルミニウム系膜を塩素系ガスによってドラ
イエッチングした後、酸素と弗化炭素の混合ガスを用い
て下層の高融点金属系膜をエッチングすることを特徴と
するドライエッチング方法。 - （２）弗化炭素が４弗化炭素であることを特徴とする特
許請求の範囲第１項記載のドライエッチング方法。 - （３）酸素と４弗化炭素の混合ガスは、４弗化炭素の混
合比が５〜２０Ｖｏｌ％であることを特徴とする特許請
求の範囲第１項記載のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29379685A JPS62154628A (ja) | 1985-12-26 | 1985-12-26 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29379685A JPS62154628A (ja) | 1985-12-26 | 1985-12-26 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154628A true JPS62154628A (ja) | 1987-07-09 |
Family
ID=17799266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29379685A Pending JPS62154628A (ja) | 1985-12-26 | 1985-12-26 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154628A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415953A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Dry etching method |
| JPH022618A (ja) * | 1988-06-15 | 1990-01-08 | Sharp Corp | 半導体装置の製造方法 |
| JPH04150032A (ja) * | 1990-10-12 | 1992-05-22 | Nec Corp | 半導体装置の製造方法 |
| JP2002080981A (ja) * | 2000-06-26 | 2002-03-22 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558552A (en) * | 1978-10-25 | 1980-05-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Metal wiring |
| JPS57201026A (en) * | 1981-06-05 | 1982-12-09 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1985
- 1985-12-26 JP JP29379685A patent/JPS62154628A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558552A (en) * | 1978-10-25 | 1980-05-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Metal wiring |
| JPS57201026A (en) * | 1981-06-05 | 1982-12-09 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415953A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Dry etching method |
| JPH022618A (ja) * | 1988-06-15 | 1990-01-08 | Sharp Corp | 半導体装置の製造方法 |
| JPH04150032A (ja) * | 1990-10-12 | 1992-05-22 | Nec Corp | 半導体装置の製造方法 |
| JP2002080981A (ja) * | 2000-06-26 | 2002-03-22 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4919748A (en) | Method for tapered etching | |
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| JPH0665753B2 (ja) | プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術 | |
| JPS60105235A (ja) | アルミニウムおよびアルミニウム合金の反応性イオンエッチング法 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JPS61147531A (ja) | 反応性イオンエツチング方法 | |
| JPH0381298B2 (ja) | ||
| JP2809087B2 (ja) | 配線形成方法 | |
| US6271115B1 (en) | Post metal etch photoresist strip method | |
| JPH04180652A (ja) | 半導体装置の製造方法 | |
| JPH09223686A (ja) | 高融点金属膜のドライエッチング方法 | |
| JPS62154628A (ja) | ドライエツチング方法 | |
| EP1207550B1 (en) | Method of etching and method of plasma treatment | |
| JPS58100684A (ja) | ドライ・エツチング方法 | |
| JPS5887276A (ja) | ドライエツチング後処理方法 | |
| JPH02203527A (ja) | エッチング方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS584930A (ja) | ホトレジスト剥離方法 | |
| JP3407410B2 (ja) | ケミカルドライエッチング方法 | |
| JPH0323633A (ja) | ドライエッチング方法 | |
| JPH0963988A (ja) | 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法 | |
| JPS6184835A (ja) | アルミニウムおよびアルミニウム―シリコン合金の反応性イオンエッチング方法 | |
| JPH07201821A (ja) | アルミ合金配線の形成方法 | |
| JPH06236860A (ja) | ドライエッチング方法 | |
| JPH0831796A (ja) | ドライエッチング方法 |