JP2016192580A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016192580A
JP2016192580A JP2016156495A JP2016156495A JP2016192580A JP 2016192580 A JP2016192580 A JP 2016192580A JP 2016156495 A JP2016156495 A JP 2016156495A JP 2016156495 A JP2016156495 A JP 2016156495A JP 2016192580 A JP2016192580 A JP 2016192580A
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
oxide semiconductor
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016156495A
Other languages
English (en)
Other versions
JP6251338B2 (ja
Inventor
慎也 笹川
Shinya Sasagawa
慎也 笹川
章広 石塚
Akihiro Ishizuka
章広 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016192580A publication Critical patent/JP2016192580A/ja
Application granted granted Critical
Publication of JP6251338B2 publication Critical patent/JP6251338B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供する。
【解決手段】絶縁層に凸状部またはトレンチ（溝部）を形成し、該凸状部またはトレンチ
に接して半導体層のチャネル形成領域を設けることで、チャネル形成領域を基板垂直方向
に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャネル長
を延長させることができる。また、半導体層成膜前に、半導体層が接する凸状部またはト
レンチの上端コーナー部に、Ｒ加工処理を行うことで、薄膜の半導体層を被覆性良く成膜
する。
【選択図】図１

Description

本明細書で開示する発明は、半導体素子を利用した半導体装置の作製方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。また、トランジスタに適用可能な半導体薄膜と
して、酸化物半導体等のワイドギャップ半導体を用いる技術が注目されている。
例えば、特許文献１では、Ｉｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体が、薄膜
トランジスタのチャネル形成領域に適用可能であることが確認されている。
特開２００４−１０３９５７号公報
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化、低価
格化、などを達成するためには、トランジスタの微細化は必須である。
トランジスタを微細化する場合には、製造工程において発生する不良が大きな問題となる
。例えば、ソース電極およびドレイン電極と、チャネル形成領域とは電気的に接続される
が、微細化に伴う被覆性の低下などに起因して、断線や接続不良などが生じうる。
また、トランジスタを微細化する場合には、短チャネル効果の問題も生じる。短チャネル
効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特
性の劣化である。短チャネル効果は、ドレインの電界の効果がソースにまでおよぶことに
起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増
大、漏れ電流の増大などがある。特に、酸化物半導体等のワイドギャップ半導体を用いた
トランジスタは、シリコンを用いたトランジスタのようにドーピングによるしきい値制御
を適用することが困難であるため、短チャネル効果が現れやすい傾向にある。
そこで、開示する発明の一態様は、不良を抑制しつつ微細化を達成した半導体装置の作製
方法を提供することを目的の一とする。
開示する発明では、絶縁層に凸状部またはトレンチ（溝部）を形成し、該凸状部またはト
レンチに接して半導体層のチャネル形成領域を設けることで、チャネル形成領域を基板垂
直方向に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャ
ネル長を延長させることができる。また、半導体層成膜前に、半導体層が接する凸状部ま
たはトレンチの上端コーナー部に、Ｒ加工処理を行うことで、薄膜の半導体層を被覆性良
く成膜することが可能となる。より具体的には、以下の作製方法とすることができる。
本発明の一態様は、絶縁層を形成し、絶縁層にエッチング処理を行い、曲率半径２０ｎｍ
以上６０ｎｍ以下の曲面を有する領域を形成し、少なくとも曲面を有する領域に接するよ
うに、絶縁層上にワイドギャップ半導体層を形成し、ワイドギャップ半導体層に電気的に
接続するソース電極及びドレイン電極を形成し、ワイドギャップ半導体層上にゲート絶縁
層を形成し、ゲート絶縁層上にゲート電極を形成する半導体装置の作製方法である。
また、本発明の他の一態様は、絶縁層を形成し、絶縁層にエッチング処理を行い、第１の
膜厚を有する第１の領域と、第１の膜厚より小さい第２の膜厚を有する第２の領域と、を
形成し、第１の領域の上端コーナー部を、希ガスプラズマ処理によって曲率半径２０ｎｍ
以上６０ｎｍ以下の曲面状に加工し、少なくとも曲面状に加工した上端コーナー部を含む
第１の領域と、第２の領域の少なくとも一部に接して、ワイドギャップ半導体層を形成し
、ワイドギャップ半導体層に電気的に接続するソース電極及びドレイン電極を形成し、ワ
イドギャップ半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成す
る半導体装置の作製方法である。
また、本発明の他の一態様は、絶縁層を形成し、絶縁層上に金属層を形成し、金属層上に
レジストマスクを形成し、レジストマスクを用いて、金属層をパターン形成した後、レジ
ストマスクを除去し、パターン形成された金属層を用いて、絶縁層をエッチングして、第
１の膜厚を有する第１の領域と、第１の膜厚より小さい第２の膜厚を有する第２の領域と
、を形成し、パターン形成された金属層を、フッ素を含むガス及び塩素を含むガスのいず
れかまたは双方を用いてドライエッチングして、パターン形成された金属層を除去すると
ともに、第１の領域の上端コーナー部を曲率半径２０ｎｍ以上６０ｎｍ以下の曲面状に加
工し、少なくとも曲面状に加工した上端コーナー部を含む第１の領域と、第２の領域の少
なくとも一部に接して、ワイドギャップ半導体層を形成し、ワイドギャップ半導体層に電
気的に接続するソース電極及びドレイン電極を形成し、ワイドギャップ半導体層上にゲー
ト絶縁層を形成し、ゲート絶縁層上にゲート電極を形成する半導体装置の作製方法である
。
また、本発明の他の一態様は、絶縁層を形成し、絶縁層上にレジストマスクを形成し、レ
ジストマスクを加熱処理して表面に曲面を有するレジストマスクとし、曲面を有するレジ
ストマスクを用いて、絶縁層をエッチングして、第１の膜厚を有し、上端コーナー部を曲
率半径２０ｎｍ以上６０ｎｍ以下の曲面状に加工された第１の領域と、第１の膜厚より小
さい第２の膜厚を有する第２の領域と、を形成し、少なくとも曲面状に加工された上端コ
ーナー部を含む第１の領域と、第２の領域の少なくとも一部に接して、ワイドギャップ半
導体層を形成し、ワイドギャップ半導体層に電気的に接続するソース電極及びドレイン電
極を形成し、ワイドギャップ半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲー
ト電極を形成する半導体装置の作製方法である。
上記半導体装置の作製方法のいずれか一において、第２の領域を、互いに離間する第１の
領域の一と、第１の領域の他の一と、の間に配置することで、絶縁層にトレンチを形成し
、ゲート電極を、トレンチと重畳する位置に形成してもよい。
または、上記半導体装置の作製方法のいずれか一において、第１の領域を、互いに離間す
る第２の領域の一と、第２の領域の他の一と、の間に配置することで、絶縁層に凸状部を
形成し、ゲート電極を、凸状部と重畳する位置に形成してもよい。
また、上記半導体装置の作製方法のいずれか一において、ワイドギャップ半導体層として
、酸化物半導体層を形成してもよい。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的
に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあ
り、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極
」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いること
ができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳ Ｂ ０６０１：２００１
（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さ（ａｒｉｔｈｍｅｔｉｃ
ｍｅａｎ ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）（Ｒａ）を、曲面に対して適用できる
よう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で
表現される。
ここで、算術平均粗さ（Ｒａ）は、粗さ曲線を評価長さＬ０に対応した分抜き取り、この
抜き取り部の平均線の方向をｘ軸、縦倍率の方向（ｘ軸に垂直な方向）をｙ軸とし、粗さ
曲線をｙ＝ｆ（ｘ）で表すとき、次の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定面から長波長成分を遮断して得た曲面をＺ０＝ｆ（
ｘ，ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次
の式（２）で与えられる。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ
２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面が理想的にフラット
であるとしたときの面積をＳ０とする。
また、基準面とは、指定面の平均の高さにおける、ｘｙ平面と平行な面のことである。つ
まり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
開示する発明の一態様によって、不良を抑制しつつ、微細化を達成した半導体装置の作製
方法を提供することができる。
また、開示する発明の一態様によって、トランジスタサイズを十分に小さくすることが可
能になる。トランジスタサイズを十分に小さくすることで、半導体装置の占める面積が小
さくなり、半導体装置の取り数が増大する。これにより、半導体装置あたりの製造コスト
は抑制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高
められた半導体装置を実現することができる。または、半導体装置の高集積化が可能とな
る。また、トランジスタの微細化による、動作の高速化、低消費電力化などの効果を得る
こともできる。
半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 本発明の一態様の半導体装置を示す断面図、平面図及び回路図。 本発明の一態様の半導体装置を示す回路図及び斜視図。 本発明の一態様の半導体装置を示す断面図及び平面図。 本発明の一態様の半導体装置を示す回路図。 本発明の一態様の半導体装置を示すブロック図。 本発明の一態様の半導体装置を示すブロック図。 本発明の一態様の半導体装置を示すブロック図。 実施例１で作製した試料のＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）像。 実施例２で作製した試料のＳＴＥＭ像。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する
実施の形態および実施例において、同一部分又は同様な機能を有する部分には同一の符号
を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置及びその作製工程の例につい
て、図１を参照して説明する。
なお、本実施の形態では、トランジスタに適用されるワイドギャップ半導体として、酸化
物半導体を用いる例を示す。酸化物半導体としては、少なくともシリコンの１．１ｅＶよ
りも大きい禁制帯幅を持つ酸化物半導体を適用することができ、例えば、禁制帯幅が３．
１５ｅＶであるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、禁制帯幅が約３．０ｅＶである酸
化インジウム、禁制帯幅が約３．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３
ｅＶであるインジウムガリウム酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸
化物、禁制帯幅が約３．３ｅＶである酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛
などを好ましく用いることができる。ただし、本発明の半導体装置に適用可能なワイドギ
ャップ半導体は、上述の酸化物半導体に限られず、窒化ガリウム、酸化窒化ガリウム、酸
化窒化ガリウム亜鉛等を用いてもよい。このような材料を用いることにより、トランジス
タのオフ電流を極めて低く保つことが可能である。
図１（Ｅ）に示すトランジスタ１６２は、トレンチ１３１が設けられた絶縁層１３０と、
絶縁層１３０の上面の少なくとも一部、並びにトレンチ１３１の底面及び内壁面に接して
設けられた酸化物半導体層１４４と、酸化物半導体層１４４と電気的に接続するソース電
極１４２ａ及びドレイン電極１４２ｂと、酸化物半導体層１４４上に設けられたゲート絶
縁層１４６と、トレンチ１３１内を充填するようにゲート絶縁層１４６上に設けられたゲ
ート電極１４８と、を有する。
図１（Ｅ）に示すトランジスタ１６２は、絶縁層１３０に形成されたトレンチ１３１の底
面及び内壁面に接するように酸化物半導体層１４４が設けられている。酸化物半導体層１
４４のチャネル長方向（キャリアが流れる方向）の断面形状は、トレンチ１３１の断面形
状に沿って湾曲した形状となっており、トレンチ１３１の深さが深くなればなるほどトラ
ンジスタ１６２の実効的なチャネル長を長くすることができる。
従って、ソース電極１４２ａとドレイン電極１４２ｂとの距離を短くしてもトレンチ１３
１の深さを適宜設定することで実効的なチャネル長を維持することができるため、トラン
ジスタ面積の縮小を達成しつつ短チャネル効果の発現を抑制することが可能である。なお
、トレンチ１３１の上面形状は、トランジスタ１６２のチャネル幅方向（キャリアが流れ
る方向と直交する方向）に延在するストライプ形状であるのが好ましい。
また、絶縁層１３０に設けられたトレンチ１３１の上端コーナー部には、Ｒ加工処理によ
って曲面を有する領域が形成されている。上端コーナー部が鋭い角部であると、酸化物半
導体層の被覆性低下による形状不良などを招き、安定した電気的特性が得られにくくなる
恐れがある。しかしながら、本実施の形態において酸化物半導体層１４４は、少なくとも
曲面を有する領域に接して設けられるため、トレンチ１３１の上端コーナー部における酸
化物半導体層１４４の被覆性を向上させ、断線や接続不良を防止することができる。
トランジスタ１６２に含まれる酸化物半導体層１４４は、水素などの不純物が十分に除去
されることにより、または、十分な酸素が供給されることにより、高純度化されたもので
あることが望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０
１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望
ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４
４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍ
ａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が
十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギー
ギャップ中の欠陥準位が低減された酸化物半導体層１４４では、キャリア濃度が１×１０
１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×
１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チ
ャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−
２１Ａ）以下、好ましくは１０ｚＡ以下、より好ましくは１ｚＡ以下、さらに好ましくは
１００ｙＡ（１ｙＡ（ヨクトアンペア）は１×１０−２４Ａ）以下レベルにまで低くする
ことができる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体
を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。
以下に、トランジスタ１６２の作製工程の一例を示す。
まず、半導体材料を含む基板（図示しない）上に、絶縁層１３０を形成する。
半導体材料を含む基板としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができ、当該基板上に半導体素子が形成されていてもよい。なお、一般に「ＳＯＩ
基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等
においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板
も含むものとする。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限
定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導
体層が設けられた構成のものが含まれるものとする。
絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒
化シリコン膜、または酸化窒化アルミニウム膜等を形成することができる。
次いで、絶縁層１３０にトレンチ１３１（溝とも呼ぶ）を形成する（図１（Ａ）参照）。
トレンチ１３１は、例えば、絶縁層１３０上にフォトリソグラフィ工程によりレジストマ
スクを形成し、レジストマスクを用いた絶縁層１３０のエッチングによって形成すること
ができる。
絶縁層１３０のエッチング工程としては、例えば、反応性イオンエッチング（ＲＩＥ：Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏ
ｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒ
ｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マ
グネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズ
マエッチング法等のドライエッチング法を用いることができる。また、エッチングガスと
しては、三フッ化メタン（ＣＨＦ３）、四フッ化炭素（ＣＦ４）、パーフルオロシクロブ
タン（Ｃ４Ｆ８）などのフロロカーボン系ガス、メタン（ＣＨ４）、水素、ヘリウム、又
はアルゴンなどの希ガスを、適宜混合して用いることができる。
また、トレンチ１３１は一回のエッチング工程、又は複数回のエッチング工程によって形
成する。複数回のエッチング工程を行う場合、ドライエッチング工程とウェットエッチン
グ工程を組み合わせてもよい。
当該トレンチ１３１の形成によって、絶縁層１３０には、第１の膜厚を有する第１の領域
１３０ａと、第１の膜厚よりも小さい膜厚を有する第２の領域１３０ｂと、が形成される
ことになる。第２の領域１３０ｂが、第１の領域１３０ａの一と、他の第１の領域１３０
ａの一と、の間に配置されることで、溝部（トレンチ１３１）が形成されている、と言い
換えることもできる。
次いで、トレンチ１３１を有する絶縁層１３０に希ガスプラズマ処理を行う。当該希ガス
プラズマ処理によって、第１の領域１３０ａの上面と、第１の領域１３０ａと第２の領域
１３０ｂの境界面と、からなるコーナー部（以下、第１の領域１３０ａの上端コーナー部
とも記載する）が丸みを帯び（Ｒ加工処理されて）、曲面を有する領域１３２が形成され
る（図１（Ｂ）参照）。プラズマ処理には、アルゴン、クリプトン、キセノンなど質量の
大きい希ガス元素を用いることが好ましい。希ガスプラズマ処理によって、第１の領域１
３０ａの上端コーナー部が、好ましくは曲率半径２０ｎｍ以上６０ｎｍ以下の曲面状に加
工される。
なお、当該希ガスプラズマ処理によって、絶縁層１３０表面に付着した酸素、水分、有機
物などの不純物をスパッタリングの効果で除去することも可能である。また、絶縁層１３
０表面を平坦化することも可能である。例えば、絶縁層１３０（曲面を有する領域１３２
を含む）の表面を平坦化して表面粗さを低減し、絶縁層１３０の平均面粗さを、好ましく
は０．１ｎｍ以上０．５ｎｍ未満とすることができる。
次いで、絶縁層１３０に設けられたトレンチ１３１の底面及び内壁面に接するように、酸
化物半導体層１４４を形成する（図１（Ｃ）参照）。酸化物半導体層１４４は、曲面を有
する領域１３２を含む第１の領域１３０ａと、第２の領域１３０ｂの少なくとも一部に接
して、設けられることとなる。絶縁層１３０において、第１の領域１３０ａの上端コーナ
ー部に曲面を有する領域１３２を含むことで、酸化物半導体層１４４の被覆性を向上させ
、断線や接続不良を防止することができる。
酸化物半導体層１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、Ｍ
ＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、ＡＬ
Ｄ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる
。また、酸化物半導体層１４４は、スパッタリングターゲット表面に対し、概略垂直に複
数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃ
ｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜し
てもよい。
酸化物半導体層１４４の材料としては、少なくともシリコンよりも大きい禁制帯幅を持つ
酸化物半導体を用いる。シリコンよりも大きい禁制帯幅を持つ酸化物半導体としては、例
えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系
金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化
物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−
Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ
系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ
−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。本実施の形態
では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウ
ム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わ
ない。
また、酸化物半導体層１４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ
、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体の材料を用いる場合、用
いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ
：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲット中の
金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：
Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガ
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層１４４への水素、水、
水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が
十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
また、酸化物半導体層１４４として、結晶化した部分を有する酸化物半導体層であるＣＡ
ＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いてもよい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部の境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動
度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形
状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金
属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及び
ｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°
以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以
上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面
の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、
結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又
は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後
に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは信頼性が高い。
酸化物半導体層１４４をＣＡＡＣ−ＯＳ膜とする際には、基板を加熱しながら酸化物半導
体層１４４を形成すればよく、基板を加熱する温度としては、１５０℃以上４５０℃以下
とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とする。なお、酸化物半
導体層の形成時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶部
分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
なお、酸化物半導体層１４４を結晶性とする場合、該酸化物半導体層１４４に含まれる結
晶は絶縁層１３０の表面に概略垂直な方向に成長するため、酸化物半導体層１４４を成膜
する絶縁層１３０の表面の平坦性が良好であると、酸化物半導体層１４４の結晶性が向上
する。本実施の形態においては、酸化物半導体層１４４の成膜前の希ガスプラズマ処理に
よって、酸化物半導体層１４４の被成膜面である絶縁層１３０表面の平坦性が向上してい
る。よって、該希ガスプラズマ処理は、酸化物半導体層１４４の結晶性の向上のためにも
有用な処理であるといえる。
酸化物半導体層１４４成膜後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）
を行ってもよい。熱処理を行うことによって、酸化物半導体層１４４中に含まれる水素原
子、又は水素原子を含む物質をさらに除去することができる。熱処理の温度は、不活性ガ
ス雰囲気下、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または
基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、
ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気
を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、ア
ルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９
９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下
）とする。
熱処理を行うことによって不純物を低減することで、極めて優れた特性のトランジスタを
実現することができる。
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化
処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層
を島状に加工した後などのタイミングにおいて行うことも可能である。また、このような
脱水化処理、脱水素化処理は、一回に限らず複数回行ってもよい。
次いで、酸化物半導体層１４４上に、導電層を形成し、該導電層を加工して酸化物半導体
層１４４と電気的に接続するソース電極１４２ａ及びドレイン電極１４２ｂを形成する。
ソース電極１４２ａ及びドレイン電極１４２ｂは、モリブデン、チタン、タンタル、タン
グステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれ
らを主成分とする合金材料を用いて形成することができる。
次いで、酸化物半導体層１４４、ソース電極１４２ａ及びドレイン電極１４２ｂ上にゲー
ト絶縁層１４６を形成する（図１（Ｄ）参照）。
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢ
Ｅ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。なお、酸
化物半導体層１４４と接することを考慮すれば、水素等の不純物が十分に除去されている
ことが好ましいため、ゲート絶縁層１４６は、水素等の不純物が含まれにくいスパッタリ
ング法を用いて形成することが好ましい。
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜等を用いて形成することができる。さらに、ゲート絶縁層１４６は、作製する
トランジスタのサイズやゲート絶縁層１４６の段差被覆性を考慮して形成することが好ま
しい。
本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）である
酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いることで
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸素を供給することができ、特性を良好にする
ことができる。
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、酸化ランタ
ン、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネ
ート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、
窒素が添加されたハフニウムアルミネートなどのｈｉｇｈ−ｋ材料を用いることでゲート
リーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としてもよいし、積
層構造としてもよい。
ゲート絶縁層１４６の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処
理を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが好ましく、２
５０℃以上３５０℃以下とするのがより好ましい。第２の熱処理を行うことによって、ト
ランジスタの電気的特性のばらつきを軽減することができる。また、酸化物半導体層１４
４と接するゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４に酸素を供給し
、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限り
なく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに限定されない。例えば、ソース電極１４２ａ及びドレ
イン電極１４２ｂを形成した後に第２の熱処理を行ってもよい。また、第１の熱処理に続
けて第２の熱処理を行ってもよい。
次いで、ゲート絶縁層１４６を介して酸化物半導体層１４４上にゲート電極１４８を形成
する（図１（Ｅ）参照）。本実施の形態において、ゲート電極１４８は、トレンチ１３１
内を充填するように設けられる。
ゲート電極１４８の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金
材料を用いて形成することができる。また、ゲート電極１４８としてリン等の不純物元素
をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシ
リサイド膜を用いてもよい。ゲート電極１４８は、単層構造としてもよいし、積層構造と
してもよい。
ゲート絶縁層１４６と接するゲート電極１４８の一層として、窒素を含む金属酸化物、具
体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含
むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含む
Ｉｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。これらの膜は５
ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トラ
ンジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのス
イッチング素子を実現できるためである。
以上によって、本実施の形態のトランジスタ１６２を作製することができる。本実施の形
態で示すトランジスタ１６２は、酸化物半導体層１４４がトレンチ１３１の底面及び内壁
面に接して設けられていることで、ソース電極１４２ａ及びドレイン電極１４２ｂ間の距
離（トランジスタ１６２の見かけ上のチャネル長）よりも、トランジスタ１６２の実効的
なチャネル長を長くすることが可能である。例えば、トランジスタ１６２において、トレ
ンチ内壁面、底面に接して酸化物半導体層１４４を形成することで、チャネル長はトレン
チの底面の幅（第２の領域１３０ｂのチャネル長方向の長さ）の２倍以上とすることがで
きる。よって、トランジスタ面積の縮小を図りつつ、短チャネル効果の発現を抑制するこ
とが可能である。
また、本実施の形態で示すトランジスタ１６２は、絶縁層１３０において、膜厚の大きい
第１の領域１３０ａの上端コーナー部に曲面を有する領域１３２が設けられていることで
、当該領域に接して設けられる酸化物半導体層１４４及び、酸化物半導体層１４４を介し
て当該領域と重畳するゲート絶縁層１４６の被覆性を向上させ、断線や接続不良を防止す
ることができる。また、これによって、酸化物半導体層１４４及びゲート絶縁層１４６に
おいて、局所的に膜厚の小さい領域が形成されることを抑制することができるため、トラ
ンジスタ１６２の絶縁破壊耐圧を向上させるとともに、ゲートリークの発生を抑制するこ
とができる。
また、トランジスタ１６２のチャネル形成領域に、禁制帯幅が広いワイドギャップ半導体
を用いることで、トランジスタ１６２のオフ電流を低減することができる。本実施の形態
においては、チャネル形成領域に高純度化され、真性化された酸化物半導体層１４４を用
いることで、トランジスタ１６２のオフ電流をより低減することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で示した構成と異なる構成を有する半導体装置及びそ
の作製方法を、図２を用いて説明する。
図２（Ｆ）に示すトランジスタ２６２は、凸状部２３１が設けられた絶縁層２３０と、絶
縁層２３０上であって少なくとも凸状部２３１に接して設けられたワイドギャップ半導体
層２４４と、ワイドギャップ半導体層２４４と電気的に接続するソース電極１４２ａ及び
ドレイン電極１４２ｂと、ワイドギャップ半導体層２４４上に設けられたゲート絶縁層１
４６と、ゲート絶縁層１４６上において凸状部２３１と重畳する位置に設けられたゲート
電極１４８と、を有する。
図２（Ｆ）に示すトランジスタ２６２は、絶縁層２３０に形成された凸状部２３１の表面
に接するようにワイドギャップ半導体層２４４が設けられている。ワイドギャップ半導体
層２４４のチャネル長方向の断面形状は、凸状部２３１の断面形状に沿って湾曲した形状
となっており、凸状部２３１の高さが高くなればなるほどトランジスタ２６２の実効的な
チャネル長を長くすることができる。すなわち、本実施の形態で示すトランジスタは、チ
ャネル形成領域を基板垂直方向に延長させることで、ソース電極とドレイン電極間の距離
を微細に保ちつつ、実効的なチャネル長を延長させて短チャネル効果の発現を抑制するこ
とができる点において、先の実施の形態のトランジスタ１６２と共通している。
トランジスタ２６２は、ソース電極１４２ａとドレイン電極１４２ｂとの距離を短くして
も凸状部２３１の高さを適宜設定することで実効的なチャネル長を維持することができる
ため、トランジスタ面積の縮小を達成しつつ短チャネル効果の発現を抑制することが可能
である。なお、凸状部２３１の上面形状は、トランジスタ２６２のチャネル幅方向に延在
するストライプ形状であるのが好ましい。
また、絶縁層２３０に設けられた凸状部２３１の上端コーナー部には、Ｒ加工処理によっ
て曲面を有する領域が形成されている。上端コーナー部が鋭いな角部であると、ワイドギ
ャップ半導体層の被覆性低下による形状不良などを招き、安定した電気的特性が得られに
くくなる恐れがある。しかしながら、ワイドギャップ半導体層２４４は、少なくとも当該
曲面を有する領域に接して設けられるため、凸状部２３１の上端コーナー部におけるワイ
ドギャップ半導体層２４４の被覆性を向上させ、断線や接続不良を防止することができる
。
以下に、トランジスタ２６２の作製工程の一例を示す。
まず、半導体材料を含む基板（図示しない）上に、絶縁層２３０を形成し、絶縁層２３０
上に金属層２５０を形成する。
絶縁層２３０としては、先の実施の形態の絶縁層１３０と同様の材料を用いることができ
る。金属層２５０の材料としては、フッ素を含むガス又は塩素を含むガスでエッチング可
能な材料であれば特に限定はない。例えば、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜
等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、
トリウムのいずれか一または複数から選択された材料を用いてもよい。
次いで、金属層２５０上にフォトリソグラフィ工程によって、レジストマスク２４０を形
成する（図２（Ａ）参照）。なお、インクジェット法などの液滴吐出法やスクリーン印刷
法などを用いて選択的にレジストマスク２４０を形成してもよい。レジストマスク２４０
を選択的に形成することによって、レジスト材料の使用量の削減が図れるため、製造コス
トを削減することができる。
次いで、レジストマスク２４０を用いて金属層２５０をエッチングすることで、パターン
形成された金属層２５１を形成した後、レジストマスク２４０を除去する（図２（Ｂ）参
照）。パターン形成された金属層２５１は、後の工程において絶縁層２３０に凸状部２３
１を形成するためのハードマスクとして機能する。
金属層２５０のエッチングは、ウェットエッチング、またはドライエッチングを適用する
ことができる。但し、微細化のためにはドライエッチングを用いるのが好ましい。ドライ
エッチングを行う場合には、エッチングガスとしてフッ素を含むガス及び塩素を含むガス
のいずれかまたは双方を用いることができる。フッ素を含むガス（フッ素系ガス）として
は、例えば、四フッ化炭素、フッ化硫黄、フッ化窒素、トリフルオロメタン等を用いるこ
とができる。また、塩素を含むガス（塩素系ガス）としては、例えば塩素、塩化ホウ素、
塩化ケイ素、四塩化炭素等を用いることができる。本実施の形態においては、例えば、金
属層としてタングステン膜を成膜し、エッチングガスとして四フッ化炭素、塩素及び酸素
の混合ガスを用いてドライエッチングを行い、パターン形成された金属層２５１を形成す
るものとする。
次いで、パターン形成された金属層２５１をマスクとして用いて、絶縁層２３０をエッチ
ングして、凸状部２３１を形成する（図２（Ｃ）参照）。絶縁層２３０のエッチングには
、ドライエッチングを好ましく用いることができ、エッチングガスには、フルオロカーボ
ン系のガスを含む混合ガスを用いることができる。例えば、トリフルオロメタンと、メタ
ンと、ヘリウムとの混合ガス、四フッ化炭素と、水素との混合ガス、トリフルオロメタン
と、ヘリウムとの混合ガス、オクタフルオロシクロブタンと、アルゴンとの混合ガス、ま
たは、トリフルオロメタンと、四フッ化炭素と、アルゴンとの混合ガス等を用いることが
できる。当該凸状部２３１の形成によって、絶縁層２３０には、第１の膜厚を有する第１
の領域２３０ａと、第１の膜厚よりも小さい膜厚を有する第２の領域２３０ｂとが形成さ
れることになる。第１の領域２３０ａが、第２の領域２３０ｂの一と、他の第２の領域２
３０ｂの一と、の間に配置されることで、凸状部２３１が形成されている、と言い換える
こともできる。
次いで、金属層２５１をドライエッチングにより除去する。ドライエッチングに用いるエ
ッチングガスとしては、フッ素を含むガス及び塩素を含むガスのいずれかまたは双方を用
いることができる。
ここで、上述のエッチングガスに対する絶縁層２３０のエッチングレートは、金属層のエ
ッチングレートよりも高いため、当該ガスを用いて金属層２５１をエッチングすることで
、露出した絶縁層２３０の表面及び金属層２５１と接する領域も同時にエッチングされる
。これによって、第１の領域２３０ａの上端コーナー部が丸みを帯び（Ｒ加工処理されて
）、曲面を有する領域２３２が形成される（図２（Ｄ）参照）。金属層２５１のエッチン
グによって、第１の領域２３０ａの上端コーナー部は、好ましくは曲率半径２０ｎｍ以上
６０ｎｍ以下の曲面状に加工される。
次いで、絶縁層２３０に設けられた凸状部２３１に接するように、ワイドギャップ半導体
層２４４を形成する（図２（Ｅ）参照）。ワイドギャップ半導体層２４４は、曲面を有す
る領域２３２を含む第１の領域２３０ａと、第２の領域２３０ｂの少なくとも一部に接し
て、設けられることとなる。絶縁層２３０において、第１の領域２３０ａの上端コーナー
部に曲面を有する領域２３２を含むことで、ワイドギャップ半導体層２４４の被覆性を向
上させ、断線や接続不良を防止することができる。
ワイドギャップ半導体としては、少なくともシリコンの１．１ｅＶよりも大きい禁制帯幅
を持つ酸化物半導体（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は３．１５ｅＶ、酸化
インジウムは約３．０ｅＶ、インジウム錫酸化物は約３．０ｅＶ、インジウムガリウム酸
化物は約３．３ｅＶ、インジウム亜鉛酸化物は約２．７ｅＶ、酸化錫は約３．３ｅＶ、酸
化亜鉛は約３．３７ｅＶなど）や、ＧａＮ（約３．４ｅＶ）等を用いることができる。
ワイドギャップ半導体層２４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリン
グ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積
法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いること
ができる。
なお、ワイドギャップ半導体層２４４を成膜する前に、絶縁層２３０表面に希ガスプラズ
マ処理を行ってもよい。希ガスプラズマ処理によって、絶縁層２３０表面に付着した酸素
、水分、有機物などの不純物をスパッタリングの効果で除去することも可能である。また
、絶縁層２３０表面を平坦化することも可能である。例えば、絶縁層２３０（曲面を有す
る領域２３２を含む）の表面を平坦化して表面粗さを低減し、絶縁層２３０の平均面粗さ
を、好ましくは０．１ｎｍ以上０．５ｎｍ未満とすることができる。また、当該希ガスプ
ラズマ処理によって、第１の領域２３０ａの上端コーナー部をさらに平滑性よくすること
も可能である。
次いで、ワイドギャップ半導体層２４４に電気的に接続するソース電極１４２ａとドレイ
ン電極１４２ｂを形成し、ワイドギャップ半導体層２４４、ソース電極１４２ａ及びドレ
イン電極１４２ｂ上にゲート絶縁層１４６を形成する。その後、ゲート絶縁層１４６を介
してワイドギャップ半導体層２４４上にゲート電極１４８を形成する（図２（Ｆ）参照）
。詳細は先の実施の形態を参酌することができる。
以上によって、本実施の形態のトランジスタ２６２を作製することができる。本実施の形
態で示すトランジスタ２６２は、ワイドギャップ半導体層２４４が凸状部２３１に接して
設けられていることで、ソース電極１４２ａ及びドレイン電極１４２ｂ間の距離（トラン
ジスタ２６２の見かけ上のチャネル長）よりも、トランジスタ２６２の実効的なチャネル
長を長くすることが可能である。例えば、トランジスタ２６２において、ワイドギャップ
半導体層２４４が凸状部２３１に接して設けられていることで、チャネル長を凸状部２３
１の底面の幅（第１の領域２３０ａのチャネル長方向の長さ）の２倍以上とすることがで
きる。よって、トランジスタ面積の縮小を図りつつ、短チャネル効果の発現を抑制するこ
とが可能である。
また、本実施の形態で示すトランジスタ２６２は、絶縁層２３０において、膜厚の大きい
第１の領域２３０ａの上端コーナー部に曲面を有する領域２３２が設けられていることで
、当該領域に接して設けられるワイドギャップ半導体層２４４及び、ワイドギャップ半導
体層２４４を介して当該領域と重畳するゲート絶縁層１４６の被覆性を向上させ、断線や
接続不良を防止することができる。また、これによって、ワイドギャップ半導体層２４４
及びゲート絶縁層１４６において、局所的に膜厚の小さい領域が形成されることを抑制す
ることができるため、トランジスタ２６２の絶縁破壊耐圧を向上させるとともに、ゲート
リークの発生を抑制することができる。
また、トランジスタ２６２のチャネル形成領域に、禁制帯幅が広いワイドギャップ半導体
を用いることで、トランジスタ２６２のオフ電流を低減することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。例えば、本実施の形態で示したＲ加工処理方法を、
実施の形態１で示した方法と置き換えてもよいし、その双方を行うことも可能である。
（実施の形態３）
本実施の形態では、実施の形態１または２で示した作製方法とは異なる半導体装置の作製
方法を示す。具体的には、実施の形態１または２とは異なるトレンチまたは凸状部のＲ加
工処理方法を示す。
図３（Ａ−１）乃至図３（Ａ−３）を用いて、トレンチの上端コーナー部に曲面を有する
領域を形成する方法を示す。
まず、絶縁層１３０上に、フォトリソグラフィ工程によりテーパーを有するレジストマス
ク２４１を形成する（図３（Ａ−１）参照）。レジストマスク２４１のテーパーの角度（
絶縁層１３０表面とレジストマスクの側面との角度）は９０度未満とすればよい。本実施
の形態では、テーパーの角度が７５度であるレジストマスク２４１とする。
次いで、テーパーを有するレジストマスク２４１に加熱処理を行うことで、表面に曲面を
有するレジストマスク２４２を形成する（図３（Ａ−２）参照）。加熱処理の時間または
温度によって、レジストマスク２４２の有する曲率半径を制御することが可能である。本
実施の形態においては、レジストマスク２４１を１８０℃で２時間加熱処理を行い、表面
に曲面を有するレジストマスク２４２を形成する。
次いで、表面に曲面を有するレジストマスク２４２を用いて絶縁層１３０をエッチングす
ることで、上端コーナー部（第１の領域１３０ａの上端コーナー部ともいえる）が曲率半
径２０ｎｍ以上６０ｎｍ以下の曲面状に加工されたトレンチ１３１を形成することができ
る。
次いで、図３（Ｂ−１）乃至（Ｂ−３）を用いて、凸状部の上端コーナー部に曲面を有す
る領域を形成する方法を示す。
まず、絶縁層２３０上に、フォトリソグラフィ工程によりテーパーを有するレジストマス
ク２４１を形成する（図３（Ｂ−１）参照）。レジストマスク２４１のテーパーの角度（
絶縁層２３０表面とレジストマスクの側面との角度）は９０度未満とすればよい。
次いで、テーパーを有するレジストマスク２４１に加熱処理を行うことで、表面に曲面を
有するレジストマスク２４２を形成する（図３（Ｂ−２）参照）。
次いで、表面に曲面を有するレジストマスク２４２を用いて絶縁層２３０をエッチングす
ることで、上端コーナー部（第１の領域２３０ａの上端コーナー部ともいえる）が曲率半
径２０ｎｍ以上６０ｎｍ以下の曲面状に加工された凸状部２３１を形成することができる
。
以上の工程で加工された絶縁層１３０または絶縁層２３０を用いて、本発明の一態様の半
導体装置を作製することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１に示すトランジスタ１６２を使用し、電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一
例を、図面を用いて説明する。
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは
、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、
消費電力を十分に低減することができる。
図４は、半導体装置の構成の一例である。図４（Ａ）に、半導体装置の断面図を、図４（
Ｂ）に半導体装置の平面図を、図４（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで
、図４（Ａ）は、図４（Ｂ）のＣ１−Ｃ２及びＤ１−Ｄ２における断面に相当する。
図４（Ａ）及び図４（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラン
ジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するもの
である。トランジスタ１６２は、実施の形態１で示した構成と同一であるため、図４（Ａ
）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。なお、トランジスタ
１６２に代えて、実施の形態２で示したトランジスタ２６２を用いてもよい。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するためにワイドギャップ半導体をトランジスタ
１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半
導体装置の具体的な構成をここで示すものに限定する必要はない。
図４（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよう
に設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域（半導体材
料を金属材料と反応させて低抵抗化した領域）１２４と、チャネル形成領域１１６上に設
けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と
、を有する。
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。
ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能する
。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設け
られており、トランジスタ１６０を覆うように絶縁層１３０が設けられている。なお、高
集積化を実現するためには、図４（Ａ）に示すようにトランジスタ１６０がサイドウォー
ル絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重
視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が
異なる領域を含む不純物領域１２０としてもよい。
図４（Ａ）に示すようにトランジスタ１６２は、ワイドギャップ半導体を有するトレンチ
構造のトランジスタである。本実施の形態では、ワイドギャップ半導体として、酸化物半
導体層１４４を有する。ここで、酸化物半導体層１４４は、高純度化されたものであるこ
とが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ電流特性
のトランジスタ１６２を得ることができる。
ゲート絶縁層１４６を介して、トランジスタ１６２のソース電極１４２ａと重畳する領域
には、導電層１５３が設けられており、ソース電極１４２ａと、ゲート絶縁層１４６と、
導電層１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２
のソース電極１４２ａは、容量素子１６４の一方の電極として機能し、導電層１５３は、
容量素子１６４の他方の電極として機能する。導電層１５３は、ゲート電極１４８と同じ
工程で作製することができる。
なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また
、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。例えば、トレン
チ型のキャパシタやスタック型の容量素子を別途、トランジスタ１６２の上方、或いは、
トランジスタ１６０の下方に形成し、３次元的に積み重ねることでより高集積化を図って
もよい。
トランジスタ１６２および容量素子１６４の上には絶縁層１５０が設けられている。そし
て、絶縁層１５０上にはトランジスタ１６２と、他のトランジスタを接続するための配線
１５６が設けられている。配線１５６は、絶縁層１５０及びゲート絶縁層１４６などに形
成された開口に形成された電極１５４を介してドレイン電極１４２ｂと電気的に接続され
ている。ここで、電極１５４は、少なくともトランジスタ１６２の酸化物半導体層１４４
の一部と重畳するように設けられることが好ましい。
図４（Ａ）及び図４（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、
少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域また
はドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ま
しい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくと
も一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、ト
ランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。この
ような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることが
できるため、高集積化を図ることができる。
なお、図４（Ａ）では電極１２６及び電極１５４を用いて、金属化合物領域１２４、ドレ
イン電極１４２ｂ及び配線１５６を接続しているが、開示する発明はこれに限定されない
。例えば、ドレイン電極１４２ｂを直接、金属化合物領域１２４に接触させてもよい。ま
たは、配線１５６を直接、ドレイン電極１４２ｂに接触させてもよい。
図４（Ａ）及び図４（Ｂ）に対応する回路構成の一例を図４（Ｃ）に示す。
図４（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電
極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のド
レイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とト
ランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４
の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続さ
れている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電
極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５
の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている
。
図４（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能と
いう特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与え
られる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書
き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈ
ｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電
位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態
とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保
持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート
電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジス
タ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電
荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート
電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くな
るためである。ここで、見かけのしきい値とは、トランジスタ１６０を「オン状態」とす
るために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ
ｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電
極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与
えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジス
タ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配
線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のまま
である。このため、第２の配線の電位を見ることで、保持されている情報を読み出すこと
ができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態に
かかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈよ
り小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトラ
ンジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を
第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域にワイドギャップ半導体（例えば
酸化物半導体）を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて
長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要と
なるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費
電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定
されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能
である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
また、トランジスタ１６２にトレンチ構造を採用することで、トランジスタ１６２の平面
面積を縮小できるため、高集積化が可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、実施の形態２に示すトランジスタ２６２を使用し、電力が供給
されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装
置について、実施の形態４に示した構成と異なる構成について、図５及び図６を用いて説
明を行う。なお、トランジスタ２６２に代えて、実施の形態１に示すトランジスタ１６２
を用いることも可能である。
図５（Ａ）は、半導体装置の回路構成の一例を示し、図５（Ｂ）は半導体装置の一例を示
す概念図である。まず、図５（Ａ）に示す半導体装置について説明を行い、続けて図５（
Ｂ）に示す半導体装置について、以下説明を行う。
図５（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電極
又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲート電
極とは電気的に接続され、トランジスタ２６２のソース電極又はドレイン電極と容量素子
３５４の第１の端子とは電気的に接続されている。
ワイドギャップ半導体を用いたトランジスタ２６２は、オフ電流が小さいという特徴を有
している。特に、ワイドギャップ半導体として、高純度化された酸化物半導体を用いるこ
とで、オフ電流を極めて小さくすることができる。このため、トランジスタ２６２をオフ
状態とすることで、容量素子３５４の第１の端子の電位（あるいは、容量素子３５４に蓄
積された電荷）を極めて長時間にわたって保持することが可能である。また、トランジス
タ２６２では、短チャネル効果が現れにくいというメリットもある。
次に、図５（Ａ）に示す半導体装置（メモリセル３５０）に、情報の書き込みおよび保持
を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トラン
ジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２
６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容
量素子３５４の第１の端子の電位が保持される（保持）。
トランジスタ２６２のオフ電流は極めて小さいため、容量素子３５４の第１の端子の電位
（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子３５４とが導通し、ビット線ＢＬと容量素子３５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子３５４の第１の端子の電位（あるいは容量素子３５４に蓄積され
た電荷）によって、異なる値をとる。
例えば、容量素子３５４の第１の端子の電位をＶ、容量素子３５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３５０の状態とし
て、容量素子３５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
このように、図５（Ａ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて小
さいという特徴から、容量素子３５４に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
次に、図５（Ｂ）に示す半導体装置について、説明を行う。
図５（Ｂ）に示す半導体装置は、上部に記憶回路として図５（Ａ）に示したメモリセル３
５０を複数有するメモリセルアレイ３５１ａ及びメモリセルアレイ３５１ｂを有し、下部
に、メモリセルアレイ３５１（メモリセルアレイ３５１ａ及びメモリセルアレイ３５１ｂ
）を動作させるために必要な周辺回路３５３を有する。なお、周辺回路３５３は、メモリ
セルアレイ３５１と電気的に接続されている。
図５（Ｂ）に示した構成とすることにより、周辺回路３５３をメモリセルアレイ３５１（
メモリセルアレイ３５１ａ及びメモリセルアレイ３５１ｂ）の直下に設けることができる
ため半導体装置の小型化を図ることができる。
周辺回路３５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速
動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能であ
る。
なお、図５（Ｂ）に示した半導体装置では、２つのメモリセルアレイ３５１（メモリセル
アレイ３５１ａと、メモリセルアレイ３５１ｂ）が積層された構成を例示したが、積層す
るメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても
よい。
次に、図５（Ａ）に示したメモリセル３５０の具体的な構成について図６を用いて説明を
行う。
図６は、メモリセル３５０の構成の一例である。図６（Ａ）に、メモリセル３５０の断面
図を、図６（Ｂ）にメモリセル３５０の平面図をそれぞれ示す。ここで、図６（Ａ）は、
図６（Ｂ）のＦ１−Ｆ２及びＧ１−Ｇ２における断面に相当する。
図６（Ａ）及び図６（Ｂ）に示すトランジスタ２６２は、実施の形態２で示した構成と同
一であるため、図６（Ａ）、（Ｂ）において図２と同じ箇所は、同じ符号を用いて説明す
る。
ゲート絶縁層１４６を介して、トランジスタ２６２のソース電極１４２ａと重畳する領域
には、導電層２５３が設けられており、ソース電極１４２ａと、ゲート絶縁層１４６と、
導電層２５３とによって、容量素子３５４が構成される。すなわち、トランジスタ２６２
のソース電極１４２ａは、容量素子３５４の一方の電極として機能し、導電層２５３は、
容量素子３５４の他方の電極として機能する。
トランジスタ２６２および容量素子３５４の上には絶縁層２５８が設けられている。そし
て、絶縁層２５８上にはメモリセル３５０と、隣接するメモリセル３５０を接続するため
の配線２６０が設けられている。配線２６０は、ゲート絶縁層１４６及び絶縁層２５８な
どに形成された開口を介してトランジスタ２６２のドレイン電極１４２ｂと電気的に接続
されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０とドレ
イン電極１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図５（Ａ）の回路
図におけるビット線ＢＬに相当する。
図６（Ａ）及び図６（Ｂ）において、トランジスタ２６２のドレイン電極１４２ｂは、隣
接するメモリセルに含まれるトランジスタのソース電極としても機能している。このよう
な平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができ
るため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、ワイドギャップ半導体層と
して酸化物半導体を用いたトランジスタにより形成されている。ワイドギャップ半導体層
として酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いること
により長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の
頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電
子書籍などの携帯機器に応用した場合の例を図７乃至図１０を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶
などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭは使用される
理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合以下の特徴がある
。
通常のＳＲＡＭは、図７（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８
０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー
８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０
４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つ
のメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点があ
る。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００
〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高
い。
それに対して、ＤＲＡＭはメモリセルが図７（Ｂ）に示すようにトランジスタ８１１、保
持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆
動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。Ｄ
ＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシ
ュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり
、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ
消費電力が低減することができる。
図８に携帯機器のブロック図を示す。図８に示す携帯機器はＲＦ回路９０１、アナログベ
ースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路
９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコ
ントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声
回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９
１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケ
ーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（Ｉ
Ｆ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成され
ており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報
の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に
低減することができる。
図９に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用
した例を示す。図９に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ
９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、
メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５
２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行
うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号によ
り表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成され
る（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に
記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイ
ッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ
、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周
期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６により
読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡ
に変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データ
Ｂ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される
。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出
されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、
ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５
５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デー
タＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ９５２に記憶されるまで継続される。
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データ
の読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９
５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に
採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可
能で、且つ消費電力が十分に低減することができる。
図１０に電子書籍のブロック図を示す。図１０はバッテリー１００１、電源回路１００２
、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボ
ード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、デ
ィスプレイコントローラ１０１０によって構成される。
ここでは、図１０のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用す
ることができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ
。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが
電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキ
ング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太
くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが
指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合には
フラッシュメモリ１００４にコピーしてもよい。このような場合においても、先の実施の
形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高
速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
本実施例では、実施の形態１に示した作製方法を用いて、上端コーナー部に曲面を有する
トレンチを形成し、該トレンチに接して酸化物半導体層を成膜する例を示す。
本実施例で用いた試料の作製方法を以下に示す。
基板としてはシリコン基板を用い、該シリコン基板上に絶縁層として酸化シリコン膜をス
パッタリング法で５００ｎｍの膜厚で成膜した。
酸化シリコン膜の成膜条件としては、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲ
ットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、高周
波（ＲＦ）電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓ
ｃｃｍ）雰囲気下、基板温度１００℃とした。
次いで、酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レ
ジストマスクを用いて酸化シリコン膜をエッチングしトレンチを形成した。エッチング工
程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法により、基板温度を７０℃とし、エッチングガスとして三フ
ッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：
ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５
Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａで処理した。トレンチの断面における底面の
幅は約３５０ｎｍとした。
次いで、アルゴンプラズマ処理によって、トレンチの上端コーナー部をＲ加工処理した。
アルゴンプラズマ処理としては、ＩＣＰエッチング法により、基板温度を−１０℃とし、
電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａで、アルゴンガスを流量１
００ｓｃｃｍで流しながら３分間処理した。アルゴンプラズマ処理後、トレンチの上端コ
ーナー部には、曲率半径２０ｎｍ以上６０ｎｍ以下の曲面を有する領域が形成された。
その後、トレンチの内壁面、トレンチの底面、及び絶縁層の最上面に接する酸化物半導体
層として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。
本実施例においては、基板を２００℃に加熱しながら酸化物半導体層の成膜を行った。な
お、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１
［ａｔｏｍ比］の金属酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離
を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴ
ン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下とした。酸化物半導体層の膜厚は
２０ｎｍとした。
以上の工程で得られた本実施例の試料（以下、試料１とする）、及び、比較例として、ト
レンチ形成後、アルゴンプラズマ処理を行うことなく酸化物半導体層を同条件にて成膜し
た試料（以下、試料２とする）の、断面を断面走査透過型電子顕微鏡（ＳＴＥＭ（Ｓｃａ
ｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ））
で観察した。図１１（Ａ）に試料１のＳＴＥＭ像を示す。また、図１１（Ｂ）に試料２の
ＳＴＥＭ像を示す。
図１１（Ｂ）より、アルゴンプラズマ処理を行っていない試料２では、絶縁層３１０に形
成されたトレンチの上端コーナー部に角部が形成されている。また、絶縁層３１０に接し
て設けられた酸化物半導体層３４４において、上述の角部を有するトレンチの上端コーナ
ー部に接する領域３４４ａでは、成膜不良が起こっている。これは、Ｒ加工処理を施して
いない絶縁層３１０では、トレンチの上端コーナー部においてカバレッジ不良を起こした
ためと考えられる。
一方、図１１（Ａ）より、本実施例の試料１においては、アルゴンプラズマ処理によって
絶縁層４１０に形成されたトレンチの上端コーナー部に、曲面を有する領域４１２が形成
されており、絶縁層４１０に接して設けられた酸化物半導体層４４４も被覆性よく成膜さ
れていることが確認できる。
以上示したように、アルゴンプラズマ処理によって、トレンチの上端コーナー部（絶縁層
において膜厚の大きい第１の領域の上端コーナー部と言い換えることもできる）に曲面を
有する領域を設けることができることが確認できた。また、該曲面を有する領域に接して
設けられる酸化物半導体層は、被覆性よく成膜されることが示された。
本実施例では、実施の形態２に示した作製方法を用いて、上端コーナー部に曲面を有する
凸状部を形成し、該凸状部に接して酸化物半導体層を成膜する例を示す。
本実施例で用いた試料の作製方法を以下に示す。
基板としてはシリコン基板を用い、該シリコン基板上に絶縁層として酸化シリコン膜をス
パッタリング法で５００ｎｍの膜厚で成膜した。
酸化シリコン膜の成膜条件としては、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲ
ットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、高周
波（ＲＦ）電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓ
ｃｃｍ）雰囲気下、基板温度１００℃とした。
次いで、酸化シリコン膜上に金属層として、タングステン膜を膜厚１００ｎｍで成膜した
。その後、タングステン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、
レジストマスクを用いてタングステン膜をエッチングし、パターン形成されたタングステ
ン膜を形成した。タングステン膜のエッチング工程としては、ＩＣＰエッチング法により
、基板温度を７０℃とし、エッチングガスとして四フッ化炭素（ＣＦ４）、塩素（Ｃｌ）
、及び酸素（Ｏ２）（ＣＦ４：Ｃｌ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ
）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．５Ｐａで処理した。
タングステン膜のパターン形成後、レジストマスクを除去し、該パターン形成されたタン
グステン膜をハードマスクとして酸化シリコン膜をエッチングして、凸状部を形成した。
酸化シリコン膜のエッチング工程としては、ＩＣＰエッチング法により、基板温度を７０
℃とし、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメ
タン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５
ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａで処理し
た。
次いで、上述のタングステン膜のパターン形成と同じ条件にてドライエッチング処理を行
い、ハードマスクとして用いたタングステン膜を除去した。当該ドライエッチング処理後
、凸状部の上端コーナー部には、曲率半径２０ｎｍ以上６０ｎｍ以下の曲面を有する領域
が形成された。
その後、凸状部に接する酸化物半導体層として、スパッタリング法によりＩｎ−Ｇａ−Ｚ
ｎ−Ｏ膜を成膜した。
本実施例においては、基板を２００℃に加熱しながら酸化物半導体層の成膜を行った。な
お、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１
［ａｔｏｍ比］の金属酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離
を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴ
ン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下とした。酸化物半導体層の膜厚は
２０ｎｍとした。
以上の工程で得られた本実施例の試料の断面を断面走査透過型電子顕微鏡で観察した。図
１２にＳＴＥＭ像を示す。
図１２より、本実施例の試料において絶縁層５１０に形成された凸状部の上端コーナー部
に、曲面を有する領域５３２ａが形成されており、絶縁層５１０に接して設けられた酸化
物半導体層５４４も被覆性よく成膜されていることが確認できる。よって、金属層をハー
ドマスクとして用い、その後該金属層をエッチング処理することによって、凸状部の上端
コーナー部（絶縁層において膜厚の大きい第１の領域の上端コーナー部と言い換えること
もできる）に曲面を有する領域を設けることができることが確認できた。また、該曲面を
有する領域に接して設けられる酸化物半導体層は、被覆性よく成膜されることが示された
。
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１３０ 絶縁層
１３１ トレンチ
１３２ 領域
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ ゲート電極
１５０ 絶縁層
１５３ 導電層
１５４ 電極
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２３０ 絶縁層
２３１ 凸状部
２３２ 領域
２４０ レジストマスク
２４１ レジストマスク
２４２ レジストマスク
２４４ ワイドギャップ半導体層
２５０ 金属層
２５１ 金属層
２５３ 導電層
２５８ 絶縁層
２６０ 配線
２６２ トランジスタ
３１０ 絶縁層
３４４ 酸化物半導体層
３５０ メモリセル
３５１ メモリセルアレイ
３５１ａ メモリセルアレイ
３５１ｂ メモリセルアレイ
３５３ 周辺回路
３５４ 容量素子
４１０ 絶縁層
４１２ 領域
４４４ 酸化物半導体層
５１０ 絶縁層
５４４ 酸化物半導体層
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
１３０ａ 領域
１３０ｂ 領域
１４２ａ ソース電極
１４２ｂ ドレイン電極
２３０ａ 領域
２３０ｂ 領域
３４４ａ 領域
５３２ａ 領域

Claims (2)

  1. 絶縁層を形成し、
    前記絶縁層にエッチング処理を行って、トレンチを形成し、
    前記トレンチが形成された絶縁層に、プラズマ処理を行って、前記トレンチの上端部に、曲面を形成し、
    前記絶縁層上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、前記トレンチとは重ならない、ソース電極及びドレイン電極を形成し、
    前記ソース電極、前記酸化物半導体層、及び前記ドレイン電極上に、ゲート絶縁層を形成し、
    前記ゲート絶縁層を介して、前記酸化物半導体層と重なる領域を有するように、前記トレンチ内及びトレンチ上にゲート電極を形成すること特徴とする半導体装置の作製方法。
  2. 凸部を有する絶縁層を形成し、
    前記凸部を有する絶縁層に、プラズマ処理を行って、前記凸部の上端部に曲面を形成し、
    前記絶縁層上に、酸化物半導体層を形成し、
    前記酸化物半導体層上に、前記凸部とは重ならない、ソース電極及びドレイン電極を形成し、
    前記ソース電極、前記酸化物半導体層、及び前記ドレイン電極上に、ゲート絶縁層を形成し、
    前記ゲート絶縁層を介して、前記酸化物半導体層と重なる領域を有するように、前記凸部を覆うゲート電極を形成することを特徴とする半導体装置の作製方法。
JP2016156495A 2011-04-22 2016-08-09 半導体装置の作製方法 Expired - Fee Related JP6251338B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011096162 2011-04-22
JP2011096162 2011-04-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012094372A Division JP2012235103A (ja) 2011-04-22 2012-04-18 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016192580A true JP2016192580A (ja) 2016-11-10
JP6251338B2 JP6251338B2 (ja) 2017-12-20

Family

ID=47021650

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012094372A Withdrawn JP2012235103A (ja) 2011-04-22 2012-04-18 半導体装置の作製方法
JP2016156495A Expired - Fee Related JP6251338B2 (ja) 2011-04-22 2016-08-09 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012094372A Withdrawn JP2012235103A (ja) 2011-04-22 2012-04-18 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8932913B2 (ja)
JP (2) JP2012235103A (ja)
KR (1) KR101931201B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10871681B2 (en) 2017-07-28 2020-12-22 Seiko Epson Corporation Electro-optical device and electronic apparatus

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US20150294991A1 (en) * 2014-04-10 2015-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
KR102649091B1 (ko) 2015-02-06 2024-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102480052B1 (ko) 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN108630540B (zh) * 2017-03-24 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP6386126B2 (ja) * 2017-04-07 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US11101300B2 (en) * 2017-07-26 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102597945B1 (ko) 2017-09-15 2023-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124166A (ja) * 1982-12-28 1984-07-18 Seiko Instr & Electronics Ltd 半導体装置
JPH04251926A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008060524A (ja) * 2006-08-31 2008-03-13 Sharp Corp 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2009016368A (ja) * 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5229310A (en) 1991-05-03 1993-07-20 Motorola, Inc. Method for making a self-aligned vertical thin-film transistor in a semiconductor device
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR100223886B1 (ko) 1995-12-26 1999-10-15 구본준 반도체소자 및 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3217690B2 (ja) 1996-03-22 2001-10-09 株式会社東芝 半導体装置の製造方法
JPH098340A (ja) * 1996-06-06 1997-01-10 Canon Inc 光起電力素子及びその製造方法
JPH1098100A (ja) * 1996-09-20 1998-04-14 Nec Corp コンタクトホール／スルーホール形成方法
US5843846A (en) * 1996-12-31 1998-12-01 Intel Corporation Etch process to produce rounded top corners for sub-micron silicon trench applications
KR100257070B1 (ko) 1997-08-14 2000-05-15 김영환 박막트랜지스터 및 이의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003023150A (ja) 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
US20070069995A1 (en) 2005-09-28 2007-03-29 Shin Hyun S Flat panel display and a method of driving the same
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
DE602007013634D1 (de) 2006-02-10 2011-05-19 Semiconductor Energy Lab Halbleiterbauelement und Herstellungsverfahren dafür
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US20080121877A1 (en) 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5022683B2 (ja) * 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5509520B2 (ja) 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011046003A1 (en) 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102010752B1 (ko) 2009-12-04 2019-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2507822B1 (en) 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103348464B (zh) 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124166A (ja) * 1982-12-28 1984-07-18 Seiko Instr & Electronics Ltd 半導体装置
JPH04251926A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JP2006203035A (ja) * 2005-01-21 2006-08-03 Tokyo Electron Ltd プラズマエッチング方法
JP2008034760A (ja) * 2006-07-31 2008-02-14 Ricoh Co Ltd 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP2008060524A (ja) * 2006-08-31 2008-03-13 Sharp Corp 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2009016368A (ja) * 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10871681B2 (en) 2017-07-28 2020-12-22 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
KR20120120041A (ko) 2012-11-01
US8932913B2 (en) 2015-01-13
US20120270375A1 (en) 2012-10-25
JP6251338B2 (ja) 2017-12-20
KR101931201B1 (ko) 2018-12-21
JP2012235103A (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
JP6251338B2 (ja) 半導体装置の作製方法
KR102106828B1 (ko) 반도체 장치 및 상기 반도체 장치의 제작 방법
JP7368513B2 (ja) 半導体装置
JP6357568B2 (ja) 半導体装置
JP6356859B2 (ja) 半導体装置
JP6008549B2 (ja) 半導体装置
JP6026802B2 (ja) 半導体装置の作製方法
KR20120120064A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171124

R150 Certificate of patent or registration of utility model

Ref document number: 6251338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees