JP5022683B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5022683B2
JP5022683B2 JP2006323751A JP2006323751A JP5022683B2 JP 5022683 B2 JP5022683 B2 JP 5022683B2 JP 2006323751 A JP2006323751 A JP 2006323751A JP 2006323751 A JP2006323751 A JP 2006323751A JP 5022683 B2 JP5022683 B2 JP 5022683B2
Authority
JP
Japan
Prior art keywords
opening
semi
insulating substrate
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006323751A
Other languages
English (en)
Other versions
JP2008140861A (ja
Inventor
賢 小野寺
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006323751A priority Critical patent/JP5022683B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to KR1020117014974A priority patent/KR101156837B1/ko
Priority to US12/300,793 priority patent/US7749901B2/en
Priority to EP07832621.2A priority patent/EP2088619B1/en
Priority to PCT/JP2007/072899 priority patent/WO2008066059A1/ja
Priority to KR1020087027432A priority patent/KR101069956B1/ko
Priority to TW096145409A priority patent/TWI455202B/zh
Publication of JP2008140861A publication Critical patent/JP2008140861A/ja
Priority to US12/813,541 priority patent/US20100244202A1/en
Application granted granted Critical
Publication of JP5022683B2 publication Critical patent/JP5022683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、高周波帯で使用する半導体装置の製造方法に関する。
高周波帯で使用する半導体装置たとえばマイクロ波増幅装置は、電界効果型トランジスタなどの能動素子および抵抗やコンデンサなどの受動素子、高周波信号を伝送するマイクロストリップ線路などの回路素子から構成され、これらの回路素子はたとえば半絶縁性基板上に形成されている。半絶縁性基板の裏面には接地導体が形成されている。そして、回路素子を接地する場合、たとえば半絶縁性基板を貫通するビアホールを介して、半絶縁性基板上に設けた回路素子と半絶縁性基板の裏面に形成した接地導体とが電気的に接続される。
ビアホールは、半絶縁性基板の一方の面から他方の面に貫通する貫通穴を設け、貫通穴の内面に導電層を形成した構造をしている。貫通穴はたとえばエッチングで形成され、導電層はメッキや蒸着などで形成される。
上記した構成のビアホールは特許文献１などに開示されている。
特開平２−２８８４０９号公報
従来の半導体装置は、上記したように、ビアホールを形成する貫通穴はたとえばエッチングで形成され、貫通穴の内面に形成する導電層はメッキや蒸着などの方法で形成されている。
しかし、貫通穴の内面に導電層を形成する場合に、メッキや蒸着を行う金属が十分に形成されず、貫通穴の内面の一部に導電層が形成されない、いわゆる段切れが発生する場合がある。その結果、回路素子の接地が不十分になり、マイクロ波増幅装置などの電気的特性が劣化する原因になる。
本発明は、上記した欠点を解決し、ビアホールの段切れなどを防止した半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、一方の面に電極が形成された半絶縁性基板の他方の面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第１工程と、前記マスク層上にレジスト層を形成する第２工程と、光が通る領域を設けたマスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第１開口を形成する第３工程と、第１開口を形成した前記レジスト層を加熱し、前記レジスト層の第１開口の周辺に第１開口側に向かって厚さが薄くなる第１テーパ領域を形成する第４工程と、この第４工程の後、前記レジスト層の第１開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の他方の面の一部が露出する第２開口を形成すると共に、前記第２開口の周辺に第２開口側に向かって厚さが薄くなる第２テーパ領域を形成する第５工程と、この第５工程の後、前記マスク層上に残った前記レジスト層を除去する第６工程と、この第６工程の後、前記第２開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の他方の面側に位置する部分の内径がこれよりも一方の面側に位置する部分の内径よりも大きい第３テーパ領域を有する貫通穴を形成する第７工程と、前記貫通穴の内面に導電層を形成する第８工程とからなる。
本発明によれば、ビアホールを構成する貫通穴の内面に内径が変化するテーパ領域が形成される。したがって、貫通穴の内面に導電層が確実に形成され、段切れのないビアホールを有する半導体装置の製造方法が実現する。
本発明の実施形態について、図１の断面で示した工程図を参照して説明する。
図１（ａ）に示すように、半絶縁性基板１１の一方の面１１ａたとえばその表面に、ある面積をもった電極１２が形成されている。半絶縁性基板１１は、たとえばＧａＮあるいはＳｉＣなどの化合物半導体から構成されている。電極１２はＮｉなどで形成されている。電極１２には、半絶縁性基板１１のたとえば一方の面１１ａに形成された回路素子（図示せず）の接地端子などが接続される。
半絶縁性基板１１の他方の面１１ｂたとえばその裏面には、Ａｌなどの金属からなるマスク層１３が形成されている。マスク層１３を形成する金属には、後述するように、半絶縁性基板１１をドライエッチングする際に使用するエッチングガスによるエッチング速度が、半絶縁性基板１１よりも小さい特性のものが使用される。また、マスク層１３上にレジスト層１４が形成されている。
マスク層１３およびレジスト層１４が形成された半絶縁性基板１１の上方にマスクパターン１５が配置されている。マスクパターン１５はその一部に光を通すたとえば透孔１５ａが形成されている。マスクパターン１５は、透孔１５ａと電極１２とが対面する位置関係になるように配置される。マスクパターン１５の図示上方、たとえばマスクパターン１５を基準にして半絶縁性基板１１と反対側に光源１６が配置される。
次に、光源１６からマスクパターン１５を通してレジスト層１４に光を照射し、その後、現像処理を行い、図１（ｂ）に示すように、光が照射された部分、たとえば電極１２と対面する位置に第１開口１４ａを形成する。このとき、第１開口１４ａの底にマスク層１３が露出する。なお、第１開口１４ａの面積は電極の面積よりも小さくなっている。また、ここではポジ型レジストの場合で説明している。しかし、ネガ型レジストを用いることもできる。
次に、レジスト層１４を加熱する。この加熱で、図１（ｃ）に示すように、第１開口１４ａを囲む縁上端の凸部がだれて、第１開口１４ａ側に向かって厚さが薄くなる第１テーパ領域１４ｂが、第１開口１４ａの周辺にたとえば環状に形成される。
次に、レジスト層１４の第１開口１４ａを利用してマスク層１３をエッチングする。エッチングは、たとえばＡｒガスあるいはＦ、Ｃｌなどのハロゲン系のガスを用いたドライエッチングで行われる。このエッチングで、図１（ｄ）に示すように、マスク層１３に第２開口１３ａが形成され、第２開口１３ａの底に半絶縁性基板１１の他方の面１１ｂが露出する。
マスク層１３をエッチングする際に、マスクとして機能するレジスト層１４は、第１開口１４ａの周辺が第１テーパ領域１４ｂになっている（図１（ｃ））。そのため、マスク層１３をエッチングする場合に、第１テーパ領域１４ｂも、時間の経過とともに第１開口１４ａに近い厚さの薄い内側から外側へと順にエッチングが進み、第１開口１４ａの径が徐々に拡大する。
したがって、マスク層１３のエッチングは、まず第１開口１４ａの底に露出する部分がエッチングされる。その後、レジスト層１４の第１開口１４ａの径の拡大に伴って、マスク層１３も内側から外側へと徐々にエッチングが進み、第２開口１３ａの径が徐々に拡大する。このとき、マスク層１３の内側の方が外側よりもエッチングが進む。したがって、第２開口１３ａの周辺には、たとえば第２開口１３ａ側に向かって厚さが徐々に薄くなる第２テーパ領域１３ｂが、たとえば環状に形成される。
次に、図１（ｅ）に示すように、レジスト層１４を除去し、その後、マスク層１３を利用して半絶縁性基板１１をエッチングする。半絶縁性基板１１のエッチングは、たとえばＡｒガスあるいはＦ、Ｃｌなどのハロゲン系のガスを用いたドライエッチングで行われる。
半絶縁性基板１１のエッチングは、まず、第２開口１３ａの底に露出する部分、たとえば半絶縁性基板１１面に垂直な点線ｄ１で囲まれた範囲で始まる。その後、エッチングの進行によって半絶縁性基板１１を貫通する第３開口１１ｃが形成される。
このとき、図１（ｄ）で説明したレジスト層１４の場合と同様、マスク層１３の第２テーパ領域１３ｂでも、厚さの薄い内側から厚い外側へとエッチングが順に進み、第２開口１３ａの径が拡大する。したがって、半絶縁性基板１１は、第２開口１３ａの径の拡大に伴って、第３開口１１ｃの形成と並行して、第３開口１１ｃのたとえば図示上方の内径が徐々に大きくなる。この場合、第３開口１１ｃのたとえば図示上方、たとえば他方の面１１ｂ側に位置する部分がエッチングの進みが早くなる。このため、点線ｄ２に示すように、たとえば半絶縁性基板１１の他方の面１１ｂに開口する開口の内径Ｄ１の方が、一方の面１１ａに開口する開口の内径Ｄ２よりも大きくなる。したがって、他方の面１１ｂから一方の面１１ａに向って、たとえば内径が徐々に小さくなる第３テーパ領域１１ｄを有する貫通穴１１ｃが形成される。
次に、図１（ｆ）に示すようにマスク層１３を除去する。その後、蒸着あるいは電気メッキなどの方法で、半絶縁性基板１１の他方の面１２ｂおよび第３開口１１ｃの内面１１ｄ、貫通穴１１ｃに面する電極１２の裏面に、Ａｕなどの金属からなる導電層１７を形成し、ビアホールが完成する。
このとき、電極１２はビアホールを構成する貫通穴の開口を、たとえば塞いだ形になっている。また、半絶縁性基板１１の他方の面１２ｂに形成された導電層１７は、たとえば接地導体として機能する。
上記の実施形態は、図１（ｅ）の点線ｄ２に示すように、第３開口１１ｃはその深さ方向において全体がテーパ領域１１ｄになっている。導電層１７を確実に形成するためには、深さ方向の全体がテーパ領域になっていることが望ましい。しかし、第３開口１１ｃの一部、たとえば他方の面１１ｂから連続する貫通穴１１ｃの図示上方の一部領域のみにテーパ領域も設ける構成にしてもよい。この場合、全体がテーパ領域になっている場合に比べると効果は小さいものの、導電層を確実に形成する効果が得られる。
また、第３開口１１ｃの内面に導電層１７を形成する場合、マスク層１３を除去している。しかし、マスク層１３を除去することなく、マスク層１３の上から導電層１７を形成することもできる。
ここで、半絶縁性基板１１をエッチングする方法について図２の概略構造図を参照して説明する。図２は、図１に対応する部分には同じ符号を付し、重複する説明は一部省略する。
チャンバ２１内のたとえば下方にカソード２２が配置されている。カソード２２の上方でカソード２２と対向する位置にアノード２３が配置されている。たとえばアノード２３に高周波源２４が接続され、カソード２２は接地されている。そして、エッチングを行う半絶縁性基板１１が、たとえばカソード２２上に搭載される。また、チャンバ２１の図示上方には、エッチングガスたとえばＡｒガスあるいはＦ、Ｃｌなどハロゲン系元素を含むガスを供給する供給口２５が設けられている。チャンバ２１の図示下方には、チャンバ２１内のガスを排出する排出口２６が設けられている。
上記の構成で、供給口２５からエッチングガスがチャンバ２１内に送られる。エッチングガスは高周波源２４が発生する高周波で励起され、たとえば加速されたイオンなどの作用で、半絶縁性基板１１がエッチングされる。
上記した構成によれば、半絶縁性基板の貫通穴の内面にテーパ領域を設けている。この場合、貫通穴の一方の開口が大きくなり、また、貫通穴の内面の傾斜が導電層を形成する金属を受ける形になる。そのため、蒸着や電気メッキなどの方法で導電層を形成する場合、導電層が確実に形成され、段切れが防止される。
また、半絶縁性基板としてＧａＮ基板あるいはＳｉＣ基板、サファイアダイヤモンド基板などを用いた場合、これらの物質は、貫通穴を形成するためにエッチングする際の反応性が乏しく、貫通穴の内面にテーパ領域を形成することが困難になっている。たとえばＳｉＣは化学的エッチングが困難であるため、ドライエッチングなどスパッタ性の強い物理的なエッチングになる。したがって、貫通穴を形成する場合に、テーパ領域を形成することが難しく、垂直な貫通穴になりやすい。
しかし、Ａｌなどからなるテーパ加工したマスク層を用いれば、ＧａＮ基板あるいはＳｉＣ基板などに対しても、貫通穴の内面にテーパ領域を容易に形成でき、段切れのないビアホールが得られる。
また、ビアホールを形成する貫通穴の一方の開口が大きくても、電極側の開口は小さくなっている。したがって、電極を大きくする必要がなく、回路の大形化が防止される。
本発明の実施形態を説明するための断面で示した工程図である。 本発明に係る半絶縁性基板のエッチング方法を説明する概略の構造図である。
符号の説明
１１…半絶縁性基板
１１ａ…半絶縁性基板の一方の面
１１ｂ…半絶縁性基板の他方の面
１１ｃ…貫通穴
１１ｄ…貫通穴のテーパ領域
１２…電極
１３…マスク層
１４…レジスト層
１５…マスクパターン
１６…光源
１７…導電層
Ｄ１、Ｄ２…貫通穴の内径

Claims (3)

  1. 一方の面に電極が形成された半絶縁性基板の他方の面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第１工程と、前記マスク層上にレジスト層を形成する第２工程と、光が通る領域を設けたマスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第１開口を形成する第３工程と、第１開口を形成した前記レジスト層を加熱し、前記レジスト層の第１開口の周辺に第１開口側に向かって厚さが薄くなる第１テーパ領域を形成する第４工程と、この第４工程の後、前記レジスト層の第１開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の他方の面の一部が露出する第２開口を形成すると共に、前記第２開口の周辺に第２開口側に向かって厚さが薄くなる第２テーパ領域を形成する第５工程と、この第５工程の後、前記マスク層上に残った前記レジスト層を除去する第６工程と、この第６工程の後、前記第２開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の他方の面側に位置する部分の内径がこれよりも一方の面側に位置する部分の内径よりも大きい第３テーパ領域を有する貫通穴を形成する第７工程と、前記貫通穴の内面に導電層を形成する第８工程とからなる半導体装置の製造方法。
  2. マスク層の材料がアルミニウムである請求項１記載の半導体装置の製造方法。
  3. 半絶縁性基板がＧａＮ基板またはＳｉＣ基板である請求項１記載の半導体装置の製造方法。
JP2006323751A 2006-11-30 2006-11-30 半導体装置の製造方法 Active JP5022683B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006323751A JP5022683B2 (ja) 2006-11-30 2006-11-30 半導体装置の製造方法
US12/300,793 US7749901B2 (en) 2006-11-30 2007-11-28 Method for forming a tapered via of a semiconductor device
EP07832621.2A EP2088619B1 (en) 2006-11-30 2007-11-28 Semiconductor device manufacturing method
PCT/JP2007/072899 WO2008066059A1 (en) 2006-11-30 2007-11-28 Semiconductor device and semiconductor device manufacturing method
KR1020117014974A KR101156837B1 (ko) 2006-11-30 2007-11-28 반도체 장치
KR1020087027432A KR101069956B1 (ko) 2006-11-30 2007-11-28 반도체 장치 및 반도체 장치의 제조 방법
TW096145409A TWI455202B (zh) 2006-11-30 2007-11-29 Semiconductor device and method for manufacturing semiconductor device
US12/813,541 US20100244202A1 (en) 2006-11-30 2010-06-11 Semiconductor device and fabrication method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323751A JP5022683B2 (ja) 2006-11-30 2006-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008140861A JP2008140861A (ja) 2008-06-19
JP5022683B2 true JP5022683B2 (ja) 2012-09-12

Family

ID=39467849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323751A Active JP5022683B2 (ja) 2006-11-30 2006-11-30 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7749901B2 (ja)
EP (1) EP2088619B1 (ja)
JP (1) JP5022683B2 (ja)
KR (2) KR101069956B1 (ja)
TW (1) TWI455202B (ja)
WO (1) WO2008066059A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060912A (ja) * 2009-09-08 2011-03-24 Toshiba Corp 半導体装置
JP5649355B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5649356B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5589243B2 (ja) * 2010-07-30 2014-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8410580B2 (en) 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
WO2012102314A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
EP2500938A1 (en) 2011-03-17 2012-09-19 Nxp B.V. Package for a semiconductor device, and a method of manufacturing such package
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) * 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8653558B2 (en) 2011-10-14 2014-02-18 Freescale Semiconductor, Inc. Semiconductor device and method of making
KR20140104778A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
JP5754452B2 (ja) * 2013-03-08 2015-07-29 富士通株式会社 半導体装置の製造方法
CN105097496B (zh) * 2014-05-16 2018-04-06 北京北方华创微电子装备有限公司 刻蚀的方法
KR102352237B1 (ko) 2014-10-23 2022-01-18 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
EP3333897B1 (en) * 2016-12-06 2023-06-07 Infineon Technologies AG Method for manufacturing a iii-n semiconductor device with a through-substrate via
KR101897653B1 (ko) 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
JP6265307B1 (ja) * 2017-03-24 2018-01-24 三菱電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
JPS6150347A (ja) * 1984-08-20 1986-03-12 Sanyo Electric Co Ltd コンタクトホ−ルの形成方法
JPS63207132A (ja) * 1987-02-24 1988-08-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP0286855A1 (de) * 1987-04-15 1988-10-19 BBC Brown Boveri AG Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US4992764A (en) * 1989-02-21 1991-02-12 Hittite Microwave Corporation High-power FET circuit
JPH07118619B2 (ja) 1989-04-27 1995-12-18 三菱電機株式会社 抵抗帰還型増幅器
JPH05102106A (ja) * 1991-10-03 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2616380B2 (ja) * 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US6081006A (en) * 1998-08-13 2000-06-27 Cisco Systems, Inc. Reduced size field effect transistor
JP2001028425A (ja) 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3527496B2 (ja) * 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6559048B1 (en) * 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
CN100377353C (zh) * 2004-01-26 2008-03-26 雅马哈株式会社 半导体衬底
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
JP2008098581A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090146261A1 (en) 2009-06-11
EP2088619B1 (en) 2013-05-15
EP2088619A4 (en) 2011-10-26
TWI455202B (zh) 2014-10-01
JP2008140861A (ja) 2008-06-19
WO2008066059A1 (en) 2008-06-05
KR20090028506A (ko) 2009-03-18
KR101069956B1 (ko) 2011-10-04
US7749901B2 (en) 2010-07-06
TW200837829A (en) 2008-09-16
KR20110088596A (ko) 2011-08-03
EP2088619A1 (en) 2009-08-12
US20100244202A1 (en) 2010-09-30
KR101156837B1 (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
JP5022683B2 (ja) 半導体装置の製造方法
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
JP5100185B2 (ja) 半導体装置およびその製造方法
US20160372373A1 (en) Method for producing waveguide substrate
JP2022031792A (ja) 有孔基板及び実装基板
KR20220030279A (ko) 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
JP2017228637A (ja) 半導体基板の加工方法、および半導体基板
KR100455723B1 (ko) 비트라인 형성방법
JP6936965B2 (ja) 配線基板及びその製造方法
EP1531360B1 (en) Stencil mask and method of producing the same
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
KR102140001B1 (ko) 배선 기판의 가공 방법
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
EP1531361A2 (en) Stencil mask and method of producing the same
JP7077734B2 (ja) 構造体、およびその製造方法
KR20240050474A (ko) 인쇄 회로 기판 제조 공정 및 인쇄 회로 기판
JP2024061171A (ja) 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法
KR100355606B1 (ko) 반도체소자의 콘택홀 형성방법
JP2006222154A (ja) 半導体装置の製造方法
JPH05152435A (ja) 半導体装置の製造方法
JPH11177030A (ja) 半導体装置およびその製造方法
KR20050059788A (ko) 반도체소자의 비트라인 형성방법
JP2006147870A (ja) 半導体装置の製造方法および液状材料の塗布方法
KR20010100531A (ko) 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

R151 Written notification of patent or utility model registration

Ref document number: 5022683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3