KR20220030279A - 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판 - Google Patents

인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판 Download PDF

Info

Publication number
KR20220030279A
KR20220030279A KR1020227003720A KR20227003720A KR20220030279A KR 20220030279 A KR20220030279 A KR 20220030279A KR 1020227003720 A KR1020227003720 A KR 1020227003720A KR 20227003720 A KR20227003720 A KR 20227003720A KR 20220030279 A KR20220030279 A KR 20220030279A
Authority
KR
South Korea
Prior art keywords
metal layer
substrate
cover metal
trench
conductor structure
Prior art date
Application number
KR1020227003720A
Other languages
English (en)
Inventor
크리스티앙 슈미트
Original Assignee
게부르. 쉬미트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게부르. 쉬미트 게엠베하 filed Critical 게부르. 쉬미트 게엠베하
Publication of KR20220030279A publication Critical patent/KR20220030279A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따르면, 인쇄회로기판을 제조하기 위하여, 필름 또는 플레이트로서 구현되고 제1 기판 면(101a) 및 제2 기판 면을 갖는 베이스 기판(101)이 제공되며, 베이스 기판은 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되며, 베이스 기판에서 제1 기판 면(101a)은 커버 금속층(102)으로 덮인다. 제1 기판 면(101a)을, 제1 기판 면(101a)에 커버 금속층(102)이 없는 적어도 하나의 제1 부분 영역(104) 및 제1 기판 면(101a)이 커버 금속층(102)으로 덮인 적어도 하나의 제2 부분 영역(105)으로 세분하면서, 커버 금속층(102)은 부분적으로 제거된다. 플라즈마가 제1 기판 면(101a)에 작용하게 함으로써, 적어도 하나의 트렌치(106)를 형성하는 동안, 적어도 하나의 제1 부분 영역(104)에서 폴리머 재료는 제거된다. 그 후, 적어도 하나의 트렌치(106)는 충전 금속(108)으로 충전되고, 적어도 하나의 제2 부분 영역(105)에 전도체 구조(109) 또는 전도체 구조의 일부를 형성되는 동안, 커버 금속층(102)은 제거된다. 필요하다면, 충전된 적어도 하나의 트렌치(106)로 제1 기판 면(101a)을 평탄화하는 단계가 뒤따른다.
이 방법은 단층 및 다층 인쇄회로기판을 제조하는 데 적합하다.

Description

인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
후술하는 본 발명은 인쇄회로기판의 제조방법, 및 상기 제조 방법에 따라 제조된 인쇄회로기판에 관한 것이다.
인쇄회로기판(줄여서 PCB)은 전자 부품의 캐리어 역할을 하며 전기 접촉을 보장한다. 거의 모든 전자 장치에는 하나 이상의 인쇄회로기판이 포함된다.
인쇄회로기판은 베이스 기판을 항상 포함하는데, 이러한 베이스 기판은 전기 비-전도성 방식으로 구현되고 적어도 하나의 기판 면 상에서 전자 부품과 전기 접촉하기 위한 전도체 트랙(줄여서 전도체 구조)으로 구성된 구조를 갖는다. 일반적으로, 인쇄회로기판의 베이스 기판은 섬유-강화 플라스틱, 플라스틱 필름 또는 경질 종이로 구성된다. 전도체 트랙은 일반적으로 금속, 가령, 구리로 구성된다.
가장 단순한 경우, 베이스 기판의 한 면에만 전도체 구조가 있다. 그러나, 더 복잡한 회로에는 종종 하나 이상의 전도체 트랙 평면이 필요하며, 다층 인쇄회로기판(다층 기판, 줄여서 MLB라고도 지칭됨)이 필요하다. 이러한 경우에, 예를 들어, 캐리어 층의 양면에 전도체 구조가 제공될 수 있거나, 그렇지 않으면 각각 전도체 트랙 평면을 갖는 복수의 베이스 기판이 결합되어 MLB를 형성할 수 있다. 특히, 양면에 전도체 구조가 제공된 베이스 기판은 또한 다층 구조의 베이스를 형성할 수 있다. 서로 다른 전도체 트랙 평면의 전도체 트랙은 비아(via)를 통해 서로 전기적으로 연결될 수 있다. 이를 위해, 예를 들어 홀(hole)이 베이스 기판으로 천공될 수 있으며, 천공된 홀의 벽이 금속화될 수 있다.
베이스 기판에 전도체 구조를 형성하는 것은 일반적으로 포토레지스트(줄여서 레지스트)를 사용하는 다-단계 포토리소그래피 공정에서 감산 방식으로 수행되며, 현상액에서의 용해도는 방사선에 의해, 특히 자외선에 의해 영향을 받을 수 있다. 일상적인 절차에서, 금속층이 베이스 기판 위에 형성되고 포토레지스트 층으로 덮인다. 포토레지스트의 층은 예를 들어 금속층 상에 적층될 수 있다(laminated). 그 후, 포토레지스트의 층은 노출 단계에서 전술한 방사선을 받게 되며, 여기서 층의 일부 영역은 노광 마스크에 의해 방사선에 대한 노출로부터 보호된다. 사용된 포토레지스트 및 사용된 현상액에 따라, 노출 단계 후에, 포토레지스트의 층의 노출된 부분 영역 또는 노출되지 않은 부분 영역이 현상액에 용해되고, 후속 단계에서 제거될 수 있다. 이 후속 단계인 현상 단계에서, 베이스 기판 상의 금속층의 부분 영역이 덮이지 않고, 추가 후속 단계인 에칭 단계에서 습식-화학적으로 제거될 수 있다. 레지스트가 후속적으로 완전히 제거된 후 남아 있는 금속층의 잔여물이 원하는 전도체 구조를 형성한다. 선택적으로, 전도체 구조는 증착 단계에서, 예를 들어, 적절한 금속의 전기증착(electrodeposition)에 의해 강화될 수 있다.
제조 지시로 인해, 전도체 트랙은 베이스 기판의 표면에 위치한다. 이는 MLB 제조에 불리할 수 있다. 전도체 트랙이 구비된 베이스 기판의 표면을 추가 베이스 기판과 함께 가압하면, 가압 동안 발생하는 압력 및 온도에 의해 야기되는 편차로 인해, 종종 모니터링 및 수정이 필요하다. 베이스 기판의 표면에 있는 전도체 트랙은 특정 정도로 이러한 부하(loading)를 받는다. 기판 상의 전도체 트랙의 거리 및 치수가 작으면 작을수록, 일반적으로 예를 들어 기존 임피던스 및 신호 속도 요구 사항에 관해 모니터링 및 수정에 대한 상응하는 필요성이 점점 더 커진다.
게다가, 전통적인 감산 공정(subtractive process)의 일반적인 단점은 제조되는 전도체 구조의 분해능(resolution)이 제한된다는 것이다. 따라서 낮은 두 자리 또는 한 자리 μm 범위의 폭을 갖는 전도체 트랙을 제조하는 것은 사실상 불가능하다.
최근 몇 년 동안 적층 및 반-적층 방식의 접근법이 전도체 트랙을 형성하기 위해 점점 더 많이 사용되어왔다(SAP: 반-적층 공정 및 mSAP: 변형 반-적층 공정). 이러한 접근법을 통해 감산 공정에서 가능한 것보다 더 높은 분해능으로 전도체 트랙 구조를 제조할 수 있다. 그러나, 이러한 발전은 막대한 기술적 복잡성을 희생시키면서 달성되며, 이는 수율 손실과 높은 제조 비용에 반영된다.
본 발명은 설명된 문제점들을 방지하거나 적어도 감소시키는 것을 가능하게 하는 인쇄회로기판을 제조하기 위한 절차를 개발하는 목적에 기초한다.
이러한 목적을 달성하기 위해, 본 발명은 특히 청구항 제1항의 특징을 갖는 바람직한 실시예에서 하기에 기술된 방법을 제안한다. 하기에 기술된, 특히 청구항 제14항에 따른 바람직한 실시예에 기술된 인쇄회로기판이 본 발명에 포함된다. 종속항은 본 방법의 특히 바람직한 실시예의 변형예에 관한 것이다. 모든 청구범위는 본 명세서의 설명의 내용에 참조로 포함된다.
금속성 전도체 구조를 포함하는 인쇄회로기판을 제조하기 위한 본 발명에 따른 방법은:
a. 필름 또는 플레이트로서 구현되고 제1 기판 면 및 제2 기판 면을 갖는 베이스 기판을 제공하는 단계를 포함하되, 상기 베이스 기판은 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되며, 제1 기판 면은 커버 금속층으로 덮이고,
b. 제1 기판 면을, 제1 기판 면에 커버 금속층이 없는 적어도 하나의 제1 부분 영역 및 제1 기판 면이 커버 금속층으로 덮인 적어도 하나의 제2 부분 영역으로 세분하면서, 커버 금속층을 부분적으로 제거하는 단계,
c. 플라즈마가 제1 기판 면에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치(trench)를 형성하는 동안, 적어도 하나의 제1 부분 영역에서 폴리머 재료는 제거되며,
d. 충전 금속으로 적어도 하나의 트렌치를 충전하는 단계, 및
e. 전도체 구조 또는 전도체 구조의 일부를 형성하면서, 적어도 하나의 제2 부분 영역에서 커버 금속층을 완전히 제거하는 단계를 포함한다.
본 발명에 따른 방법은 하나의 평면에 하나의 전도체 구조를 갖는 오직 하나의 베이스 기판을 포함하는 단층 인쇄회로기판을 제조하는 데, 및 적어도 2개의 평면에 전도체 구조를 포함하고 일반적으로 복수의 베이스 기판을 포함하는 다층 인쇄회로기판을 제조하는 데 적합하다. 다층 인쇄회로기판을 제조하는 경우, 단계 e에서 커버 금속층을 제거하면, 결과적으로 인쇄회로기판의 전체 전도체 구조의 오직 일부만 형성된다. 단층 인쇄회로기판을 제조하는 경우, 바람직하게는 인쇄회로기판의 전체 전도체 구조는 단계 e에서 형성된다.
특히 바람직한 실시예에서, 본 방법은 다음과 같이 바로 다음 단계 f를 추가로 포함한다:
f. 충전된 적어도 하나의 트렌치로 제1 기판 면을 평탄화하는 단계.
이에 관해, 더욱 자세한 설명이 이어진다.
베이스 기판의 선택
본 발명의 하나의 바람직한 변형예에서, 상기 방법은 다음의 특징들 중 적어도 하나를 포함한다:
a. 베이스 기판은 10 μm 내지 3 mm 범위, 바람직하게는 10 μm 내지 2 mm 범위의 두께를 가지거나,
b. 유기 폴리머 재료는 폴리이미드, 폴리아미드, 테플론, 폴리에스테르, 폴리페닐렌설피드, 폴리옥시메틸렌 및 폴리에테르 케톤을 포함하는 그룹으로부터 선택된다.
바람직하게는, 특징 a 및 b는, 서로 조합하여 구현된다.
특히 바람직하게는, 베이스 기판은 폴리머 재료, 특히 위에서 언급된 폴리머 재료 중 하나로 구성된 필름이다. 이는 특히 제조되는 인쇄회로기판이 다층 방식으로 구현되는 경우에 해당된다. 단층 인쇄회로기판의 경우, 플레이트로 구현되는 비교적 두꺼운 베이스 기판이 선택되는 것이 바람직하다.
선택적으로는, 베이스 기판은 충전제(filler), 특히 유전체 충전제를 포함할 수 있다. 예로서, 베이스 기판은 그 내부에 이산화규소 입자가 매립된 위에서 언급된 폴리머 재료 중 하나로 구성된 필름일 수 있다.
적절한 유전체 충전제는, 특히, 금속 또는 반금속 산화물(이산화규소 외에도, 특히 산화 알루미늄, 산화 지르코늄 또는 산화 티타늄) 및 기타 세라믹 충전제(특히 탄화규소 또는 질화붕소 또는 탄화붕소)을 포함한다. 실리콘도 선택적으로 사용할 수 있다.
충전제는 바람직하게는 특히 나노범위(< 1 μm)의 평균 입자 크기(d50)를 갖는 미립자 형태로 존재한다.
특히 바람직하게는, 본 발명에 따른 방법은 다음의 특징들 중 적어도 하나의 특징에 의해 구별된다:
a. 베이스 기판 및/또는 절연층은 충전제, 특히 유전체 충전제를 포함하거나,
b. 베이스 기판 및/또는 절연층은 충전제를 포함하는 플라스틱 필름이거나,
c. 충전제는 평균 입자 크기(d50)가 < 1 μm 미만이다.
바람직하게는, 특징 a 및 b, 특히 특징 a 내지 c는 서로 조합하여 구현된다.
취급을 용이하게 하기 위해, 베이스 기판은 처리 목적을 위해 예를 들어 유리 또는 알루미늄으로 구성된 캐리어 또는 보조 기판에 제공될 수 있다.
커버 금속층의 형성 및 특성
본 발명의 추가의 바람직한 변형예에서, 상기 방법은 다음의 특징들 중 적어도 하나를 포함한다:
a. 구리로 구성되거나 혹은 구리 합금으로 구성된 층이 커버 금속층으로 선택되거나,
b. 커버 금속층은 10 nm 내지 10 μm 범위, 바람직하게는 20 nm 내지 6 μm 범위의 두께를 갖는다.
바람직하게는, 특징 a 및 b는, 서로 조합하여 구현된다.
이상적으로는, 커버 금속층이 하기 설명되는 바와 같이 에칭 배리어(etching barrier)으로서의 기술적 기능을 수행할 수 있도록 하기 위하여, 커버 층이 밀폐되어야 하고 바람직하게는 최소 두께가 과소하지 않아야 한다.
구리 또는 구리 합금의 대안으로, 티타늄 및 니켈-크롬 합금도 커버 금속으로 적합하다.
커버 금속층을 형성하기 위해, 원칙적으로는, 커버 금속층으로서, 금속 필름, 특히 구리 필름이 제1 기판 면에 클래딩(cladding)으로서 적층되거나 제공되는 것이 가능하다. 하지만, 상기 방법이 다음 단계들 중 적어도 하나를 포함하는 것이 바람직하다:
a. 베이스 기판을 제공하기 위해, 커버 금속층은 물리적 또는 화학적 기상 증착에 의해 제1 기판 면에 형성되거나,
b.커버 금속층은 스퍼터링(sputtering)에 의해 제1 기판 면에 형성되거나,
c. 커버 금속층은 습식-화학 코팅 공정에 의해 형성된다.
바람직하게는, 특징 a 및 b는, 서로 조합하여 구현된다.
물리적 및 화학적 기상 증착에 의한 금속화 및 습식-화학 코팅 공정에 의한 금속층의 형성은 공지의 종래 기술이며 더 이상의 설명이 필요하지 않다.
특히 바람직하게는, 커버 금속층으로서, 구리층이 베이스 기판 상에 스퍼터링 된다.
접착-촉진 접착 층이, 커버 금속층의 형성 전에 또는 커버 금속층의 제공 동안, 제1 기판 면에 제공되는 것이 바람직할 수도 있다.
커버 금속층을 부분적으로 제거할 때 가능한 절차
본 발명의 추가의 바람직한 변형예에서, 상기 방법은 다음의 특징들 중 적어도 하나를 포함한다:
a. 제1 기판 면 상의 커버 금속층을 부분적으로 제거하는 것은 마스킹(masking) 및 습식-화학 에칭 단계를 사용하여 수행되거나,
b. 제1 기판 면 상의 커버 금속층을 부분적으로 제거하는 것은 레이저에 의해 수행된다.
마스킹 및 습식-화학 에칭 단계를 사용하여 제1 커버 금속층을 제거하는 것은 자세한 설명이 필요하지 않은 전통적인 절차이다. 마스킹 목적으로, 커버 금속층은 제1 단계에서 포토레지스트로 코팅될 수 있으며, 예를 들어, 상기 포토레지스트는 부분적으로 노출되고 앞에서 설명된 바와 같이 현상액의 도움으로 노출된 영역에서 제거된다. 덮이지 않은 커버 금속층은 습식-화학 에칭 단계에서 에칭된다. 이것은 예를 들어 염화구리 또는 과황산암모늄을 기반으로 하는 에칭 용액의 도움으로 수행될 수 있다.
대안으로, 커버 금속층은 레이저에 의해 제거될 수 있다.
플라즈마에 의해 폴리머 재료를 제거할 때 바람직한 변형예
본 발명의 추가의 바람직한 변형예에서, 상기 방법은 다음 단계들 중 하나를 포함한다:
a. 플라즈마를 제공하기 위해, O2, H2, N2, 아르곤, 헬륨, CF4, C3F8, CHF3 및 O2/CF4와 같은 상기 가스들의 혼합물을 포함하는 그룹으로부터 공정 가스가 사용되거나,
b. 영하 15℃ 내지 200℃ 범위, 바람직하게는 영하 15℃ 내지 80℃ 범위의 온도에서 플라즈마가 작동하게 한다.
바람직하게는, 특징 a 및 b는, 서로 조합하여 구현된다.
특히 바람직하게는, 본 발명에서 플라즈마를 제공하기 위해 사용되는 공정 가스는 CF4, C3F8 및 CHF3를 포함하는 그룹으로부터 반응성 가스 중 적어도 하나를 포함한다.
플라즈마에 의한 에칭도 종래 기술이다. 에칭되는 재료를 가스상(gas phase)으로 변환할 수 있는 공정 가스는 플라즈마 에칭 동안 사용된다. 에칭된 재료가 풍부한 가스는 펌핑되고 새로운 공정 가스가 공급된다. 따라서 지속적인 제거가 이루어진다.
특히 바람직하게는, 본 발명에서, 예를 들어 DC 바이어스를 갖는 ICP 발생기에 의해 생성된, 유도 결합 플라즈마(ICP 플라즈마)가 사용된다.
바로 위에서 언급한 공정 가스는 전술한 바람직한 폴리머 재료의 에칭에 특히 적합하다.
이 경우, 제1 기판 면의 적어도 하나의 제1 부분 영역에서, 폴리머 재료로 구성된 베이스 기판이 플라즈마와 직접 접촉할 수 있으며, 제1 기판 면의 적어도 하나의 제2 부분 영역은 커버 금속층으로 덮여 있는 것이 중요하다. 일반적으로, 금속은, 특히, 상기 언급된 공정 가스를 사용할 때, 플라즈마에 의해 폴리머 재료보다 더 천천히 에칭된다. 결과적으로, 플라즈마가 작용하도록 허용될 때, 트렌치는 제1 기판 면의 적어도 하나의 제1 부분 영역의 영역에만 독점적으로 형성되며, 커버 금속층은 플라즈마로부터 적어도 하나의 제2 부분 영역을 차폐하는 배리어를 형성한다. 따라서, 베이스 기판의 표면은 표적 방식으로 트렌치로 구조화될 수 있다(structured).
또한, 플라즈마 처리 동안, 적절하다면, 제2 부분 영역에서, 잔류 포토레지스트도 제1 기판 면으로부터 제거된다. 결과적으로, 별도의 레지스트 스트리핑(stripping)이 절대적으로 필요한 것은 아니다.
특히 바람직한 실시예에서, 플라즈마는 이방성 에칭 공정에서 사용된다. 이상적으로는, 이 경우, 플라즈마의 이온이 에칭되는 기판의 표면에 수직으로 가속된다. 가속 이온은 물리적 스퍼터링 제거를 제공한다.
반응성 이온 에칭(RIE) 및 반응성 이온 빔 에칭(RIBE)의 실시예는 이방성 에칭 공정으로서 특히 적합하다.
따라서, 바람직한 실시예에서, 본 발명에 따른 방법은 다음의 특징들 중 적어도 하나의 특징에 의해 구별된다:
a. 제1항의 단계 c 및/또는 j에서 플라즈마는 이방성 에칭 공정에서 사용되거나,
b. 이방성 에칭 공정 동안, 플라즈마의 이온은 제1 기판 면 및/또는 상부 면에 수직으로 가속되거나,
c. 플라즈마를 제공하기 위해 사용되는 공정 가스는 CF4, C3F8 및 CHF3를 포함하는 그룹으로부터 반응성 가스 중 적어도 하나를 포함한다.
바람직하게는, 특징 a 및 b는, 특히 바람직하게는, 특징 a 내지 c는, 서로 조합하여 구현된다.
놀랍게도, 상기 언급된 미립자 충전제의 존재는 플라즈마에 의해 제거된 재료의 결과에 특히 유리한 효과를 갖는다는 것이 밝혀졌다.
플라즈마에 의해, 제1 기판 면에 트렌치를 도입할 수 있을 뿐만 아니라, 예를 들어 블라인드 홀(blind hole)을 생성하거나 베이스 기판에 관통 홀을 형성하기 위하여, 제1 기판 면의 표면에 이미 존재하고 있는 트렌치를 추가로 깊게 하는 것도 가능하다. 이 목적을 위해, 본 방법은 다음의 추가 단계를 포함할 수 있다:
a. 제1항의 단계 a 전에, 사전처리에 대해, 적어도 하나의 트렌치가 제1 기판 면 내에 도입되는 단계,
b. 제1항의 단계 a에서 베이스 기판을 제공하기 위해, 적어도 하나의 트렌치를 갖는 제 1 기판 면이 커버 금속층으로 덮인 단계.
이러한 방식으로 사전처리된 베이스 기판이 전술한 플라즈마 처리를 받게 되면, 상기 플라즈마 처리로 인해, 제1 기판 면의 적어도 하나의 제1 부분 영역에 적어도 하나의 트렌치가 형성되고, 사전처리 동안 베이스 기판 내에 도입된 트렌치가 제1 부분 영역과 중첩될 때, 이들은 플라즈마 처리에 의해 더 깊어진다.
사전처리에서 적어도 하나의 트렌치를 도입하는 것은, 바람직하게는 제1항의 단계 c와 유사하게, 플라즈마가 작용하도록 함으로써 수행된다. 이러한 목적에 필요한 마스크를 형성하기 위해, 사전처리는 또한 포토리소그래피 단계를 포함할 수 있다.
충전 금속의 선택 및 제공
본 발명의 추가의 바람직한 변형예에서, 상기 방법은 다음 단계들 중 하나를 포함한다:
a. 적어도 하나의 트렌치를 충전하기 위해, 적어도 하나의 트렌치는 한 단계에서 금속화되고, 금속화된 적어도 하나의 트렌치는 후속 단계에서 충전 금속으로 충전되거나,
b. 적어도 하나의 트렌치의 금속화는 물리적 또는 화학적 기상 증착에 의해, 특히 제1 기판 면의 스퍼터링에 의해, 또는 습식-화학적으로 수행되거나,
c. 제1 기판 면은 전체 영역에 걸쳐 금속화된다.
바람직하게는, 상기 특징 a 및 b, 특히 특징 a 내지 c는 서로 조합하여 구현된다.
바람직하게는, 금속화에 있어서, 구리 또는 구리 합금으로 구성된 얇은 층이 형성된다.
습식-화학 금속화의 경우, 금속화는 예를 들어 용액으로부터 구리를 증착함으로써 수행된다.
충전 금속으로의 충전은 바람직하게는 전기화학적 증착에 의해 수행된다. 특히 바람직하게는, 충전은 소위 비아 충전 방법(via fill method)에 의해 수행되는데, 이 방법은 적어도 하나의 트렌치 및 선택적으로는 천공된 홀 또는 블라인드 홀에서 증착이 우선적으로 수행될 수 있도록 하는 동시에 제1 기판 면에는 원하지 않는 증착을 최소화시키며 적어도 하나의 제2 부분 영역에서는 커버 금속층을 강화시킨다.
전체 영역에 걸쳐 제공된 금속화 층은 후속 전기화학적 증착을 위한 음극 접촉(cathodic contact)을 그 위치에 배치시킬 수 있고 전체 기판 면이 코팅될 수 있도록 보장하기 위해 제1 기판 면의 전기적 접촉을 가능하게 한다.
원칙적으로는, 인쇄회로기판에서 전도체 트랙 구조를 생성할 수 있는 모든 금속 및 합금은 충전 금속으로서 적합하다. 그러나, 특히, 바람직하게는:
a. 적어도 하나의 트렌치가 충전되는 충전 금속은 구리 또는 구리 합금이다.
커버 금속층의 완전한 제거/평탄화 동안 가능한 절차
본 발명의 추가의 바람직한 변형예에서, 상기 방법은 다음의 특징들 중 적어도 하나를 포함한다:
a. 적어도 하나의 제2 부분 영역에서 커버 금속층을 제거하는 것은 에칭 단계에 의해 수행되거나,
b. 적어도 하나의 제2 부분 영역에서 커버 금속층을 제거하는 것은 제1 기판 면의 기계적 처리에 의해 수행된다.
에칭 단계는, 예를 들어 염산과 같은 강산을 사용하는 전통적인 에칭 단계이다.
커버 금속층이 기계적으로 제거되면, 커버 금속층은 예를 들어 연마 및/또는 연삭에 의해 제거될 수 있다. 목적은 적어도 하나의 제2 부분 영역에서 커버 금속층을 완전히 제거하는 것이다. 이것에 의해서만 전도체 구조 또는 전도체 구조 일부의 형성이 완료된다.
커버 금속층을 완전히 제거하는 것은, 바람직하게는, 충전 금속이 적어도 하나의 트렌치의 에지 또는 에지들을 넘어 돌출하는 한, 적어도 하나의 부분 영역 및 선택적으로는 적어도 하나의 트렌치 영역에서, 충전 금속을 제거하는 것을 포함한다.
특히 유리하게는, 제1 기판 면의 기계적 처리 동안, 커버 금속층을 제거하는 것과 동시에 제1 기판 면의 평탄화를 달성하는 것이 가능하다. 이러한 평탄화의 목적은 표면으로부터 돌출된 전도체 트랙이 없도록 제1 기판 면을 평평하게 하는 것이다. 대신에, 전도체 구조는 바람직하게는 적어도 하나의 트렌치에 완전히 매립된다.
MLB 제조
설명된 방법에 따라 처리된 베이스 기판의 경우, 형성된 전도체 구조는 한 평면에서 베이스 기판 내에 배열된다. 그러나, 이 방법은 MLB를 제조를 가능하게 하는데, 즉 상이한 평면에 전도체 구조를 포함하는 인쇄회로기판의 제조를 가능하게 한다.
MLB를 제조하는 데 특히 선호되는 3개의 변형예가 있다:
변형예 1
상기 변형예 에서, 본 발명에 따른 방법은 하기의 2개의 바로 이어지는 추가 단계 a 및 b에 의해 구별된다:
a. 베이스 기판에는 둘 다 커버 금속층으로 덮인 제1 및 제2 기판 면이 제공되거나,
b. 두 기판 면은, 전도체 구조를 형성하기 위하여, 제1항의 단계 b 내지 e에 의해, 선택적으로는 제1항의 단계 b 내지 f에 의해 처리된다.
변형예 1에서, 단계 b는 세부적으로는 다음 단계를 반드시 포함한다:
- 기판 면을, 기판 면에 커버 금속층이 없는 적어도 하나의 제1 부분 영역 및 기판 면이 커버 금속층으로 덮인 적어도 하나의 제2 부분 영역으로 세분하면서, 제1 및 제2 기판 면 상에서 커버 금속층을 부분적으로 제거하는 단계,
- 플라즈마가 기판 면에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치를 형성하는 동안, 적어도 하나의 제1 부분 영역에서 폴리머 재료는 제거되며,
- 충전 금속으로 적어도 하나의 트렌치를 충전하는 단계, 및
- 각각의 경우, 전도체 구조를 형성하면서, 적어도 하나의 제2 부분 영역에서 커버 금속층을 완전히 제거하는 단계.
바람직하게는, 기판 면들은 연속적으로 처리된다.
변형예 2
상기 변형예 에서, 본 발명에 따른 방법은 하기의 3개의 바로 이어지는 추가 단계 a 내지 c에 의해 구별된다:
a. 베이스 기판을 제공하는 단계를 포함하되, 상기 베이스 기판의 제1 기판 면 상에, 제1항의 단계 b 내지 f에 따라 전도체 구조가 형성되고, 베이스 기판의 제2 기판 면에는 커버 금속이 없으며,
b. 커버 금속층을 제2 기판 면에 제공하는 단계,
c. 제1항의 단계 b 내지 e에 따라, 선택적으로는 제1항의 단계 b 내지 f에 따라, 제2 기판 면의 처리에 의해, 제2 기판 면에 전도체 구조를 형성하는 단계.
변형예 2에서, 단계 c는 세부적으로는 다음 단계를 반드시 포함한다:
- 제2 기판 면을, 제2 기판 면에 커버 금속층이 없는 적어도 하나의 제1 부분 영역 및 제2 기판 면이 커버 금속층으로 덮인 적어도 하나의 제2 부분 영역으로 세분하면서, 제2 기판 면 상에서 커버 금속층을 부분적으로 제거하는 단계,
- 플라즈마가 제2 기판 면에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치를 형성하는 동안, 적어도 하나의 제1 부분 영역에서 폴리머 재료는 제거되며,
- 충전 금속으로 적어도 하나의 트렌치를 충전하는 단계, 및
- 전도체 구조를 형성하면서, 적어도 하나의 제2 부분 영역에서 커버 금속층을 완전히 제거하는 단계.
변형예 3
상기 변형예 에서, 본 발명에 따른 방법은 하기의 4개의 바로 이어지는 추가 단계 a 내지 d에 의해 구별된다:
a. 베이스 기판에는 다층 인쇄회로기판을 형성하기 위하여 제1 인쇄회로기판 층으로서 제1 전도체 구조와 같은 전도체 구조가 제공되며, 전도체 구조를 형성하는 동안, 베이스 기판의 제1 기판 면은 제1 항의 단계 b 내지 e에 따라, 바람직하게는 제1항의 단계 b 내지 f에 따라 처리되거나,
b. 제1 전도체 구조를 절연층으로 덮는 단계로서, 상기 절연층은 베이스 기판이 있는 복합 조립체(composite assembly)에서 전도체 구조와 직접 접촉하는 밑면 및 전도체 구조로부터 멀어지는 방향을 향하는 상부 면을 가지며, 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되고,
c. 아직 존재하지 않는다면, 절연층의 상부 면에 커버 금속층을 형성하는 단계,
d. 제2 전도체 구조를 갖는 제2 인쇄회로기판 층을 형성하는 동안, 제1항의 단계 b 내지 e와 유사하게 절연층의 상부 면 처리를 수행하는 단계.
변형예 3에서, 단계 d는 세부적으로는 다음 단계를 반드시 포함한다:
- 상부 면을, 상부 면에 커버 금속층이 없는 적어도 하나의 제1 부분 영역 및 상부 면이 커버 금속층으로 덮인 적어도 하나의 제2 부분 영역으로 세분하면서, 상부 면 상에서 커버 금속층을 부분적으로 제거하는 단계,
- 플라즈마가 상부 면에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치를 형성하는 동안, 적어도 하나의 제1 부분 영역에서 폴리머 재료는 제거되며,
- 충전 금속으로 적어도 하나의 트렌치를 충전하는 단계, 및
- 제2 전도체 구조를 형성하면서, 적어도 하나의 제2 부분 영역에서 커버 금속층을 완전히 제거하는 단계.
변형예 1 및 2는, 각각, 적어도 하나의 트렌치에 매립된 전도체 구조가 제공되는 두 기판 면을 갖는 베이스 기판을 제공하지만, 변형예 3은 각각 전도체 구조를 갖는 적어도 2개의 인쇄회로기판 층을 포함하는 다층 인쇄회로기판을 제공한다. 변형예 1 및 2에 따라 처리된 베이스 기판은, 제1 기판 면 및 제2 기판 면에서 각각 전도체 구조가 이미 발견된 경우에, 제1 인쇄회로기판 층으로서 기능하며 변형예 3에 따라 추가로 처리된다.
변형예 3은, 원칙적으로, 원하는 만큼의 인쇄회로기판 층을 갖는 인쇄회로기판의 순차적 구성을 가능하게 한다. 이에 따라, 예로서, 추가 절연층이 제2 전도체 구조에 제공될 수 있으며 제1 전도체 구조에 제공된 절연층과 동일하게 처리될 수 있다. 이 단계들은 원하는 만큼 반복할 수 있다.
모든 변형예 1 및 2에서, 이미 위에서 설명한 바람직한 변형예들은, 각각의 경우에, 제1항의 단계 b 내지 f를 수행하기 위해 제공될 수 있으며, 베이스 기판의 선택과 구성 및 커버 금속층 및 충전 금속의 선택과 제공을 위해 제공될 수 있다.
변형예 3의 경우, 절연층은 제1항의 단계 a에 제공된 베이스 기판과 같이 구현될 수 있다. 특히 바람직하게는, 절연층은 언급된 전기 비-전도성 유기 폴리머 재료 중 하나로 구성된 필름이다. 베이스 기판의 처리에 관해 설명된 바람직한 변형예들은 변형예 3에 따라 수행되는 제공 단계에서 적용되며, 절연층으로부터 커버 금속층의 부분적 제거, 플라즈마 처리, 적어도 하나의 트렌치의 충전 및 커버 금속층의 완전한 제거가 수행된다.
변형예 3에서 절연층의 제공은 바람직하게는 적층(lamination), 코팅 또는 접착 결합에 의해 수행된다.
비아(Via)
변형예 3에 따라 제조된 인쇄회로기판은 서로 다른 층에 전도체 구조를 갖는다. 전도체 구조를 서로 전기적으로 연결하기 위하여, 비아(via)가 필요하다. 비아 형성을 위해 2개 절차 A 및 B가 특히 바람직하다:
절차 A
이 경우, 본 발명에 따른 방법은, 변형예 3에 따른, 하기의 2개의 바로 이어지는 추가 단계 a 및 b에 의해 구별된다:
a. 상부 면을 처리하는 동안, 플라즈마 처리와 충전 금속으로 충전하는 공정 사이에, 상부 면에 형성된 적어도 하나의 트렌치는 제1 인쇄회로기판 층에서 트렌치에 연결되고, 상기 트렌치는 홀(hole)에 의해 충전 금속으로 이미 충전되어 있으며,
b. 충전 금속으로 적어도 하나의 트렌치를 충전하는 것은 홀을 충전하는 것을 포함한다.
따라서, 비아는 상당한 추가 노력 없이 본 발명에 따른 방법으로 통합될 수 있다.
천공된 홀은 특히 바람직하게는 레이저 천공된 홀이다.
더욱이, 변형예 1 및 2에 따라 형성된 전도체 구조도 이와 유사하게 전기적으로 접촉될 수 있다. 전도체 구조가 변형예 2에 따라 제2 기판 면에 형성되는 경우, 예를 들어 플라즈마가 제2 기판 면에 작용하도록 허용한 후에, 공정에서 형성된 하나 이상의 트렌치는 천공된 홀에 의해 제1 기판 면 상의 전도체 구조에 연결될 수 있다. 전기 접촉은, 트렌치와 천공된 홀을 충전 금속으로 충전하는 후속 공정 동안, 수행된다.
절차 B
이 경우, 본 발명에 따른 방법은, 변형예 3에 따라, 하기의 6개의 바로 이어지는 단계 a 내지 f에 의해 구별된다:
a. 베이스 기판에는 다층 인쇄회로기판을 형성하기 위하여 제1 인쇄회로기판 층으로서 제1 전도체 구조와 같은 전도체 구조가 제공되며, 전도체 구조를 형성하는 동안, 베이스 기판의 제1 기판 면은 제1 항의 단계 b 내지 e에 따라, 바람직하게는 제1항의 단계 b 내지 f에 따라 처리되거나,
b. 제1 전도체 구조가 절연층으로 덮이며, 상기 절연층은 베이스 기판이 있는 복합 조립체에서 전도체 구조와 직접 접촉하는 밑면 및 전도체 구조로부터 멀어지는 방향을 향하는 상부 면을 가지며, 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되고,
c. 단계 b 이전 또는 이후에, 특히, 플라즈마가 작동하게 함으로써, 적어도 하나의 제1 트렌치를 절연층의 상부 면에 도입하는 단계,
d. 아직 존재하지 않는다면, 적어도 하나의 제1 트렌치가 있는 상부 면에 커버 금속층을 형성하는 단계,
e. 상부 면을, 상부 면에 커버 금속층이 없는 적어도 하나의 제1 부분 영역 및 상부 면이 커버 금속층으로 덮인 적어도 하나의 제2 부분 영역으로 세분하면서, 커버 금속층을 부분적으로 제거하는 단계로서, 적어도 하나의 제1 부분 영역은 절연층의 상부 면에 이미 도입된 적어도 하나의 제1 트렌치를 포함하고,
f. 플라즈마가 상부 면에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 제2 트렌치를 형성하는 동안, 적어도 하나의 제1 부분 영역에서 폴리머 재료는 제거된다.
상기 단계 f.에서 플라즈마가 작용하도록 한 결과로서, 단계 c에서 절연층의 상부 면에 적어도 하나의 트렌치는, 적어도 하나의 제1 부분 영역에 배치되는 한, 더 깊어진다. 충분히 긴 작동 시간이 제공되면, 상응하는 금속화 및/또는 충전 금속으로 충전이 주어지면, 특히 제1 전도체 구조에 대한 비아 접촉을 형성하는 역할을 할 수 있는 천공을 야기될 수 있다.
단계 c에서 수행되는 절연층의 상부 면 처리는 바람직하게는 베이스 기판의 전술한 사전처리에 의해 영향을 받는다.
결론적인 방법 단계
바람직한 실시예에서, 상기 방법에 따라 형성된 외부 전도체 구조는 보호를 위해 납땜 레지스트로 코팅된다. 자유 접촉은 예를 들어 금, 은 또는 백금과 같은 귀금속으로 코팅될 수 있다.
본 발명에 따른 방법에 따라 제조된 인쇄회로기판의 특징 및 특성
상기 방법에 따라 제조된 본 발명에 따른 인쇄회로기판은 하기 특징들에 의해 구별된다:
a. 제1 및 제2 기판 면을 갖는 베이스 기판을 포함하거나,
b. 베이스 기판은 제1 기판 면 상에 적어도 하나의 트렌치를 가지며, 전도체 구조가 적어도 하나의 트렌치에 매립되거나,
c. 베이스 기판은 제1 기판 면에 평탄화된 표면을 갖는다.
한 바람직한 실시예에서, 인쇄회로기판은 하기 특징에 의해 구별된다:
a. 다층 구조를 갖고, 제1 전도체 구조를 갖는 제1 인쇄회로기판 층으로서 베이스 기판 및 또한 제2 전도체 구조를 갖는 제2 인쇄회로기판 층으로서 절연층을 포함한다.
추가 인쇄회로기판 층이 제공될 수 있다. 바람직하게는, 인쇄회로기판은 2개 내지 20개의 인쇄회로기판 층을 갖는다.
본 발명에 따라 제조된 인쇄회로기판 및 베이스 기판 및 절연층에 관한 다수의 바람직한 특징들은 본 발명에 따른 방법의 설명에 이미 개시되어 있다. 베이스 기판 및 절연층은 특히 바람직하게는 필름이다.
본 발명의 이점
본 발명의 설명된 방법에 따르면, μm 범위에서 극도로 고분해능, 특히 종래 기술이 허용하는 것과 비교하여 더 높은 수율과 함께 더 적은 복잡성 및 더 낮은 제조 비용으로, 인쇄회로기판을 제조하는 것이 가능하다. 앞에서 언급된 감산 및 적층 및 반-적층 방법의 단점을 피할 수 있다.
전도체 구조가 베이스 기판에 매립되어 있다는 사실은, MLB를 제조하는 동안, 특히 앞에서 설명된 순차 구조의 경우에, 긍정적인 영향을 미친다. 베이스 기판이 함께 결합될 때, 전도체 구조에 작용하는 압력은 비교적 낮으며, 이는 기존 임피던스 및 신호 속도 요구 사항에 관해 긍정적인 영향을 미친다. 채널이 플라즈마 에칭에 의해 매우 높은 정밀도로 형성될 수 있다는 사실 또한 긍정적인 영향을 미친다.
원칙적으로, 이러한 채널은 레이저의 도움으로 형성될 수도 있다. 그에 비해, 플라즈마 에칭은 플라즈마 에칭 동안 모든 채널 및 그 밖의 다른 트렌치가 동시에 그리고 한 단계로 형성될 수 있다는 이점을 제공하며, 이는 일반적으로 더 빠르고 비용 효율적이다. 또한, 플라즈마 에칭을 통해 더 높은 분해능을 얻을 수 있다.
본 발명의 추가 특징, 세부사항 및 선호도는 특허청구범위 및 요약에서 명백하며, 이들 둘 모두의 표현은 본 발명의 바람직한 실시예에 대한 하기 설명 및 도면들을 참조하여 본 명세서에 포함된다. 이 경우 도면에서, 개략적으로:
도 1은 전술한 변형예 3에 따른 본 발명에 따른 방법의 순서를 예시한 도면,
도 2 및 3은 본 발명에 따른 방법에서 플라즈마에 의해 에칭된 베이스 기판의 현미경사진을 예시한 도면.
도 1에 따르면, 단계 A에서 베이스 기판(101)이 제공된다. 단계 B에서, 상기 베이스 기판은 제1 기판 면(101a) 상의 커버 금속층(102)으로 덮힌다. 커버 금속층(102)을 부분적으로 제거하기 위해, 단계 C에서, 레지스트(103)가 커버 금속층(102)에 제공되고, 상기 레지스트는 노출되며 단계 D에서 제1 부분 영역(104)에서 제거된다. 단계 E에서, 커버 금속층(102)은 레지스트(103)에 의해 더 이상 덮이지 않는 제1 부분 영역(104)에서 에칭 용액에 의해 제거된다. 원래 커버 금속층(102)으로 완전히 덮인 기판 면(101a)은, 이제, 상기 기판 면에 커버 금속층(102)이 없는 제1 부분 영역(104) 및 상기 기판 면이 커버 금속층(102)으로 덮인 제2 부분 영역(105)으로 세분된다. 단계 F에서, 플라즈마가 기판 면(101a)에 작용하도록 허용된다. 부분 영역(105)이 커버 금속층(102)에 의해 플라즈마로부터 차폐되는 동안, 부분 영역(104)에서, 상기 플라즈마는 재료 제거 및 결과적으로 트렌치(106)의 형성을 야기한다. 그와 동시에, 상기 공정에서 레지스트(103)도 완전히 제거된다. 단계 G에서, 트렌치(106)는 스퍼터링에 의해 금속화되고, 이어서 단계 H에서 충전 금속(108)의 전기화학적 증착에 의해 트렌치(106)가 충전된다. 단계 I에서, 과잉 충전 금속(108)은 부분 영역(105)에서 커버 금속층(102)와 함께 기계적으로 제거된다. 트렌치(106)에 매립된 전도체 구조(109)는 상기 공정에서 형성된다.
MLB를 형성하기 위해, 단계 J에서, 절연층(110)이 전도체 구조(109)를 갖는 기판 면(101a) 상에 직접 적층된다. 단계 K에서, 상기 절연층의 상부 면(110a)은 커버 금속층(111)으로 덮이고, 이는 단계 C, D 및 E와 유사하게 단계 L, M 및 N에서, 레지스트(112)를 제공하고 에칭 용액을 사용하여 레지스트를 부분적으로 제거함으로써, 다시 부분적으로 제거된다. 원래 커버 금속층(111)으로 완전히 덮인 절연층(110)의 상부 면(110a)은, 이제, 상부 면에 커버 금속층(111)이 없는 제1 부분 영역(113) 및 상기 상부 면이 커버 금속층(111)으로 덮인 제2 부분 영역(114)으로 세분된다. 단계 O에서, 플라즈마가 절연층(110)의 상부 면(110a)에 작용하도록 허용된다. 부분 영역(114)이 커버 금속층(111)에 의해 플라즈마로부터 차폐되는 동안, 부분 영역(113)에서, 상기 플라즈마는 재료 제거 및 결과적으로 트렌치(115)의 형성을 야기한다. 그와 동시에, 상기 공정에서 레지스트(112)도 완전히 제거된다. 단계 P에서, 형성된 트렌치(115) 중 하나는 천공된 홀(116)에 의해 충전 금속(108)으로 이미 충전된 제1 전도체 구조(109)의 트렌치(106)에 연결된다. 단계 Q에서, 천공된 홀(116)을 포함하는 트렌치(115)는 스퍼터링에 의해 금속화되고, 이어서 단계 R에서 충전 금속(118)의 전기화학적 증착에 의해 트렌치(115)가 충전된다. 단계 S에서, 과잉 충전 금속(118)은 부분 영역(114)에서 커버 금속층(111)과 함께 기계적으로 제거된다. 트렌치(115)에 매립된 전도체 구조(119)가 상기 공정에서 형성된다. 단계 T에서, 납땜 레지스트(120)가 제공되고, 이어서 전도체 구조(119)의 개별 접점의 부분적인 금 도금(121)이 뒤따른다.
설명된 방법의 개별 단계 수의 감소는, 단계 C 내지 E 및 L 내지 N에서, 커버 금속층(102 및 111)의 포토리소그래피 구조화 대신에 레이저에 의해 수행되는 커버 금속층의 구조화에 의해 달성될 수 있다.
도 2 및 3에 예시된 베이스 기판은 도 1에 예시된 방법 순서의 단계 F에서 RIE에 의해 처리 되었으며, 플라즈마 처리 결과를 예시한다.

Claims (15)

  1. 금속성 전도체 구조를 포함하는 다층 인쇄회로기판의 제조 방법으로서, 상기 방법은:
    a. 필름 또는 플레이트로서 구현되고 제1 기판 면(101a) 및 제2 기판 면을 갖는 베이스 기판(101)을 제공하는 단계를 포함하되, 베이스 기판은 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되며, 제1 기판 면(101a)은 커버 금속층(102)으로 덮이고,
    b. 제1 기판 면(101a)을, 제1 기판 면(101a)에 커버 금속층(102)이 없는 적어도 하나의 제1 부분 영역(104) 및 제1 기판 면(101a)이 커버 금속층(102)으로 덮인 적어도 하나의 제2 부분 영역(105)으로 세분하면서, 커버 금속층(102)을 부분적으로 제거하는 단계,
    c. 플라즈마가 제1 기판 면(101a)에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치(106)를 형성하는 동안, 적어도 하나의 제1 부분 영역(104)에서 폴리머 재료는 제거되며,
    d. 충전 금속(108)으로 적어도 하나의 트렌치(106)를 충전하는 단계,
    e. 제1 전도체 구조(109) 또는 제1 전도체 구조의 일부를 형성하면서, 적어도 하나의 제2 부분 영역(105)에서 커버 금속층(102)을 완전히 제거하는 단계,
    f. 선택적으로는, 충전된 적어도 하나의 트렌치(106)로 제1 기판 면(101a)을 평탄화하는 단계,
    g. 절연층(110)으로 제1 전도체 구조(109)를 덮는 단계를 포함하되, 상기 절연층(110)은 베이스 기판(101)이 있는 복합 조립체에서 제1 전도체 구조(109)와 직접 접촉하는 밑면 및 제1 전도체 구조(109)로부터 멀어지는 방향을 향하는 상부 면(110a)을 가지며, 적어도 부분적으로 전기 비-전도성 유기 폴리머 재료로 구성되고,
    h. 아직 존재하지 않는다면, 절연층(110)의 상부 면(110a)에 커버 금속층(111)을 형성하는 단계,
    i. 상부 면(110a)을, 상부 면(110a)에 커버 금속층(111)이 없는 적어도 하나의 제1 부분 영역(113) 및 상부 면(110a)이 커버 금속층(111)으로 덮인 적어도 하나의 제2 부분 영역(114)으로 세분하면서, 커버 금속층(111)을 부분적으로 제거하는 단계,
    j. 플라즈마가 상부 면(110a)에 작용하게 하는 단계를 포함하되, 플라즈마의 도움으로, 적어도 하나의 트렌치(115)를 형성하는 동안, 적어도 하나의 제1 부분 영역(113)에서 폴리머 재료는 제거되며,
    k. 충전 금속(118)으로 적어도 하나의 트렌치(115)를 충전하는 단계,
    l. 제2 전도체 구조(119) 또는 제2 전도체 구조(119)의 일부를 형성하면서, 적어도 하나의 제2 부분 영역(114)에서 커버 금속층(111)을 완전히 제거하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    a. 베이스 기판(101) 및/또는 절연층(110)은 10 μm 내지 3 mm 범위의 두께를 가지거나,
    b. 유기 폴리머 재료는 폴리이미드, 폴리아미드, 테플론, 폴리에스테르, 폴리페닐렌설피드, 폴리옥시메틸렌 및 폴리에테르 케톤을 포함하는 그룹으로부터 선택되는, 방법.
  3. 제1항에 있어서,
    a. 베이스 기판(101) 및/또는 절연층(110)은 충전제, 특히 유전체 충전제를 포함하거나,
    b. 베이스 기판(101) 및/또는 절연층(110)은 전기 비-전도성 유기 폴리머 재료로 구성된 플라스틱 필름이고, 상기 특징 a에 따른 충전제를 포함하거나,
    c. 충전제는 평균 입자 크기(d50)가 < 1 μm 미만인, 방법.
  4. 제1항 또는 제2항에 있어서,
    a. 구리로 구성되거나 혹은 구리 합금으로 구성된 층이 커버 금속층(102) 및/또는 커버 금속층(111)으로 선택되거나,
    b. 커버 금속층(102) 및/또는 커버 금속층(111)은 10 nm 내지 10 μm 범위의 두께를 갖거나,
    c. 베이스 기판(101)을 제공하기 위해, 커버 금속층(102)은 물리적 또는 화학적 기상 증착에 의해 제1 기판 면에 형성되거나 및/또는 커버 금속층(111)은 물리적 또는 화학적 기상 증착에 의해 절연층(110)의 상부 면(110a)에 형성되거나,
    d. 커버 금속층(102)은 스퍼터링에 의해 제1 기판 면(101a)에 형성되거나 및/또는 커버 금속층(111)은 스퍼터링에 의해 상부 면(110a)에 형성되거나,
    e. 커버 금속층(102) 및/또는 커버 금속층(111)은 습식-화학 코팅 공정에 의해 형성되는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    a. 제1 기판 면(101a) 상의 커버 금속층(102)을 부분적으로 제거하거나 및/또는 상부 면(110a) 상의 커버 금속층(111)을 부분적으로 제거하는 것은 마스킹 및 습식-화학 에칭 단계를 사용하여 수행되거나,
    b. 제 1 기판 면(101a) 상의 커버 금속층(102)을 부분적으로 제거하거나 및/또는 상부 면(110a) 상의 커버 금속층(111)을 부분적으로 제거하는 것은 레이저에 의해 수행되는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    a. 플라즈마를 제공하기 위해, O2, H2, N2, 아르곤, 헬륨, CF4, C3F8, CHF3 및 O2/CF4와 같은 상기 가스들의 혼합물을 포함하는 그룹으로부터 공정 가스가 사용되거나,
    b. 영하 15℃ 내지 200℃ 범위의 온도에서 플라즈마가 작동하게 하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    a. 제1항의 단계 c 및/또는 j에서 플라즈마는 이방성 에칭 공정에서 사용되거나,
    b. 이방성 에칭 공정 동안, 플라즈마의 이온은 제1 기판 면(101a) 및/또는 상부 면(110a)에 수직으로 가속되거나,
    c. 플라즈마를 제공하기 위해 사용되는 공정 가스는 CF4, C3F8 및 CHF3를 포함하는 그룹으로부터 반응성 가스 중 적어도 하나를 포함하는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    a. 적어도 하나의 트렌치(106) 및/또는 적어도 하나의 트렌치(115)를 충전하기 위해, 적어도 하나의 트렌치(106) 및/또는 적어도 하나의 트렌치(115)는 한 단계에서 금속화되고, 금속화된 적어도 하나의 트렌치(106 및/또는 115)는 후속 단계에서 충전 금속(108 및/또는 118)으로 충전되거나,
    b. 적어도 하나의 트렌치(106) 및/또는 적어도 하나의 트렌치(115)의 금속화는 물리적 또는 화학적 기상 증착에 의해, 특히 제1 기판 면(101a) 및 /또는 상부 면(110a)의 스퍼터링에 의해, 또는 습식-화학적으로 수행되거나,
    c. 제1 기판 면(101a) 및/또는 상부 면(110a)은 전체 영역에 걸쳐 금속화되는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    a. 적어도 하나의 트렌치(106 및/또는 115)가 충전되는 충전 금속(108 및/또는 118)은 구리 또는 구리 합금인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    a. 적어도 하나의 제2 부분 영역(105 및/또는 114)에서 커버 금속층(102) 및/또는 커버 금속층(111)을 제거하는 것은 에칭 단계에 의해 및/또는 제1 기판 면(101a) 및/또는 상부 면(110a)의 기계적 처리에 의해 수행되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    a. 제1 및 제2 기판 면을 갖는 베이스 기판은 양 기판 면 상에 커버 금속층을 갖거나,
    b. 양 기판 면은 전도체 구조를 형성하기 위하여 제1항의 단계 b 내지 e에 의해 처리되는, 방법.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서,
    a. 베이스 기판을 제공하는 단계를 포함하되, 상기 베이스 기판의 제1 기판 면 상에, 제1항의 단계 b 내지 f에 따라 전도체 구조가 형성되고, 베이스 기판의 제2 기판 면에는 커버 금속이 없으며,
    b. 커버 금속층을 제2 기판 면에 제공하는 단계,
    c. 제1항의 단계 b 내지 e에 따라 기판 면의 처리에 의해 제2 기판 면에 전도체 구조를 형성하는 단계를 포함하는, 방법.
  13. 제1항에 있어서,
    a. 상부 면(110a)을 처리하는 동안, 플라즈마 처리와 충전 금속(118)으로 충전하는 공정 사이에, 상부 면(110a)에 형성된 적어도 하나의 트렌치(115)는 제1 인쇄회로기판 층에서 트렌치(106)에 연결되고, 상기 트렌치는 홀(116)에 의해 충전 금속(108)으로 이미 충전되어 있으며,
    b. 충전 금속(118)으로 적어도 하나의 트렌치(115)를 충전하는 것은 홀(116)을 충전하는 것을 포함하는, 방법.
  14. 제1항 내지 제8항 중 어느 한 항에 있어서,
    a. 제1항의 단계 g 이전 또는 이후에, 적어도 하나의 제1 트렌치를 절연층의 상부 면(110a)에 도입하는 단계,
    b. 제1항의 단계 i에서 커버 금속층(102)을 부분적으로 제거하는 공정 동안, 제 1 부분 영역(113)은 절연층의 상부 면(110a)에 미리 도입된 적어도 하나의 제 1 트렌치를 포함하는, 방법.
  15. 인쇄회로기판으로서, 상기 인쇄회로기판은:
    a. 다층 구조를 가지며,
    b. 제1 인쇄회로기판 층으로서의 베이스 기판(101) 및 제2 인쇄회로기판 층으로서의 절연층(110)으로 구성된 복합재를 포함하고,
    c. 베이스 기판(101)은 제1 기판 면(101a) 및 제2 기판 면을 포함하며,
    d. 베이스 기판(101)은 제1 기판 면(101a) 상에 적어도 하나의 트렌치(106)를 갖고, 제1 전도체 구조(109)가 적어도 하나의 트렌치에 매립되고,
    e. 베이스 기판(101)은 제1 기판 면(101a) 상에 평탄화된 표면을 가지며,
    f. 절연층(110)은 상부 면(110a)과 밑면을 포함하고,
    g. 제1 전도체 구조(109)는 절연층(110)으로 덮이고, 절연층(110)의 밑면은 제1 전도체 구조(109)와 직접 접촉되며,
    h. 절연층(110)은 상부 면(110a)에 적어도 하나의 트렌치(115)를 갖고, 제2 전도체 구조(119)가 적어도 하나의 트렌치에 매립되는, 인쇄회로기판.
KR1020227003720A 2019-07-04 2020-06-18 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판 KR20220030279A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019209889.4 2019-07-04
DE102019209889.4A DE102019209889A1 (de) 2019-07-04 2019-07-04 Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten
PCT/EP2020/067042 WO2021001167A1 (de) 2019-07-04 2020-06-18 VERFAHREN ZUR LEITERPLATTENHERSTELLUNG SOWIE GEMÄß DEM VERFAHREN HERGESTELLTE LEITERPLATTEN

Publications (1)

Publication Number Publication Date
KR20220030279A true KR20220030279A (ko) 2022-03-10

Family

ID=71120168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003720A KR20220030279A (ko) 2019-07-04 2020-06-18 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판

Country Status (8)

Country Link
US (1) US20220361341A1 (ko)
EP (1) EP3994963A1 (ko)
JP (1) JP2022537656A (ko)
KR (1) KR20220030279A (ko)
CN (1) CN114009154A (ko)
DE (1) DE102019209889A1 (ko)
TW (1) TW202109622A (ko)
WO (1) WO2021001167A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209939A1 (de) 2021-09-08 2023-03-09 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung und Leiterplatte
CN115884494A (zh) * 2021-09-28 2023-03-31 深南电路股份有限公司 一种线路内埋方法及线路内埋pcb板
CN114745845B (zh) * 2022-04-30 2023-08-08 苏州浪潮智能科技有限公司 一种印刷电路板及制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0127689B1 (de) * 1983-05-19 1987-08-26 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen mit in das Isolierstoffsubstrat eingebetteten metallischen Leiterzugstrukturen
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3726500B2 (ja) * 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US20060127686A1 (en) * 2004-12-15 2006-06-15 Meloni Paul A Thermally conductive polyimide film composites having high thermal conductivity useful in an electronic device
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP6044592B2 (ja) * 2014-05-29 2016-12-14 トヨタ自動車株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
TW202109622A (zh) 2021-03-01
DE102019209889A1 (de) 2021-01-07
JP2022537656A (ja) 2022-08-29
EP3994963A1 (de) 2022-05-11
WO2021001167A1 (de) 2021-01-07
CN114009154A (zh) 2022-02-01
US20220361341A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
KR20220030279A (ko) 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
KR100304317B1 (ko) 전기회로상에영구결속을위한융기된금속접촉부형성방법
US6004619A (en) Process for manufacturing printed circuit boards
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US20070042585A1 (en) Method of forming metal plate pattern and circuit board
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JPH088413B2 (ja) カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード
EP0362161B1 (en) Method of manufacturing a substrate for microwave integrated circuits
JPS59215795A (ja) プリント回路製造方法
JP2013514637A (ja) 導体構造要素及び導体構造要素を製造するための方法
JPH04283992A (ja) プリント回路基板の製造方法
JP2005072168A (ja) 両面配線回路基板およびその製造方法
US7168936B2 (en) Light transparent substrate imprint tool with light blocking distal end
US20230284391A1 (en) Method of producing printed circuit boards
JPH11274731A (ja) 薄膜多層回路基板及びその製造方法
US6518160B1 (en) Method of manufacturing connection components using a plasma patterned mask
JP2004103911A (ja) 配線形成方法
US3811973A (en) Technique for the fabrication of a bilevel thin film integrated circuit
KR20240050474A (ko) 인쇄 회로 기판 제조 공정 및 인쇄 회로 기판
US3880723A (en) Method of making substrates for microwave microstrip circuits
TW202114486A (zh) 印刷配線板及印刷配線板之製造方法
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP2002344120A (ja) 可撓性回路基板及びその製造法
JP2024061171A (ja) 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法