KR102140001B1 - 배선 기판의 가공 방법 - Google Patents

배선 기판의 가공 방법 Download PDF

Info

Publication number
KR102140001B1
KR102140001B1 KR1020187037684A KR20187037684A KR102140001B1 KR 102140001 B1 KR102140001 B1 KR 102140001B1 KR 1020187037684 A KR1020187037684 A KR 1020187037684A KR 20187037684 A KR20187037684 A KR 20187037684A KR 102140001 B1 KR102140001 B1 KR 102140001B1
Authority
KR
South Korea
Prior art keywords
wiring board
resin
resin portion
surface layer
layer side
Prior art date
Application number
KR1020187037684A
Other languages
English (en)
Other versions
KR20190012206A (ko
Inventor
무네유키 사토
야스히로 모리카와
미노루 스즈키
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20190012206A publication Critical patent/KR20190012206A/ko
Application granted granted Critical
Publication of KR102140001B1 publication Critical patent/KR102140001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 배선 기판의 가공 방법은, 기판 위에 국소적으로 배치된 도체부가, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 피복된 구성을 포함하는 배선 기판의 가공 방법으로서, 애싱법을 이용하여 상기 수지부의 표층측으로부터 상기 유기 부재를 제거하고, 웨트 세정법을 이용하여 상기 유기 부재가 제거된 수지부의 표층측에 잔존하는 상기 무기 부재를 제거한다.

Description

배선 기판의 가공 방법
본 발명은, 기판 위에 국소적으로 배치된 도체부가, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 피복된 구성을 포함하는, 다층 배선 기판 용도에 적합한, 배선 기판의 가공 방법과 관련된다.
본원은, 2016년 12월 2일에 일본 출원된 특허출원 2016－235054호에 기초해 우선권을 주장하고, 그 내용을 여기에 원용한다.
다층 배선 기판에 적합한, 배선 기판의 가공 방법으로서 예를 들어, 특허 문헌 1이나 특허 문헌 2에 개시된 방법이 공지되어 있다.
특허 문헌 1은, 베이스 기판으로서 세라믹 배선 기판을 이용한, 다층 배선 기판의 제조 방법을 개시하고 있다. 특히, 특허 문헌 1의 단락 0078에는, 제조 공정의 도중에, 이러한 다층 배선 기판은, 절연 막으로 덮이고, 도체 상면이 노출되어 있지 않는 경우가 있다고 기재되어 있다.
이러한 상태는, 금형의 표면을 실제로는 완전히 평탄하게 할 수 없다고 하는 이유나, 금형의 표면을 완전히 배선의 상면에 밀착시키는 것이 곤란하다고 말하는 이유, 배선층의 높이를 완전히 구비하는 것이 곤란하다고 말하는 이유, 등에 의존한다. 그 때문에, 절연 막의 표면을 웨트 에칭법, 드라이 에칭법, 기계 연마법, 혹은 이러한 방법을 조합한 방법에 의해 제거하고, 배선의 상면을 노출시킬 필요가 있다고 설명되고 있다. 그러나, 그 구체적인 해결책에 대해서는, 특허 문헌 1에는 개시되어 있지 않다.
그런데, 상기와 같은 절연 막은, 통상, 단일의 부재로 이루어지는 단순구성이 아니라, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 구성되어 있다. 이 때문에, 도 12에 나타낸 바와 같이, 예를 들어, 드라이 에칭을 실시해서, 절연 막의 표면으로부터 순서대로 절연 막을 제거하려고 했을 경우, 무기 부재와 유기 부재가 함께 에칭되기 때문에, 가공 표면이 조면(粗面)이 되어 버린다.
즉, 배선층의 표면이 노출된 상태에서는, 배선층의 표면은 평탄하게 노출되지 않고, 절연 막의 잔존물(무기 부재나 유기 부재)이 배선층의 표면 위에 랜덤하게 남고, 나아가서는 배선층의 표면은 거친 상태가 된다. 그러므로, 그 노출된 배선층 위에 피막을 형성했을 경우, 배선층 위에 적층한 피막의 표면도 거친 상태가 된다. 따라서, 다층 배선 기판을 제조하기 위해서는, 이러한 공정을 여러 번 반복할 필요가 있기 때문에, 다층 배선 구조의 상층에 위치하는 배선층만큼, 배선층의 막 표면은 평탄성을 잃게 된다.
특허 문헌 2에는, 배선층을 무전계(無電界) 도금하는 방법이 개시되어 있다. 절연 기판 위에, 제1 배선층과, 무기물로 이루어지는 산 가용 필러 및 산불용 필러가 혼입된 솔더레지스트층을 순서대로 마련하고, 상기 솔더레지스트층 표면을 플라즈마 애싱하여 상기 양필러를 남겨 상기 솔더레지스트층 표면을 선택적으로 제거한다. 그 후, 상기 솔더레지스트층 표면으로부터 노출한 상기 산 가용 필러를 녹이고, 상기 솔더레지스트층 표면의 조화를 실시하고, 그 다음에 상기 솔더레지스트층 위에 금속으로 이루어지는 제2 배선층을 무전계 도금한다.
이것에 의해, 특허 문헌 2의 제법에 따르면, 솔더레지스트층 표면에 다수의 움푹한 곳이 형성되므로, 그 위에 설치되는 제2 배선층의 접착 강도가 개선하는 것이 기재되어 있다. 즉, 특허 문헌 2는, 솔더레지스트층 표면의 조화(粗化)를 목적으로 한 것이고, 솔더레지스트층 표면의 평탄화하는 방법과는 반대의 수법을 개시하고 있다.
다층 배선 기판은, 현재, 단위면적당의 집적도를 올리기 위해, 적층수가 더욱 더 증가하는 경향이 있다. 이 때문에, 전술한 바와 같이, 다층 배선 구조의 상층에 위치하는 배선층만큼, 배선층의 막 표면이 평탄성을 잃는 문제가 표면화되고 있기 때문에, 이것을 해결하는 수법의 개발이 기대되고 있었다.
특허 문헌 1: 일본 특허공개 평 09－241419호 공보 특허 문헌 2: 일본 특허공개 평 05－007079호 공보
본 발명은, 이러한 종래의 실정을 감안하여 고안된 것이고, 적층 구조를 제작하기 위해서, 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루도록 처리하는 것이 가능한, 배선 기판의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법은, 기판 위에 국소적으로 배치된 도체부가, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 피복된 구성을 포함하는 배선 기판의 가공 방법으로서, 애싱법을 이용하여 상기 수지부의 표층측으로부터 상기 유기 부재를 제거하고(공정 A), 웨트 세정법을 이용하여 상기 유기 부재가 제거된 수지부의 표층측에 잔존하는 상기 무기 부재를 제거한다(공정 B).
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법에서는, 상기 수지부의 표층측으로부터의 상기 유기 부재의 제거는, 상기 도체부를 덮는 위치에 있는 수지부를 통해, 상기 도체부의 표층부가 관측될 때까지 반복 실시되어도 좋다.
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법에서는, 상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 상기 기판에 대해서 고주파 전력을 인가하면서 실시되고, 고주파 전력의 바이어스 RF 출력[W]이 0 ~ 1500이어도 좋다.
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법에서는, 상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 상기 기판에 대해서 고주파 전력을 인가하면서 실시되고, 고주파 전력의 바이어스 RF 출력 밀도[W/㎠]가 0.2 ~ 0.8이어도 좋다.
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법에서는, 상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 프로세스 가스로서 산소(O2), 질소(N2), 4 불화 탄소(CF4)로 이루어지는 군으로부터 선택되는 가스를 포함하는 혼합가스를 이용해도 좋다.
본 발명의 일 형태와 관련되는 배선 기판의 가공 방법에서는, 상기 무기 부재의 제거에 의해 표층부가 노출된 도체부에 적어도 일부가 겹치도록, 적층 구조에서의 도체부의 형성에 이용되는 토대로서 시드층을 형성하고(공정 C), 상기 시드층의 표면 프로파일을 측정함으로써, 상기 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루고 있는지 아닌지를 평가해도 좋다(공정 D).
본 발명의 일 형태는, 기판 위에 국소적으로 배치된 도체부가, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 피복된 구성을 포함하는 배선 기판의 가공 방법이다.
본 발명의 일 형태와 관련되는 가공 방법은, 우선, 애싱법을 이용하여 수지부의 표층측으로부터 유기 부재를 제거함으로써, 수지부에서의 무기 부재는 남기면서, 소망한 깊이에 이를 때까지 유기 부재만을 제거한다. 이러한 유기 부재의 제거를 다단계(여러 차례)로 실시함으로써, 유기 부재만이 제거된 상태가 수지부의 것보다 깊은 위치에서 얻어질 때까지, 유기 부재의 제거를 서서히 진행시킨다. 그리고, 유기 부재만이 제거된 상태가, 기판 위에 국소적으로 배치된 도체부의 표면에서 얻어질 때까지, 수지부의 표층측으로부터 유기 부재의 제거(공정 A)를 반복 실시한다.
이것에 의해, 도체부의 표면보다 상방에 위치하는 수지부에는, 유기 부재가 거의 잔존하지 않고, 필러를 이루는 무기 부재만이 잔존한 상태가 된다. 한편, 도체부의 표면보다도 하방에 위치하는 수지부는, 애싱하기 전과 다르지 않는 상태, 즉, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 상태가 유지된다.
그 다음에, 본 발명의 일 형태에서는, 웨트 세정법을 이용하여 수지부의 표층측으로부터 유기 부재를 제거한 후에(공정 A를 거친 후) 수지부의 표층측에 잔존하는 무기 부재를 제거한다. 이것에 의해, 도체부의 표면보다 상방에 위치하는 수지부에서 잔존하고 있던, 필러를 이루는 무기 부재가, 웨트 세정에 의해 제거된다. 한편, 도체부의 표면보다도 하방에 위치하는 수지부는, 웨트 세정의 영향을 받지 않고, 원래의 상태, 즉, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 상태가 유지된다.
따라서, 본 발명의 일 형태는, 적층 구조를 제작하기 위해서, 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루도록 처리하는 것이 가능한, 배선 기판의 가공 방법의 제공에 공헌한다.
도 1은 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법을 이용하는 애싱 장치의 일례를 나타내는 단면도이다.
도 2a는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2b는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2c는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2d는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2e는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2f는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2g는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2h는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2i는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 2j는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 포함하는 프로세스의 예를 나타내는 도면이다.
도 3a는 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 실시하기 전 상태를 나타내는 단면도이다.
도 3b는 도 3a에서의 부호α가 나타내는 부분을 확대한 확대도이다.
도 4a는 도 3a에 나타내는 두께에 대해서 수지부의 두께가 절반정도가 될 때까지, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 실시한 상태를 나타내는 단면도이다.
도 4b는 도 4a에서의 부호β가 나타내는 부분을 확대한 확대도이다.
도 5a는 도체부의 표면의 위치와 수지부의 상면이 일치할 때까지, 수지부의 표층측으로부터 유기 부재를 제거하는 공정을 실시한 상태를 나타내는 단면도이다.
도 5b는 도 5a에서의 부호γ가 나타내는 부분을 확대한 확대도이다.
도 6a는 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서, 유기 부재가 제거된 수지부의 표층측에 잔존하는 무기 부재를 제거하는 공정을 실시한 상태를 나타내는 단면도이다.
도 6b는 도 6a에서의 부호δ가 나타내는 부분을 확대한 확대도이다.
도 7은 도 3a 및 도 3b에 나타내는 상태에서의 수지부의 표면을 나타내는 SEM 사진이다.
도 8은 도 5a 및 도 5b에 나타내는 상태에서의 수지부의 표면을 나타내는 SEM 사진이다.
도 9는 도 6a 및 도 6b에 나타내는 상태에서의 수지부의 표면을 나타내는 SEM 사진이다.
도 10은 종래의 가공 방법을 실시하기 전 상태(도 3a 및 도 3b와 동일한 상태)를 나타내는 단면도이다.
도 11은 도 10에 나타내는 두께에 대해서 수지부의 두께가 절반정도가 될 때까지, 종래의 가공 방법을 실시한 상태를 나타내는 단면도이다.
도 12는 도체부의 표면의 위치와 수지부의 상면이 일치할 때까지, 종래의 가공 방법을 실시한 상태를 나타내는 단면도이다.
도 13은 도 10에 나타내는 상태에서의 수지부의 표면을 나타내는 SEM 사진이다.
도 14는 도 12에 나타내는 상태에서의 수지부의 표면을 나타내는 SEM 사진이다.
이하, 본 발명을 실시하기 위한 일 형태를 도 1에 기초하여 설명한다. 도 1은, 본 발명에서 이용한 애싱 장치의 일례를 나타내는 단면도이고, 애싱 장치는, 후술하는 수지부의 표층측으로부터 유기 부재를 제거하는 (공정 A)에서 사용된다.
애싱 장치(51)를 구성하는 챔버(52)는, 이 챔버(52) 내에서 처리되는 기판(W)에서 주로 노출되어 있는 금속과 동일한 금속에 의해서 형성되어 있다. 또한 챔버(52)의 내부에서는, 챔버(52)를 구성하는 금속이 노출되어 있다. 예를 들면, 구리(Cu)가 노출되어 있는 기판(W)을 애싱 처리하는 애싱 장치의 경우에는, 상기 챔버(52)가 구리로 형성되어 있다. 따라서, 이 챔버(52)는, 구리 외에도, 기판(W)에서 노출된 금속에 따라, 금(Au), 솔더(Solder), 플래티늄(Pt), 이리듐(Ir)에 의해서 형성된다.
챔버(52)를 형성하는 탑 플레이트(64)는, 탑 플레이트(64)의 외측 상방에 돌출한 원주체(65)를 가진다. 원주체(65)의 중앙 위치에는, 챔버(52)의 외측과 내측을 관통하는 관통 구멍(68)이 형성되어 있다.
원주체(65)의 상면(65a)에는, 도파관(69)이 연결 고정되어 있다. 도파관(69)에는, 관통 구멍(68)에 대응하는 위치에 연결구멍(69a)이 형성되고, 연결구멍(69a)에는 원판 형상의 마이크로파 투과창(70)이, 관통 구멍(68)의 상측 개구부를 폐색하도록 배설되어 있다. 마이크로파 투과창(70)은, 세라믹스나 석영 등으로 구성되는 유전체 투과창이고, 원주체(65)의 상면(65a)에 대해서 접착 고정되어 있다. 이 구조에서, 도파관(69)의 상류에 마련한 미도시의 마이크로파 발진기로부터, 마이크로파가 도파관(69)를 전반(傳搬)해 마이크로파 투과창(70)을 통해 관통 구멍(68)에 도입된다.
관통 구멍(68)의 하측 개구부는, 관통 구멍(68)의 내경보다 큰 내경을 가지도록 확대하는 개구를 구비한 감합(嵌合) 오목부(80)가 형성되어 있다.
감합 오목부(80)가 형성된 관통 구멍(68)의 하측 개구부는, 원판 형상의 하측 덮개(83)로 폐색되어 있다. 하측 덮개(83)는, 중앙에 도출구멍(83a)를 관통 형성한 원판 형상의 하측 덮개 본체(84)와 그 하측 덮개 본체(84)의 하측 외주면을 향해서 연장하도록 형성한 플랜지 부(85)를 가지고 있다. 하측 덮개(83)는, 하측 덮개 본체(84)가 관통 구멍(68)에 관삽(貫揷)되고 플랜지 부(85)가 감합 오목부(80)에 감합하도록 구성되어 있다.
그리고, 플랜지 부(85)를 감합 오목부(80)의 내면(80a)에 나사 고정함으로써, 하측 덮개(83)(플랜지 부(85)의 상면)은, 탑 플레이트(64)(감합 오목부(80)의 내면(80a))에 대해서 체결 고정된다.
이것에 의해, 원주체(65)에 형성한 관통 구멍(68)의 상측 개구부 및 하측 개구부의 양쪽 모두가 마이크로파 투과창(70)과 하측 덮개(83)로 폐색되어 형성된 공간에, 플라즈마 생성실(S)이 구획 형성된다.
하측 덮개 본체(84)의 외주면에는, 환 형상의 환 형상 홈(91)이 형성되고, 환 형상 홈(91)과 그 환 형상 홈(91)을 막는 관통 구멍(68)의 내주면(68a)으로 환 형상 통로를 형성하고 있다. 환 형상 홈(91)은, 관통 구멍(68)의 내주면(68a)에 형성한 가스 도입로(82)의 개구부와 대향하는 위치에 형성되고 가스 도입로(82)로부터 도입되는 플라즈마 형성용 가스(산소)가 환 형상 통로(환 형상 홈(91))에 도입된다.
하측 덮개 본체(84)의 상면 외주는 노치되어 있고, 이것에 의해서 플라즈마 생성실(S)과 환 형상 홈(91)(환 형상 통로)을 연통하는 절삭 홈(가스 도입로(82))이 형성되어 있다. 그리고, 환 형상 홈(91)에 도입된 플라즈마 형성용 가스는, 절삭 홈을 통해 플라즈마 생성실(S)에 도입된다.
플라즈마 생성실(S)에 도입된 플라즈마 형성용 가스는, 마찬가지로 마이크로파 투과창(70)을 통해 투입된 마이크로파에 의해서 여기되어 산소 플라즈마된다. 그리고, 플라즈마 생성실(S)로 생성된 산소 플라즈마는, 하측 덮개(83)에 형성된 도출구멍(83a)를 통해 하방의 기판 스테이지(54)에 재치된 기판(웨이퍼)(W)을 향해 도출된다.
하측 덮개 본체(84)의 하측로서 도출구멍(83a)의 개구부와 대향하는 위치에는, 확산 판(93)이 배치되어 있다. 확산 판(93)은, 알루미늄(Al) 제이고, 마찬가지로 알루미늄(Al) 제의 간격 유지 부재(94)를 통해 부착부재(95)에서 하측 덮개 본체(84)에 대해서 연결 고정되어 있다. 확산 판(93)은, 하측 덮개 본체(84)의 도출구멍(83a)으로부터 도출된 산소 플라즈마를 분산시키고, 동일한 산소 플라즈마가 기판 스테이지(54)에 재치된 기판(W)에 균일하게 노출되도록 하고 있다. 이것에 의해, 그리고, 기판 스테이지(54)에 재치된 기판(W)은, 그 기판(W)의 표면(도 1에서는 상면)(Wa)에 형성한 소망한 막이 산소 플라즈마로 애싱된다.
또한 탑 플레이트(64) 중저면에는, 확산 판(93)을 둘러싸도록 원통 형상의 확산 방지벽(96)이 취착되는 구성으로 해도 좋다. 확산 방지벽(96)은, 예를 들어, 알루미늄(Al) 제로 구성되고, 확산 판(93)으로부터 도출된 산소 플라즈마가, 챔버(52)의 내측 면 방향으로 확산하지 않게, 하방에 배치된 기판(W)의 방향으로 안내하도록 기능한다.
기판 스테이지(54)의 주변 상부는, 기판 가이드(56)에 의해 덮여 있다. 기판 스테이지(54) 내에는, 상하 방향으로 이동 가능하게 지지된 리프트 핀(57)의 선단이 배설되어 있다. 리프트 핀(57)을 상하 이동시킴으로써, 리프트 핀(57)과 도시하지 않는 반송 장치의 사이에 기판(W)의 수송을 실시하고, 기판(W)을 기판 스테이지(54) 위에 재치한다.
기판 스테이지(54)와 챔버(52)의 하부의 사이에는 절연 판(58)이 개재되어 있다. 또한, 기판 스테이지(54)에는 배관(59)이 접속되고 그 배관(59)을 통해 기판 스테이지(54)의 내부에 형성된 도시하지 않는 수로에 냉각수가 공급되고 기판 스테이지(54)의 온도조절을 실시하고 있다. 한층 더 또한, 기판 스테이지(54)에는 콘덴서(C)를 통해 고주파 전원(E)이 접속되어 있고 그 고주파 전원(E)으로부터 기판 스테이지(54)에 고주파 바이어스(RF바이어스)가 공급되어 있다.
한편, 상기 챔버(52)는, 접지되어 있고 고주파 전원(E)으로부터 기판 스테이지(54)에 대해서 공급되는 고주파 바이어스에 대해서 전기적 대향전극으로서 기능한다. 그리고, 후술하도록, 이 챔버(52)에는, 확산 판(93)이 부착부재(95)를 통해 전기적으로 접속되는 것과 함께, 확산 방지벽(96)이 전기적으로 접속되어 있다. 따라서, 이러한 동일한 금속에 의해서 형성되어 있는 챔버(52), 확산 판(93) 및 확산 방지벽(96)이, 상기 고주파 바이어스에 대한 대향전극으로서 기능한다.
챔버(52)의 저부에는 배기구(53)가 형성되어 있다. 그 배기구(53)는 미도시의 배기관을 통해 미도시의 배기용 펌프에 접속된다. 이 배기용 펌프로 챔버(52)의 내부 공간이 감압된다. 배기관에는 미도시의 압력 제어장치가 배설되고 그 압력 제어장치에 의해 챔버(52) 내의 압력이 조정된다.
도 2a ~ 도 2j는, 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에 서 수지부의 표층측으로부터 유기 부재를 제거하는 공정 A를 포함하는, 다층 배선 기판의 제조 방법을 설명하는 도면이다. 본 발명이 적용되는 공정 A는, 도 2a ~ 도 2i의 사이에 포함되어 있고, 공정 A에 대해서는, 특히 도 3a ~ 도 6b를 이용하여 상세하게 설명한다.
도 2a에서, 구리박 적층판(CCL：Copper　Clad　Laminate)(10)의 한 면(도 2a에서는 상면)에 제1 층간 절연용 필름(11)이 배설되어 있다. 제1 층간 절연용 필름(11)으로서는, 예를 들어, ABF(Ajinomoto　Build－up　Film) 등이 적합하게 이용된다.
도 2b에서, 층간 절연용 필름(11)을 덮도록, 후에 형성하는 Cu막용의 시드층(12)을 마련한다. 시드층(12)으로서는, 예를 들어, Ni막, Cr막, W막, Mo막 등이 적합하게 이용된다.
도 2c에서, 시드층(12)을 덮도록, 드라이 필름 레지스트(DFR：Dry　Film　Resist)(13)를 마련한다.
도 2d에서, 시드층(12) 위에 소정의 패턴으로 Cu막을 제작하기 위한 개구부(13s)를 드라이 필름 레지스트(13)에 마련한다. 이것에 의해, 개구부(13s)를 가지는 드라이 필름 레지스트(13p)가 형성된다.
도 2e에서, 개구부(13s)에 의해서 노출된 시드층(12) 위에, 전기 도금법에 의해 Cu막(14)을 제작한다.
도 2f에서, 드라이 필름 레지스트(13p)를 제거함으로써, 시드층(12) 위에 패턴화된 Cu막(14p1)이 얻어진다. 본 발명의 실시 형태에서의 Cu막(14p1)은, 예를 들어, 높이 2μm 정도, 폭 2μm ~ 4μm 정도의 미세한 배선(제1 도전막)으로서 이용된다.
도 2g에서, 패턴화된 Cu막(14p1)을 마스크로서 이용하여 시드층(12)을 에칭에 의해 제거한다. 이것에 의해, 패턴화된 Cu막(14p1)이 겹치는 위치에 있는 시드층(12p)만 잔존하는 구성이 얻어진다.
도 2h에서, 제1 층간 절연용 필름(11)과 그 위에 위치하는 패턴화된 Cu막(14p1)을 덮도록, 제2 층간 절연용 필름(15)이 배설되어 있다.
도 2i에서, Cu막(14p1)의 표면이 노출할 때까지 제2 층간 절연용 필름(15)을 애싱 처리한다(공정 A). 이것에 의해, 제2 층간 절연용 필름(15)을 구성하는 수지부의 표층측으로부터 유기 부재를 제거한다. 이러한 공정 A를 실시함으로써, 수지부에 대해서, 무기 부재는 남기면서, 소망한 깊이(Cu막(14p1)의 표면 위치)까지 유기 부재만을 제거한다.
그 후, 웨트 세정함으로써, 제2 층간 절연용 필름(15) 가운데, 공정 A를 거친 부위(즉, 공정 A를 거친 수지부의 표층측에 잔존하는 무기 부재)를 제거한다. 이것에 의해, 패턴화된 Cu막(도체부)(14p1)의 표면보다도 상방에 위치하는, 수지부에서 잔존하고 있던, 필러를 이루는 무기 부재가, 웨트 세정에 의해 제거된다.
그 결과, 노출된 Cu막(도체부)(14p2)의 표면과 상기 도체부(14p2)를 둘러싸는 제2 층간 절연용 필름(수지부)(15)의 표면이 동일한 평면이 된다.
도 2j에서, 도 2i에 나타내는 처리에 의해 평탄화된 표면에, 제2 시드층(22)을 형성한다. 이 후, 상술한 도 2c ~ 도 2i의 각 공정을 반복함으로써, 소망한 적층 구조를 가지는 다층 배선 기판의 제조가 가능해진다.
이하에서는, 상기에서 도 2h ~ 도 2i에 기초하여 설명한, 본 발명의 실시 형태와 관련되는 공정 A와 공정 B에 대해서, 도 3a ~ 도 6b를 이용하여 상세하게 기재한다.
도 3a 및 도 3b는, 본 발명의 실시 형태와 관련되는 공정 A를 실시하기 전의 상태를 나타내는 단면도이고, 도 2h에 상당한다. 도 3a는, 패턴화된 복수의 Cu막(도체부)을 포함하는 광범위한 영역을 나타내는 단면도이다. 도 3b는, 특정의 패턴화된 Cu막(도체부)에 주목한 도면으로서, Cu막의 상부와 그 주위 및 상방에 위치하는 수지부를 포함하는 영역(α)을 확대해 나타내는 단면도이다.
도 4a 및 도 4b는, 도 3a에 나타내는 두께에 대해서 수지부의 두께가 절반정도가 될 때까지, 공정 A를 실시한 상태를 나타내는 단면도이다. 도 4a는, 패턴화된 복수의 Cu막(도체부)을 포함하는 광범위한 영역을 나타내는 단면도이다. 도 4b는, 특정의 패턴화된 Cu막(도체부)에 주목한 도면으로서, Cu막의 상부와 그 주위 및 상방에 위치하는 수지부를 포함하는 영역(β)을 확대해 나타내는 단면도이다.
도 5a 및 도 5b는, 도체부의 표면의 위치와 수지부의 상면이 일치할 때까지, 공정 A를 실시한 상태를 나타내는 단면도이다. 도 5a는, 패턴화된 복수의 Cu막(도체부)을 포함하는 광범위한 영역을 나타내는 단면도이다. 도 5b는, 특정의 패턴화된 Cu막(도체부)에 주목한 도면으로서, Cu막의 상부와 그 주위 및 상방에 위치하는 수지부를 포함하는 영역(γ)을 확대해 나타내는 단면도이다.
도 6a 및 도 6b는, 본 발명의 공정 B를 실시한 상태를 나타내는 단면도이고, 도 2i에 상당한다. 도 6a는, 패턴화된 Cu막(도체부)을 복수 포함하는 광범위한 영역을 나타내는 단면도이다. 도 6b는, 특정의 패턴화된 Cu막(도체부)에 주목한 도면으로서, Cu막의 상부와 그 주위 및 상방에 위치하는 수지부를 포함하는 영역(δ)을 확대해 나타내는 단면도이다.
도 3a 및 도 3b는, 제1 층간 절연용 필름(11)과 그 위에 위치하는 패턴화된 Cu막(14p1), 및 이 Cu막(14p1)이 겹치는 위치에 있는 시드층(12p)를 덮도록, 제2 층간 절연용 필름(15)이 배설된 상태를 나타내고 있다.
제2 층간 절연용 필름(15)은, 필러를 이루는 무기 부재(도 3a 및 도 3b에서 백색의 복수의 도트로 표시)가 유기 부재(도 3a 및 도 3b에서 진한 흑색의 메쉬 형태로 표시)에 분산하여 이루어지는 수지부에 의해 피복되는 구성을 가지고 있다. 도 3a에서, 부호 15s1는, 제2 층간 절연용 필름(15)의 표면이다.
도 3b에 나타낸 바와 같이, 공정 A의 처리 전에서의 제2 층간 절연용 필름(15)은, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부이다. 도 3a 및 도 3b에 나타내는 상태에서는, 기판(W) 위에 국소적으로 배치된 Cu막(도체부)(14p)은, 이 수지부에 의해 피복되어 있다.
도 4a 및 도 4b는, 제2 층간 절연용 필름(수지부)(15)에 대해서, 그 두께의 절반정도가 될 때까지, 공정 A를 실시한 상태를 나타내고 있다. 도 4a, 도 4b에서, 부호 L1는 공정 A의 처리 완료 영역과 미처리 영역의 경계를 나타내고 있다. 즉, 제2 층간 절연용 필름(수지부)(15)에서, 표면(15sp1)보다도 하방에 위치하고, 부호 L1로 나타낸 부분보다도 상방에 위치하는 영역(도 4a 및 도 4b에서 옅은 흑색의 메쉬 형태로 표시)이, 공정 A를 실시한 부분(처리 완료 영역)이다. 이것에 대해서, 부호 L1로 나타낸 부분보다도 하방에 위치하는 영역(도 4a 및 도 4b에서 진한 흑색의 메쉬 형태로 표시)이, 공정 A가 아직도 실시되지 않은 부분(미처리 영역)이다.
도 4b에서, 공정 A를 실시한 부분(처리 완료 영역)에서는, 수지부에 포함되는 무기 부재는 잔존해, 유기 부재만을 분해·제거한 상태가 되어 있다. 이러한 애싱 처리는, 회화(灰化) 처리라고도 불린다.
도 5a 및 도 5b는, 전술한 애싱 처리(공정 A)를 한층 더 반복해 실시하고, 유기 부재만을 제거한 부분, 즉, 공정 A를 실시한 부분(처리완료의 영역)이, 기판(W) 위에 국소적으로 배치된 Cu막(도체부)(14p)의 표면에 이른 상태를 나타내고 있다. 도 5a, 도 5b에서, 부호 L2는 공정 A를 처리 완료 영역과 미처리 영역의 경계를 나타내고 있다. 즉, 제2 층간 절연용 필름(수지부)(15)에서, 표면(15sp2)보다도 하방에 위치하고, 부호 L2로 나타낸 부분보다도 상방에 위치하는 영역(도 5a 및 도 5b에서 옅은 흑색의 메쉬 형태로 표시)이, 공정 A가 실시된 부분(처리 완료 영역)이다. 이것에 대해서, 부호 L2보다도 하방에 위치하는 영역(도 5a 및 도 5b에서 진한 흑색의 메쉬 형태로 표시)이, 공정 A가 아직도 실시되지 않은 부분(미처리 영역)이다.
도 5b에서, 공정 A를 실시한 부분(처리 완료 영역)에서는, 수지부에 포함되는 무기 부재는 잔존하고, 유기 부재만을 분해·제거한 상태가 되어 있다.
이것에 의해, Cu막(도체부)(14p)의 표면(부호 L2로 나타낸 부분)보다도 상방에 위치하는 제2 층간 절연용 필름(수지부)(15)에는, 유기 부재가 거의 잔존하지 않고, 필러를 이루는 무기 부재만이 잔존한 상태가 된다. 한편, Cu막(도체부)(14p)의 표면보다도 하방에 위치하는 제2 층간 절연용 필름(수지부)(15)은, 애싱하기 전과 다르지 않는 상태, 즉, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 상태가 유지된다.
상술한 도 4a(도 4b)와 도 5a(도 5b)에 대해서는, 설명의 형편상, 공정 A를 2회로 나누어서 실시한 바와 같이 도시하고 있지만, 통상은 도 4a와 도 5a는 연속한 프로세스(1개의 공정 A)로서 실시된다. 다만, 필요에 따라서, 공정 A를 다단계(복수회)로 실시해도 상관없다.
도 6a 및 도 6b는, 도 5a에 나타낸 상태, 즉, Cu막(14p1)의 표면의 위치와 제2 층간 절연용 필름(15)의 상면이 일치할 때까지 애싱 처리가 실시된(공정 A) 상태에 있는 배선 기판에 대해서, 웨트 세정법을 이용하여 공정 A를 거친 수지부의 표층측에 잔존하는 상기 무기 부재를 제거한 상태를 나타내고 있다(공정 B). 이것에 의해, 도체부의 표면보다도 상방에 위치하는 수지부에서 잔존하고 있던, 필러를 이루는 무기 부재가, 웨트 세정에 의해 제거된다. 한편, 도체부의 표면보다도 하방에 위치하는 수지부는, 웨트 세정의 영향을 받지 않고, 원래의 상태, 즉, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 상태가 유지된다.
따라서, 본 발명은, 적층 구조를 제작하기 위해서, 노출된 도체부의 표면(14ps3)과, 상기 도체부를 둘러싸는 수지부의 표면(15ps3)이 동일한 평면을 이루도록 처리하는 것이 가능한, 배선 기판의 가공 방법의 제공에 공헌한다.
도 7은, 도 3a에 나타내는 상태(공정 A를 실시하기 전 상태)에서의 수지부의 표면을 나타내는 SEM 사진이다. 이 사진으로부터, 제2 층간 절연용 필름(수지부)(15)의 표면은, 거의 평탄한 형상 중에, 미세한 오목부를 구비한 프로파일인 것을 알 수 있다. 이 표면의 평균 거칠기 Ra는, 0.09μm이었다.
도 8은, 도 5a에 나타내는 상태(공정 A를 실시한 부분(처리 완료 영역)이, 기판(W) 위에 국소적으로 배치된 Cu막(도체부)(14p)의 표면에 이른 상태)에서의 수지부의 표면을 나타내는 SEM 사진이다. 이 사진으로부터, 제2 층간 절연용 필름(수지부)(15)의 표면은, 반구 형상의 구조물이 전면을 덮고, 이러한 구조물이 볼록부를 이루어, 구조물의 간극이 오목부를 형성하고 있는 것을 알 수 있다. 이 표면의 평균 거칠기 Ra는, 0.44μm이었다.
이것에 의해, 공정 A를 실시한 제2 층간 절연용 필름(수지부)(15)은, 유기 부재가 거의 잔존하지 않고, 필러를 이루는 무기 부재만이 잔존한 상태에 있다고 추측된다.
도 9는, 도 6a에 나타내는 상태(공정 A를 실시한 후, 웨트 세정법을 이용하여 공정 A를 거친 수지부의 표층측에 잔존하는 무기 부재를 제거한 상태)에서의 수지부의 표면을 나타내는 SEM 사진이다. 이 사진으로부터, 제2 층간 절연용 필름(수지부)(15)의 표면은, 거의 평탄한 형상 중에, 미세한 오목부를 구비한 프로파일인 것을 알 수 있다. 즉, 공정 A를 실시한 후의 사진(도 8)에서, 제2 층간 절연용 필름(수지부)(15)의 표면에 존재한 반구 형상의 구조물이, 공정 B를 실시함으로써 제거된 것을 알 수 있다. 이 표면의 평균 거칠기 Ra는, 0.14μm이었다.
도 7 ~ 도 9의 결과로부터 이하의 점이 분명해졌다.
공정 A에 이어 공정 B를 실시함으로써, 도체부의 표면보다 상방에 위치하는 수지부에서 잔존하고 있던, 필러를 이루는 무기 부재가, 웨트 세정에 의해 제거된다.
한편, 도체부의 표면보다도 하방에 위치하는 수지부는, 웨트 세정의 영향을 받지 않고, 원래의 상태, 즉, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 상태가 유지된다.
따라서, 본 발명은, 적층 구조를 제작하기 위해서, 노출한 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루도록 처리하는 것이 가능한, 배선 기판의 가공 방법을 갖는다.
이러한 공정 A를 실시하기 위해서는, 도 1에 나타내는 애싱 장치(51)가 적합하게 이용된다. 애싱 장치(51)의 사용 시에, 프로세스 가스의 종류와 유량, 프로세스 압력, 기판 온도, 마이크로파의 출력, 기판에 인가하는 바이어스 RF 출력의 조건이 설정된다.
상술한 도 8에 나타내는 가공은, 이하의 수치로 실시한 결과이다. 프로세스 가스로서 3 종류의 가스(O2, N2, CF4)를 이용했다.
·프로세스 가스 1：산소(O2), 유량=3200 sccm
·프로세스 가스 2：질소(N2), 유량=400 sccm
·프로세스 가스 3：4 불화 탄소(CF4), 유량=0 ~ 500 sccm
·프로세스 압력：40 ~ 100 Pa
·기판 온도：30℃
·마이크로파 출력：2000 ~ 2500 W
·바이어스 RF 출력：0 ~ 1500 W
이상의 수치는 대표예이고, 본 발명은 이러한 수치나 조합에 한정되는 것은 아니지만, 예를 들어, 바이어스 RF 전력 밀도[W/㎠]에 대해서는, 0.2 ~ 0.8이 바람직하고, 0.4 ~ 0.6이 보다 적합하다. 0.2[W/㎠]보다 작은 경우에는, 애싱레이트의 저하를 일으키고, 0.8[W/㎠]보다 큰 경우에는 이온에 의한 물리적 에칭 작용에 의한 표면 거침이 발생하기 때문에, 바람직하지 않다.
도 11 및 도 12는, 종래의 가공 방법(드라이 에칭 처리)을 실시한 배선 기판 상태를 나타내는 단면도이다. 도 11은, 도 10에 나타내는 두께에 대해서 수지부의 두께가 절반정도가 될 때까지 종래의 가공 방법에 따르는 처리를 실시한 배선 기판 상태를 나타낸다. 도 12는, 도체부의 표면의 위치와 수지부의 상면이 일치할 때까지 종래의 가공 방법에 따르는 처리를 실시한 배선 기판 상태를 나타낸다. 또한 도 10은, 종래의 가공 방법을 실시하기 전의 상태를 나타내고 있다. 즉, 도 10은, 도 3a와 동일한 상태를 나타내고 있다.
도 11에 의하면, 도 10에 나타내는 두께에 대해서 수지부의 두께가 절반정도가 될 때까지 처리를 실시한 상태에서는, 드라이 에칭 처리된 표면(부호 L1로 나타낸 부분)은, 필러를 이루는 무기 부재가 노출되어 볼록부가 형성되는 것과 함께, 유기 부재의 표면도 에칭에 의해 크게 흐트러져 요철 형상을 이루고 있다.
도 12에 의하면, 도체부의 표면의 위치와 수지부의 상면이 일치할 때까지 종래의 가공 방법에 따르는 처리를 실시한 상태에서는, 드라이 에칭 처리된 표면(부호 L2가 나타내는 위치)은, 도 11과 마찬가지로, 필러를 이루는 무기 부재가 노출되어 볼록부가 형성되는 것과 함께, 유기 부재의 표면도 에칭에 의해 크게 흐트러져 요철 형상을 이루고 있다. 이것에 더해, 도체부의 표면에는 필러를 이루는 무기 부재나 유기 부재가 잔존하기 때문에, 평탄한 프로파일이 얻어지지 않는다.
도 13은, 도 10에 나타내는 상태(종래의 가공 방법을 실시하기 전의 상태)에서의 수지부의 표면을 나타내는 SEM 사진이고, 도 7과 동일하다.
도 13에 나타내는 사진에 의하면, 제1 층간 절연용 필름(수지부)(55)의 표면(55s1)(부호 L1가 나타내는 위치)는, 거의 평탄한 형상 중에, 미세한 오목부를 구비한 프로파일인 것을 알 수 있다. 이 표면의 평균 거칠기 Ra는, 0.09μm이었다.
도 14에 나타내는 사진에 의하면, 제1 층간 절연용 필름(수지부)(55)의 표면(55s1) (부호 L2가 나타내는 위치)는, 필러를 이루는 무기 부재가 노출되어 볼록부가 형성되는 것과 함께, 유기 부재의 표면도 에칭에 의해 크게 흐트러져 요철 형상을 이루고 있는 것을 알 수 있다. 이 표면의 평균 거칠기 Ra는, 0.35μm이었다.
도 12 ~ 도 13의 결과에 의하면, 이하의 점이 분명해졌다.
종래의 가공 방법(드라이 에칭법)에 따르면, 수지부에 내재하는 필러를 이루는 무기 부재가 노출되어 볼록부를 형성한다. 또한, 수지부에 내재하는 유기 부재의 표면도 에칭에 의해 크게 흐트러져 요철 형상을 이룬다. 드라이 에칭을 진행시키고, 도체부의 표면이 노출되는 깊이까지 도달해도, 필러를 이루는 무기 부재나 유기 부재가 잔존하기 때문에, 평탄한 프로파일이 얻어지지 않는다.
그러므로, 종래의 가공 방법(드라이 에칭법)에서는, 적층 구조를 제작하기 위해서, 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루도록 처리하는 것이 매우 곤란했다.
본 발명의 바람직한 실시 형태를 설명하고, 앞서 설명했지만, 이들은 본 발명의 예시적인 것이고, 한정하는 것으로 고려되어서는 안된 것을 이해해야 한다. 추가, 생략, 치환, 및 그 외의 변경은, 본 발명의 범위로부터 벗어나지 않고 실시할 수 있다. 따라서, 본 발명은, 전술의 설명에 의해서 한정되어 있다고 나타내는 것이 아니고, 청구의 범위에 의해서 제한되고 있다.
예를 들면, 상술한 본 발명의 실시 형태와 관련되는 배선 기판의 가공 방법에서는, 무기 부재의 제거에 의해 표층부가 노출된 도체부에 적어도 일부가 겹치도록, 적층 구조에서의 도체부의 형성에 이용되는 토대로서 시드층을 형성하고(공정 C), 시드층의 표면 프로파일을 측정함으로써, 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루고 있는지 아닌지를 평가해도 좋다(공정 D).
본 발명은, 배선 기판의 가공 방법으로 넓게 적용 가능하다. 본 발명과 관련되는 배선 기판의 가공 방법에 따라 제작되는 배선 기판은, 고밀도 배선이 요구되는 배선 기판에 적합하게 이용된다.
10: 구리장(銅張)적층판,
11: 제1 층간 절연용 필름,
12: 시드층,
13, 13p: 드라이 필름 레지스트,
14, 14p, 14p1, 14p2: Cu막,
15: 제2 층간 절연용 필름,
22: 제2 시드층.

Claims (6)

  1. 기판 위에 국소적으로 배치된 도체부가, 필러를 이루는 무기 부재가 유기 부재에 분산하여 이루어지는 수지부로 피복된 구성을 포함하는 배선 기판의 가공 방법으로서,
    애싱법을 이용하여 상기 수지부의 표층측으로부터 상기 유기 부재를 제거하고,
    웨트 세정법을 이용하여 상기 유기 부재가 제거된 수지부의 표층측에 잔존하는 상기 무기 부재를 제거하고,
    상기 무기 부재의 제거에 의해 표층부가 노출된 도체부에 적어도 일부가 겹치도록, 적층 구조에서의 도체부의 형성에 이용되는 토대로서 시드층을 형성하고,
    상기 시드층의 표면 프로파일을 측정함으로써, 상기 노출된 도체부의 표면과 상기 도체부를 둘러싸는 수지부의 표면이 동일한 평면을 이루고 있는지 아닌지를 평가하는,
    배선 기판의 가공 방법.
  2. 제1항에 있어서,
    상기 수지부의 표층측으로부터의 상기 유기 부재의 제거는, 상기 도체부를 덮는 위치에 있는 수지부를 통해, 상기 도체부의 표층부가 관측될 때까지 반복 실시되는, 배선 기판의 가공 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 상기 기판에 대해서 고주파 전력을 인가하면서 실시되고, 고주파 전력의 바이어스 RF 출력[W]이 0 ~ 1500인, 배선 기판의 가공 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 상기 기판에 대해서 고주파 전력을 인가하면서 실시되고, 고주파 전력의 바이어스 RF 출력 밀도[W/㎠]가 0.2 ~ 0.8인, 배선 기판의 가공 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 수지부의 표층측으로부터 상기 유기 부재의 제거에 이용되는 애싱법은, 프로세스 가스로서 산소(O2), 질소(N2), 4 불화 탄소(CF4)로 이루어지는 군으로부터 선택되는 가스를 포함하는 혼합가스를 이용하는, 배선 기판의 가공 방법.
  6. 삭제
KR1020187037684A 2016-12-02 2017-11-30 배선 기판의 가공 방법 KR102140001B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-235054 2016-12-02
JP2016235054 2016-12-02
PCT/JP2017/043062 WO2018101404A1 (ja) 2016-12-02 2017-11-30 配線基板の加工方法

Publications (2)

Publication Number Publication Date
KR20190012206A KR20190012206A (ko) 2019-02-08
KR102140001B1 true KR102140001B1 (ko) 2020-07-31

Family

ID=62242577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037684A KR102140001B1 (ko) 2016-12-02 2017-11-30 배선 기판의 가공 방법

Country Status (7)

Country Link
US (1) US11510320B2 (ko)
EP (1) EP3550943A4 (ko)
JP (1) JP6644168B2 (ko)
KR (1) KR102140001B1 (ko)
CN (1) CN109479375B (ko)
TW (1) TWI698921B (ko)
WO (1) WO2018101404A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010001543A (ja) * 2008-06-23 2010-01-07 Shinko Electric Ind Co Ltd 銅膜形成方法及び配線基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919645B2 (ja) 1991-06-27 1999-07-12 三洋電機株式会社 多層配線基板の製造方法
JPH09241419A (ja) 1996-03-06 1997-09-16 Hitachi Ltd 無溶剤組成物ならびに多層配線基板、およびそれらの製造方法
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
DE10039336C2 (de) 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6669785B2 (en) * 2002-05-15 2003-12-30 Micell Technologies, Inc. Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide
US20050109533A1 (en) * 2002-08-27 2005-05-26 Fujitsu Limited Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US20060183055A1 (en) 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US8257987B2 (en) * 2006-02-02 2012-09-04 Trustees Of Boston University Planarization of GaN by photoresist technique using an inductively coupled plasma
JP4642001B2 (ja) * 2006-10-24 2011-03-02 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去液組成物
JP5141068B2 (ja) * 2007-03-28 2013-02-13 富士通セミコンダクター株式会社 研磨方法、研磨装置及び半導体装置の製造方法
JP2009302502A (ja) * 2008-05-12 2009-12-24 Toshiba Corp 半導体装置の製造方法
CN101825802B (zh) 2009-03-06 2011-12-28 北京京东方光电科技有限公司 彩膜基板及其制造方法
JP2010251162A (ja) * 2009-04-16 2010-11-04 Seiko Epson Corp プラズマ処理装置
JP5508130B2 (ja) * 2010-05-14 2014-05-28 富士フイルム株式会社 洗浄組成物、半導体装置の製造方法及び洗浄方法
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
CN102413641A (zh) 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
TWI513389B (zh) * 2010-09-27 2015-12-11 Taiyo Holdings Co Ltd The formation method of resistance welding resistance
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造
KR102040667B1 (ko) 2015-03-31 2019-11-27 버슘머트리얼즈 유에스, 엘엘씨 세정 포뮬레이션

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010001543A (ja) * 2008-06-23 2010-01-07 Shinko Electric Ind Co Ltd 銅膜形成方法及び配線基板

Also Published As

Publication number Publication date
CN109479375A (zh) 2019-03-15
EP3550943A4 (en) 2020-07-22
JPWO2018101404A1 (ja) 2019-04-18
KR20190012206A (ko) 2019-02-08
US11510320B2 (en) 2022-11-22
EP3550943A1 (en) 2019-10-09
WO2018101404A1 (ja) 2018-06-07
TW201826356A (zh) 2018-07-16
CN109479375B (zh) 2022-05-06
JP6644168B2 (ja) 2020-02-12
US20200315021A1 (en) 2020-10-01
TWI698921B (zh) 2020-07-11

Similar Documents

Publication Publication Date Title
JP7249993B2 (ja) プリント回路基板用のセミアディティブ法
JP5022683B2 (ja) 半導体装置の製造方法
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
CN108811334A (zh) 一种印制电路板底部图形化盲槽的加工方法
KR20110107297A (ko) 배선기판 제조방법
TW201640974A (zh) 印刷配線板及其製造方法
JP2016092307A (ja) 樹脂基板の加工方法
KR102140001B1 (ko) 배선 기판의 가공 방법
TWI625991B (zh) 電路板結構與其製造方法
TWI687973B (zh) 電子構件的製造方法
US20050121613A1 (en) Laser beam machining method
TWI715214B (zh) 印刷配線板及印刷配線板之製造方法
JP2000068653A (ja) 多層基板のスミア除去方法
KR102333099B1 (ko) 인쇄회로기판
TW201427525A (zh) 印刷電路板及其製造方法
JP2003298207A (ja) 両面回路基板の製造法
TW201349973A (zh) 線路板及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant