CN109479375B - 布线基板的加工方法 - Google Patents

布线基板的加工方法 Download PDF

Info

Publication number
CN109479375B
CN109479375B CN201780040084.3A CN201780040084A CN109479375B CN 109479375 B CN109479375 B CN 109479375B CN 201780040084 A CN201780040084 A CN 201780040084A CN 109479375 B CN109479375 B CN 109479375B
Authority
CN
China
Prior art keywords
resin portion
organic material
processing
conductor portion
layer side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780040084.3A
Other languages
English (en)
Other versions
CN109479375A (zh
Inventor
佐藤宗之
森川泰宏
铃木实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN109479375A publication Critical patent/CN109479375A/zh
Application granted granted Critical
Publication of CN109479375B publication Critical patent/CN109479375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种布线基板的加工方法，所述布线基板包括在基板上局部配置的导体部被树脂部包覆的结构，所述树脂部是成为填料的无机材料分散于有机材料而成，所述布线基板的加工方法使用灰化法，从所述树脂部的表层侧去除所述有机材料，使用湿式清洗法，对残留于所述有机材料被去除后的树脂部的表层侧的所述无机材料进行去除。

Description

布线基板的加工方法
技术领域
本发明涉及一种布线基板的加工方法，所述布线基板包括在基板上局部配置的导体部被树脂部包覆的结构，所述树脂部是成为填料的无机材料分散于有机材料而成，所述布线基板的加工方法适合于多层布线基板的用途。
本申请基于2016年12月2日于日本申请的专利申请2016-235054号主张优先权，在此援用其内容。
背景技术
作为适合于多层布线基板的、布线基板的加工方法，例如，公知专利文件1和专利文件2中公开的方法。
专利文献1公开了将陶瓷布线基板用作基底基板的、多层布线基板的制造方法。特别是，专利文献1的0078段中记载有，在制造工序的途中，这种多层布线基板有时会被绝缘膜覆盖而并不露出导体上表面。
这种状态是由于实际上无法完全使模具的表面平坦的理由、难以使模具的表面完全贴紧在布线的上表面的理由、难以使布线层的高度完全一致的理由等造成。因此，说明了需要通过湿式蚀刻法、干式蚀刻法、机械研磨法或者组合这些方法的方法来去除绝缘膜的表面从而使布线的上表面露出。但是，关于其具体的解决方案，专利文献1中并未公开。
然而，如上所述的绝缘膜通常并不是由单一的部件构成的单纯的结构，而是由成为填料的无机材料分散于有机材料而成的树脂部构成。因此，如图12所示，例如，进行干式蚀刻，从绝缘膜的表面依次削去绝缘膜的情况下，由于无机材料与有机材料一起被蚀刻，因而加工表面会成为粗面。
也就是说，在布线层的表面暴露的状态下，布线层的表面并不会平坦地暴露，而是绝缘膜的残留物(无机材料和有机材料)在布线层的表面上随机地残留，甚至布线层的表面成为粗糙的状态。因此，在其暴露的布线层上形成被膜的情况下，在布线层上层压的被膜的表面也成为粗糙的状态。因此，由于欲制造多层布线基板时需要多次重复进行这种工序，因而越是位于多层布线构造的上层的布线层，布线层的膜表面越会丧失平坦性。
专利文献2中公开了对布线层进行无电场电镀的方法。在绝缘基板上依次设置第一布线层及混入了由无机物构成的酸溶性填料和酸不溶填料的阻焊剂层，对所述阻焊剂层表面进行等离子体灰化并残留所述两种填料而选择性地去除所述阻焊剂层表面。然后，溶解从所述阻焊剂层表面露出的所述酸溶性填料，进行所述阻焊剂层表面的粗化，接着在所述阻焊剂层上对由金属构成的第二布线层进行无电场电镀。
由此，记载了根据专利文献2的制法，在阻焊剂层表面形成多个凹坑，因此在其上设置的第二布线层的粘结强度得到改善。即，专利文献2以阻焊剂层表面的粗化为目的，公开了与阻焊剂层表面的平坦化方法相反的方法。
目前，多层布线基板由于每单位面积的集成度的提高，存在层压数日益增加的倾向。因此，如前所述，越是位于多层布线构造的上层的布线层，布线层的膜表面丧失平坦性的问题越显著，因此期待着开发解决该问题的方法。
专利文件1：日本专利公开平09-241419号公报
专利文件2：日本专利公开平05-007079号公报
发明内容
本发明鉴于这种现有的实情而设计的，其目的在于，提供一种为了制作层压结构而能够以暴露的导体部的表面与包围该导体部的树脂部的表面成为同一平面的方式进行处理的、布线基板的加工方法。
本发明的一方式所涉及的布线基板的加工方法，所述布线基板包括在基板上局部配置的导体部被树脂部包覆的结构，所述树脂部是成为填料的无机材料分散于有机材料而成，其中，使用灰化法，从所述树脂部的表层侧去除所述有机材料(工序A)，使用湿式清洗法，对残留于所述有机材料被去除后的树脂部的表层侧的所述无机材料进行去除(工序B)。
本发明的一方式所涉及的布线基板的加工方法中，可以通过位于覆盖所述导体部的位置的树脂部观察到该导体部的表层部为止，重复进行从所述树脂部的表层侧的所述有机材料的去除。
本发明的一方式所涉及的布线基板的加工方法中，可以对所述基板施加高频电力的同时进行从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法，高频电力的偏压RF输出功率为0W～1500W。
本发明的一方式所涉及的布线基板的加工方法中，可以对所述基板施加高频电力的同时进行从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法，高频电力的偏压RF输出功率密度为0.2W/cm2～0.8W/cm2。
本发明的一方式所涉及的布线基板的加工方法中，从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法可以使用混合气体作为工艺气体，所述混合气体包含选自由氧(O2)、氮(N2)及四氟化碳(CF4)构成的组中的气体。
本发明的一方式所涉及的布线基板的加工方法中，可以以与表层部因所述无机材料的去除而暴露的导体部重叠至少一部分的方式，形成晶种层而作为层压结构中的导体部的形成中使用的基底(工序C)，可以通过测定所述晶种层的表面轮廓，评价所述暴露的导体部的表面与包围该导体部的树脂部的表面是否成为同一平面(工序D)。
本发明一方式为包括在基板上局部配置的导体部被树脂部包覆的结构的布线基板的加工方法，所述树脂部是成为填料的无机材料分散于有机材料而成，。
本发明的一方式所涉及的加工方法，首先，通过使用灰化法，从树脂部的表层侧去除有机材料，从而残留树脂部中的无机材料，并且直到达到希望的深度为止仅去除有机材料。通过多步骤(多次)进行这种有机材料的去除，直到获得在树脂部的更深的位置仅去除有机材料的状态，缓慢地进行有机材料的去除。并且，直到在基板上局部配置的导体部的表面仅去除有机材料的状态，重复进行从树脂部的表层侧的有机材料的去除(工序A)。
由此，成为在位于导体部的表面的上方的树脂部中，几乎没有残留有机材料，而仅残留成为填料的无机材料的状态。另一方面，位于导体部的表面的下方的树脂部保持与灰化前不变的状态、即成为填料的无机材料分散于有机材料而成的状态。
接着，本发明的一方式中，使用湿式清洗法，对残留于去除从树脂部的表层侧的有机材料之后(经过工序A之后)的树脂部的表层侧的无机材料进行去除。由此，位于导体部的表面的上方的树脂部中残留的、成为填料的无机材料通过湿式清洗来被去除。另一方面，位于导体部的表面的下方的树脂部不受湿式清洗的影响，保持原来的状态、即成为填料的无机材料分散于有机材料而成的状态。
因此，本发明的一方式对于提供一种为了制作层压结构而能够以暴露的导体部的表面与包围该导体部的树脂部的表面成为同一平面的方式进行处理的布线基板的加工方法做出贡献。
附图说明
图1是示出使用本发明的实施方式所涉及的布线基板的加工方法的灰化装置的一例的剖视图。
图2A是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2B是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2C是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2D是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2E是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2F是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2G是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2H是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2I是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图2J是示出本发明的实施方式所涉及的布线基板的加工方法中，包括从树脂部的表层侧去除有机材料的工序的工艺的例子的图。
图3A是示出进行从树脂部的表层侧去除有机材料的工序之前的状态的剖视图。
图3B是放大图3A中的符号α所示的部分的放大图。
图4A是示出直到树脂部的厚度相对于图3A所示的厚度成为一半左右为止进行从树脂部的表层侧去除有机材料的工序的状态的剖视图。
图4B是放大图4A中的符号β所示的部分的放大图。
图5A是示出直到导体部的表面的位置与树脂部的上表面一致为止进行从树脂部的表层侧去除有机材料的工序的状态的剖视图。
图5B是放大图5A中的符号γ所示的部分的放大图。
图6A是示出本发明的实施方式所涉及的布线基板的加工方法中，对残留于有机材料被去除后的树脂部的表层侧的无机材料进行去除的工序的状态的剖视图。
图6B是放大图6A中的符号δ所示的部分的放大图。
图7是示出图3A和图3B所示的状态中的树脂部的表面的SEM照片。
图8是示出图5A和图5B所示的状态中的树脂部的表面的SEM照片。
图9是示出图6A和图6B所示的状态中的树脂部的表面的SEM照片。
图10是示出进行现有的加工方法之前的状态(与图3A和图3B相同的状态)的剖视图。
图11是示出直到树脂部的厚度相对于图10所示的厚度成为一半左右为止进行现有的加工方法的状态的剖视图。
图12是示出直到导体部的表面的位置与树脂部的上表面一致为止进行现有的加工方法的状态的剖视图。
图13是示出图10所示的状态中的树脂部的表面的SEM照片。
图14是示出图12所示的状态中的树脂部的表面的SEM照片。
具体实施方式
下面，基于图1对用于实施本发明的一方式进行说明。图1是示出本发明中使用的灰化装置的一例的剖视图，灰化装置在从后述的树脂部的表层侧去除有机材料(工序A)中使用。
构成灰化装置51的腔室52通过与在该腔室52内处理的基板W中主要露出的金属相同的金属形成。而且，在腔室52的内部中，构成腔室52的金属露出。例如，在对铜(Cu)露出的基板W进行灰化处理的灰化装置的情况下，上述腔室52由铜形成。因此，该腔室52除了铜以外，按照基板W中露出的金属，由金(Au)、焊料(Solder)、铂(Pt)、铱(Ir)形成。
形成腔室52的顶板64具有在顶板64的外侧上方突出的圆柱体65。在圆柱体65的中央位置形成有贯穿腔室52的外侧与内侧的贯穿孔68。
在圆柱体65的上表面65a连结固定有导波管69。在导波管69中，在与贯穿孔68对应的位置形成有连结孔69a，在连结孔69a中以闭塞贯穿孔68的上侧开口部的方式配设圆板状的微波透过窗70。微波透过窗70为由陶瓷或石英等构成的介电透过窗，对于圆柱体65的上表面65a贴紧固定。在该构造中，从设置于导波管69的上游的未图示的微波振荡器，微波在导波管69中传播并经由微波透过窗70被导入到贯通孔68。
贯穿孔68的下侧开口部形成有具备开口的嵌合凹部80，该开口以具有比贯穿孔68的内径大的内径的方式扩大。
形成有嵌合凹部80的贯穿孔68的下侧开口部被圆板状的下盖83闭塞。下盖83具有在中央贯穿形成导出孔83a的圆板状的下盖主体84、和向该下盖主体84的下侧外周面延伸形成的凸缘部85。下盖83被构成为下盖主体84被贯插于贯穿孔68，凸缘部85与嵌合凹部80嵌合。
并且，通过将凸缘部85与嵌合凹部80的里面80a用螺丝固定，从而下盖83(凸缘部85的上表面)对于顶板64(嵌合凹部80的里面80a)缔结固定。
由此，在形成于圆柱体65的贯穿孔68的上开口部和下开口部的两者被微波透过窗70和下盖83闭塞而形成的空间，划分形成等离子体生成室S。
在下盖主体84的外周面形成有环状的环状槽91，由环状槽91与塞住该环状槽91的贯穿孔68的内周面68a形成环状通路。环状槽91被形成在与形成于贯穿孔68的内周面68a的气体导入路82的开口部对置的位置，从气体导入路82导入的等离子体形成用气体(氧)被导入到环状通路(环状槽91)。
下盖主体84的上表面外周缘被切开，由此形成连通等离子体生成室S与环状槽91(环状通路)的切割槽(气体导入路82)。并且，被导入到环状槽91的等离子体形成用气体经由切割槽被导入到等离子体生成室S。
被导入到等离子体生成室S的等离子体形成用气体同样被经由微波透过窗70投入的微波激发而成为氧等离子体。并且，由等离子体生成室S生成的氧等离子体经由形成于下盖83的导出孔83a向载置于下方的基板工作台54的基板(晶片)W导出。
在下盖主体84的下侧且与导出孔83a的开口部对置的位置，配置有扩散板93。扩散板93为铝(Al)制，经由同样铝(Al)制的间隔保持部件94，利用安装部件95对于下盖主体84连结固定。扩散板93使从下盖主体84的导出孔83a导出的氧等离子体分散，同上氧等离子体被均匀地暴露在载置于基板工作台54的基板W。由此，关于载置于基板工作台54的基板W，在该基板W的表面(图1中为上表面)Wa形成的希望的膜被氧等离子体灰化。
此外，还可以构成为，在顶板64的内底面以包围扩散板93的方式安装有圆筒形状的扩散防止壁96。扩散防止壁96例如由铝(Al)制构成，以从扩散板93导出的氧等离子体不是向腔室52的内侧面方向扩散而是向配置在下方的基板W的方向引导的方式发挥功能。
基板工作台54的周边上部被基板导轨56覆盖。在基板工作台54内配设有沿上下方向可移动支撑的升降销57的前端。使升降销57上下移动，由此在升降销57与未图示的搬运装置之间进行基板W的接收，将基板W载置在基板工作台54上。
在基板工作台54与腔室52的下部之间存在绝缘板58。另外，在基板工作台54连接有配管59，经由该配管59对形成于基板工作台54的内部的未图示的水路供给冷却水，进行基板工作台54的温度调节。而且，另外基板工作台54中经由电容器C连接有高频电源E，从该高频电源E对基板工作台54供给高频偏压(RF偏压)。
另一方面，上述腔室52被接地，对于从高频电源E对基板工作台54供给的高频偏压作为电性的对电极发挥功能。并且，如后所述，该腔室52中扩散板93经由安装部件95被电性连接，并且扩散防止壁96被电性连接。因此，这些由相同的金属形成的腔室52、扩散板93及扩散防止壁96作为对于上述高频偏压的对电极发挥功能。
在腔室52的底部形成有排气口53。该排气口53经由未图示的排气管，与未图示的排气用泵连接。通过该排气用泵，腔室52的内部空间被减压。排气管中配设有未图示的压力控制装置，通过该压力控制装置，腔室52内的压力被调整。
图2A～图2J是对本发明的实施方式所涉及的布线基板的加工方法中包括从树脂部的表层侧去除有机材料的工序A的多层布线基板的制造方法进行说明的图。本发明被适用的工序A包含在图2A～图2I之间，关于工序A，特别使用图3A～图6B进行详细说明。
在图2A中，在覆铜层压板(CCL：Copper Clad Laminate)10的单面(图2A中为上表面)配设有第一层间绝缘用薄膜11。作为第一层间绝缘用薄膜11，例如，适合使用ABF(Ajinomoto Build-up Film)等。
在图2B中，以覆盖第一层间绝缘用薄膜11的方式，设置用于后述形成的Cu膜的晶种层12。作为晶种层12，例如，适合使用Ni膜、Cr膜、W膜、Mo膜等。
在图2C中，以覆盖晶种层12的方式，设置干膜抗蚀剂(DFR：Dry Film Resist)13。
在图2D中，在干膜抗蚀剂13中设置用于在晶种层12上以规定的图案制作Cu膜的开口部13s。由此，形成具有开口部13s的干膜抗蚀剂13p。
在图2E中，在通过开口部13s暴露的晶种层12之上通过电镀法制作Cu膜14。
在图2F中，去除干膜抗蚀剂13p，由此在晶种层12上得到被图案化的Cu膜14p1。本发明的实施方式中的Cu膜14p1，例如，用作高2μm左右、宽2μm～4μm左右的微细的布线(第一导电膜)。
在图2G中，将被图案化的Cu膜14p1用作掩膜，通过蚀刻来去除晶种层12。由此，得到仅残留位于被图案化的Cu膜14p1重叠的位置的晶种层12p的结构。
在图2H中，以覆盖第一层间绝缘用薄膜11及位于其上的被图案化的Cu膜14p1的方式，配设有第二层间绝缘用薄膜15。
在图2I中，直到Cu膜14p1的表面露出为止，对第二层间绝缘用薄膜15进行灰化处理(工序A)。由此，从构成第二层间绝缘用薄膜15的树脂部的表层侧去除有机材料。通过进行这种工序A，对于树脂部，残留无机材料，并且直到希望的深度(Cu膜14p1的表面位置)为止仅去除有机材料。
然后，通过进行湿式清洗，在第二层间绝缘用薄膜15之中，去除经过工序A的部位(即，在经过工序A的树脂部的表层侧残留的无机材料)。由此，位于被图案化的Cu膜(导体部)14p1的表面的上方的、树脂部中残留的、成为填料的无机材料通过湿式清洗来被去除。
其结果，暴露的Cu膜(导体部)14p2的表面与包围该导体部14p2的第二层间绝缘用薄膜(树脂部)15的表面成为同一平面。
在图2J中，在通过图2I所示的处理来被平坦化的表面，形成第二晶种层22。然后，通过重复进行上述的图2C～图2I的各工序，能够制造具有希望的层压结构的多层布线基板。
下面，关于上述中基于图2H～图2I说明的、本发明的实施方式所涉及的工序A和工序B，使用图3A～图6B进行详细描述。
图3A和图3B是示出进行本发明的实施方式所涉及的工序A之前的状态的剖视图，相当于图2H。图3A是示出包括被图案化的多个Cu膜(导体部)的大范围的区域的剖视图。图3B是着眼于特定的被图案化的Cu膜(导体部)的图，是放大示出包括Cu膜的上部及其周围以及位于上方的树脂部的区域(α)的剖视图。
图4A和图4B是示出直到树脂部的厚度相对于图3A所示的厚度成为一半左右为止进行工序A的状态的剖视图。图4A是示出包括被图案化的多个Cu膜(导体部)的大范围的区域的剖视图。图4B是着眼于特定的被图案化的Cu膜(导体部)的图，是放大示出包括Cu膜的上部及其周围以及位于上方的树脂部的区域(β)的剖视图。
图5A和图5B是示出直到导体部的表面的位置与树脂部的上表面一致为止进行工序A的状态的剖视图。图5A是示出包括被图案化的多个Cu膜(导体部)的大范围的区域的剖视图。图5B是着眼于特定的被图案化的Cu膜(导体部)的图，是放大示出包括Cu膜的上部及其周围以及位于上方的树脂部的区域(γ)的剖视图。
图6A和图6B是示出进行本发明的工序B的状态的剖视图，相当于图2I。图6A是示出包括多个被图案化的Cu膜(导体部)的大范围的区域的剖视图。图6B是着眼于特定的被图案化的Cu膜(导体部)的图，是放大示出包括Cu膜的上部及其周围以及位于上方的树脂部的区域(δ)的剖视图。
图3A和图3B表示以覆盖第一层间绝缘用薄膜11与位于其上的被图案化的Cu膜14p1以及位于该Cu膜14p1重叠的位置的晶种层12p的方式，配设有第二层间绝缘用薄膜15的状态。
第二层间绝缘用薄膜15具有被成为填料的无机材料(图3A和图3B中用多个白色的点表示)分散于有机材料(图3A和图3B中用深黑色的网格花纹表示)而成的树脂部包覆的结构。在图3A中，符号15s1为第二层间绝缘用薄膜15的表面。
如图3B所示，工序A的处理前的第二层间绝缘用薄膜15为成为填料的无机材料分散于有机材料而成的树脂部。在图3A和图3B所示的状态中，在基板W上局部配置的Cu膜(导体部)14p被该树脂部包覆。
图4A和图4B表示对于第二层间绝缘用薄膜(树脂部)15，直到成为其厚度的一半左右为止进行工序A的状态。在图4A、图4B中，符号L1示出工序A的已处理的区域与未处理的区域的边界。即，在第二层间绝缘用薄膜(树脂部)15中，位于表面15sp1的下方、且位于由符号L1所示的部分的上方的区域(图4A和图4B中用浅黑色的网格花纹表示)为进行了工序A的部分(已处理的区域)。与此相对，位于由符号L1所示的部分的下方的区域(图4A和图4B中用深黑色的网格花纹表示)为尚未进行工序A的部分(未处理的区域)。
在图4B中，在进行了工序A的部分(已处理的区域)中，成为残留树脂部中包含的无机材料、且仅分解并去除有机材料的状态。这种灰化处理也被称为灰化处理。
图5A和图5B表示进一步重复进行前述的灰化处理(工序A)，仅去除了有机材料的部分、即进行了工序A的部分(已处理的区域)达到在基板W上局部配置的Cu膜(导体部)14p的表面的状态。在图5A、图5B中，符号L2示出工序A的已处理的区域与未处理的区域的边界。即，在第二层间绝缘用薄膜(树脂部)15中，位于表面15sp2的下方、且位于由符号L2所示的部分的上方的区域(图5A和图5B中用浅黑色的网格花纹表示)为进行了工序A的部分(已处理的区域)。与此相对，位于符号L2的下方的区域(图5A和图5B中用深黑色的网格花纹表示)为尚未进行工序A的部分(未处理的区域)。
在图5B中，在进行了工序A的部分(已处理的区域)中，成为残留树脂部中包含的无机材料、且仅分解并去除有机材料的状态。
由此，位于Cu膜(导体部)14p的表面(由符号L2所示的部分)的上方的第二层间绝缘用薄膜(树脂部)15中，成为几乎不残留有机材料、仅残留成为填料的无机材料的状态。另一方面，位于Cu膜(导体部)14p的表面的下方的第二层间绝缘用薄膜(树脂部)15保持与灰化前不变的状态、即成为填料的无机材料分散于有机材料而成的状态。
在上述的图4A(图4B)和图5A(图5B)中，为了便于说明，图示为分两次进行工序A，但通常图4A和图5A作为连续的工艺(一个工序A)进行。但是，根据需要，多步骤(多次)进行工序A也没关系。
图6A和图6B表示图5A所示的状态、即对于处于直到Cu膜14p1的表面的位置与第二层间绝缘用薄膜15的上表面一致为止实施了灰化处理(工序A)的状态的布线基板，使用湿式清洗法，对残留于经过工序A的树脂部的表层侧的所述无机材料进行去除的状态(工序B)。由此，位于导体部的表面的上方的树脂部中残留的、成为填料的无机材料通过湿式清洗来被去除。另一方面，位于导体部的表面的下方的树脂部不受湿式清洗的影响，保持原来的状态、即成为填料的无机材料分散于有机材料而成的状态。
因此，本发明对于提供一种为了制作层压结构而能够以暴露的导体部的表面14ps3与包围该导体部的树脂部的表面15ps3成为同一平面的方式进行处理的布线基板的加工方法做出贡献。
图7是示出图3A所示的状态(进行工序A之前的状态)中的树脂部的表面的SEM照片。从该照片可知，第二层间绝缘用薄膜(树脂部)15的表面为在大致平坦的形状之中具备微细的凹部的轮廓。该表面的平均粗糙度Ra为0.09μm。
图8是示出图5A所示的状态(进行了工序A的部分(已处理的区域)达到在基板W上局部配置的Cu膜(导体部)14p的表面的状态)中的树脂部的表面的SEM照片。从该照片可知，第二层间绝缘用薄膜(树脂部)15的表面的半球状的构造物覆盖整个面，这些构造物成为凸部，构造物的间隙形成凹部。该表面的平均粗糙度Ra为0.44μm。
由此，可推测进行了工序A的第二层间绝缘用薄膜(树脂部)15处于几乎不残留有机材料、仅残留成为填料的无机材料的状态。
图9是示出图6A所示的状态(进行了工序A之后，使用湿式清洗法，对残留于经过工序A的树脂部的表层侧的无机材料进行去除的状态)中的树脂部的表面的SEM照片。从该照片可知，第二层间绝缘用薄膜(树脂部)15的表面为在大致平坦的形状之中具备微细的凹部的轮廓。即，可知在进行了工序A之后的照片(图8)中，存在于第二层间绝缘用薄膜(树脂部)15的表面的半球状的构造物通过进行工序B来被去除。该表面的平均粗糙度Ra为0.14μm。
根据图7～图9的结果，可知以下几点。
通过连着工序A进行工序B，位于导体部的表面的上方的树脂部中残留的、成为填料的无机材料通过湿式清洗来被去除。
另一方面，位于导体部的表面的下方的树脂部不受湿式清洗的影响，保持原来的状态、即成为填料的无机材料分散于有机材料而成的状态。
因此，本发明带来一种为了制作层压结构而能够以暴露的导体部的表面与包围该导体部的树脂部的表面成为同一平面的方式进行处理的布线基板的加工方法。
为了进行这种工序A，优选使用图1所示的灰化装置51。当使用灰化装置51时，设定工艺气体的种类和流量、生产压力、基板温度、微波的输出功率、对基板施加的偏压RF输出功率的条件。
上述的图8所示的加工为由以下的数值进行的结果。作为工艺气体，使用三种气体(O2、N2、CF4)。
·工艺气体1：氧(O2)、流量＝3200sccm
·工艺气体2：氮(N2)、流量＝400sccm
·工艺气体3：四氟化碳(CF4)、流量＝0～500sccm
·生产压力：40～100Pa
·基板温度：30℃
·微波输出功率：2000W～2500W
·偏压RF输出功率：0W～1500W
以上的数值为代表例，本发明并不限定于这些数值和组合，例如，关于偏压RF电力密度优选为0.2W/cm2～0.8W/cm2，更优选为0.4W/cm2～0.6W/cm2。在小于0.2W/cm2的情况下，导致灰化速率的降低，在大于0.8W/cm2的情况下，基于离子的物理性蚀刻作用，产生表面粗糙，因此并不优选。
图11和图12是示出进行了现有的加工方法(干法蚀刻处理)的布线基板的状态的剖视图。图11示出直到树脂部的厚度相对于图10所示的厚度成为一半左右为止实施了基于现有的加工方法的处理的布线基板的状态。图12示出直到导体部的表面的位置与树脂部的上表面一致为止实施了基于现有的加工方法的处理的布线基板的状态。此外，图10表示进行现有的加工方法之前的状态。即，图10示出与图3A相同的状态。
根据图11，在直到树脂部的厚度相对于图10所示的厚度成为一半左右为止进行了处理的状态中，被干法蚀刻处理的表面(由符号L1所示的部分)，成为填料的无机材料暴露而形成凸部，并且有机材料的表面也因蚀刻而较大紊乱，形成凹凸形状。
根据图12，在直到导体部的表面的位置与树脂部的上表面一致为止实施了现有的加工方法的处理的状态中，被干法蚀刻的表面(由符号L2所示的位置)与图11同样，成为填料的无机材料暴露而形成凸部，并且有机材料的表面也因蚀刻而较大紊乱，形成凹凸形状。此外，由于导体部的表面上残留成为填料的无机材料和有机材料，因此无法得到平坦的轮廓。
图13是示出图10所示的状态(进行现有的加工方法之前的状态)中的树脂部的表面的SEM照片，与图7相同。
从图13所示的照片可知，第一层间绝缘用薄膜(树脂部)55的表面55s1(符号L1所示的位置)为在大致平坦的形状之中具备微细的凹部的轮廓。该表面的平均粗糙度Ra为0.09μm。
从图14所示的照片可知，第一层间绝缘用薄膜(树脂部)55的表面55s1(符号L2所示的位置)，成为填料的无机材料暴露而形成凸部，并且有机材料的表面也因蚀刻而较大紊乱，形成凹凸形状。该表面的平均粗糙度Ra为0.35μm。
根据图12～图13的结果，可知以下几点。
根据现有的加工方法(干法蚀刻法)，树脂部中内在的成为填料的无机材料暴露并形成凸部。另外，树脂部中内在的有机材料的表面也因蚀刻而较大紊乱，形成凹凸形状。即使推进干法蚀刻，达到导体部的表面暴露的深度，成为填料的无机材料和有机材料也会残留，因此无法得到平坦的轮廓。
因此，现有的加工方法(干法蚀刻法)中，为了制作层压结构而以暴露的导体部的表面与包围该导体部的树脂部的表面成为同一平面的方式进行处理是极为困难的。
对本发明的优选的实施方式进行说明，并上述进行了说明，但应理解这些是本发明的示例，并不应理解为限定。可以在不脱离本发明的范围内进行追加、省略、置换及其他变更。因此，本发明并不应被视为受限于前述的说明，而是受限于权利要求书。
例如，上述的本发明的实施方式所涉及的布线基板的加工方法中，还可以以与因无机材料的去除而表层部暴露的导体部重叠至少一部分的方式，作为层压结构中的导体部的形成中使用的基底形成晶种层(工序C)，通过测定晶种层的表面轮廓，评价暴露的导体部的表面与包围该导体部的树脂部的表面是否成为同一平面(工序D)。
工业实用性
本发明能够广泛适用于布线基板的加工方法。通过本发明所涉及的布线基板的加工方法来制作的布线基板适合用于高密度布线所要求的布线基板。
符号说明
10 覆铜层压板
11 第一层间绝缘用薄膜
12 晶种层
13、13p 干膜抗蚀剂
14、14p、14p1、14p2 Cu膜
15 第二层间绝缘用薄膜
22 第二晶种层

Claims (5)

1.一种布线基板的加工方法，所述布线基板包括在基板上局部配置的导体部被树脂部包覆的结构，所述树脂部是成为填料的无机材料分散于有机材料而成，其中，
使用灰化法，从所述树脂部的表层侧去除所述有机材料，
使用湿式清洗法，对残留于所述有机材料被去除后的树脂部的表层侧的所述无机材料进行去除，
以与表层部因所述无机材料的去除而暴露的导体部重叠至少一部分的方式，形成晶种层，所述晶种层作为用于形成层压结构中的导体部的基底，
通过测定所述晶种层的表面轮廓，评价所述暴露的导体部的表面与包围该导体部的树脂部的表面是否成为同一平面。
2.根据权利要求1所述的布线基板的加工方法，其中，
通过位于覆盖所述导体部的位置的树脂部观察到该导体部的表层部为止，重复进行从所述树脂部的表层侧的所述有机材料的去除。
3.根据权利要求1或2所述的布线基板的加工方法，其中，
对所述基板施加高频电力的同时进行从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法，高频电力的偏压RF输出功率为0W～1500W。
4.根据权利要求1或2所述的布线基板的加工方法，其中，
对所述基板施加高频电力的同时进行从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法，高频电力的偏压RF输出功率密度为0.2W/cm2～0.8W/cm2。
5.根据权利要求1或2所述的布线基板的加工方法，其中，
从所述树脂部的表层侧的所述有机材料的去除中使用的灰化法使用混合气体作为工艺气体，所述混合气体包含选自由氧O2、氮N2及四氟化碳CF4构成的组中的气体。
CN201780040084.3A 2016-12-02 2017-11-30 布线基板的加工方法 Active CN109479375B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016235054 2016-12-02
JP2016-235054 2016-12-02
PCT/JP2017/043062 WO2018101404A1 (ja) 2016-12-02 2017-11-30 配線基板の加工方法

Publications (2)

Publication Number Publication Date
CN109479375A CN109479375A (zh) 2019-03-15
CN109479375B true CN109479375B (zh) 2022-05-06

Family

ID=62242577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780040084.3A Active CN109479375B (zh) 2016-12-02 2017-11-30 布线基板的加工方法

Country Status (7)

Country Link
US (1) US11510320B2 (zh)
EP (1) EP3550943A4 (zh)
JP (1) JP6644168B2 (zh)
KR (1) KR102140001B1 (zh)
CN (1) CN109479375B (zh)
TW (1) TWI698921B (zh)
WO (1) WO2018101404A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150074A (en) * 1997-03-05 2000-11-21 Nec Corporation Method of forming electrically conductive wiring pattern
CN1653012A (zh) * 2002-05-15 2005-08-10 米歇尔技术公司 在二氧化碳中浸蚀清洗微电子基板的方法和组合物
CN101523297A (zh) * 2006-10-24 2009-09-02 关东化学株式会社 光刻胶残渣及聚合物残渣去除液组合物
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010001543A (ja) * 2008-06-23 2010-01-07 Shinko Electric Ind Co Ltd 銅膜形成方法及び配線基板
CN101825802A (zh) * 2009-03-06 2010-09-08 北京京东方光电科技有限公司 彩膜基板及其制造方法
CN102242025A (zh) * 2010-05-14 2011-11-16 富士胶片株式会社 清洗组合物、半导体装置的制造方法及清洗方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919645B2 (ja) 1991-06-27 1999-07-12 三洋電機株式会社 多層配線基板の製造方法
JPH09241419A (ja) 1996-03-06 1997-09-16 Hitachi Ltd 無溶剤組成物ならびに多層配線基板、およびそれらの製造方法
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
DE10039336C2 (de) 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US20050109533A1 (en) * 2002-08-27 2005-05-26 Fujitsu Limited Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US20060183055A1 (en) 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US8257987B2 (en) * 2006-02-02 2012-09-04 Trustees Of Boston University Planarization of GaN by photoresist technique using an inductively coupled plasma
JP5141068B2 (ja) * 2007-03-28 2013-02-13 富士通セミコンダクター株式会社 研磨方法、研磨装置及び半導体装置の製造方法
JP2009302502A (ja) * 2008-05-12 2009-12-24 Toshiba Corp 半導体装置の製造方法
JP2010251162A (ja) * 2009-04-16 2010-11-04 Seiko Epson Corp プラズマ処理装置
CN102413641A (zh) 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
TWI513389B (zh) * 2010-09-27 2015-12-11 Taiyo Holdings Co Ltd The formation method of resistance welding resistance
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造
KR102040667B1 (ko) 2015-03-31 2019-11-27 버슘머트리얼즈 유에스, 엘엘씨 세정 포뮬레이션

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150074A (en) * 1997-03-05 2000-11-21 Nec Corporation Method of forming electrically conductive wiring pattern
CN1653012A (zh) * 2002-05-15 2005-08-10 米歇尔技术公司 在二氧化碳中浸蚀清洗微电子基板的方法和组合物
CN101523297A (zh) * 2006-10-24 2009-09-02 关东化学株式会社 光刻胶残渣及聚合物残渣去除液组合物
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010001543A (ja) * 2008-06-23 2010-01-07 Shinko Electric Ind Co Ltd 銅膜形成方法及び配線基板
CN101825802A (zh) * 2009-03-06 2010-09-08 北京京东方光电科技有限公司 彩膜基板及其制造方法
CN102242025A (zh) * 2010-05-14 2011-11-16 富士胶片株式会社 清洗组合物、半导体装置的制造方法及清洗方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN109479375A (zh) 2019-03-15
EP3550943A4 (en) 2020-07-22
JPWO2018101404A1 (ja) 2019-04-18
KR20190012206A (ko) 2019-02-08
US11510320B2 (en) 2022-11-22
KR102140001B1 (ko) 2020-07-31
EP3550943A1 (en) 2019-10-09
WO2018101404A1 (ja) 2018-06-07
TW201826356A (zh) 2018-07-16
JP6644168B2 (ja) 2020-02-12
US20200315021A1 (en) 2020-10-01
TWI698921B (zh) 2020-07-11

Similar Documents

Publication Publication Date Title
KR100794961B1 (ko) 인쇄회로기판 제조용 ｐｓａｐ 방법
JP5022683B2 (ja) 半導体装置の製造方法
CN108811334A (zh) 一种印制电路板底部图形化盲槽的加工方法
JP2009272549A (ja) 配線回路基板の製造方法
JP2016092307A (ja) 樹脂基板の加工方法
JP4583939B2 (ja) 配線回路基板の製造方法
JP3899058B2 (ja) 回路基板を製造する方法
CN109479375B (zh) 布线基板的加工方法
TW201817293A (zh) 電路板結構與其製造方法
TW201334662A (zh) 製造印刷電路板之裝置及方法
CN109716506B (zh) 电子部件的制造方法
TWI405516B (zh) 線路板及其製作方法
TWI715214B (zh) 印刷配線板及印刷配線板之製造方法
JP2017123387A (ja) 配線基板の製造方法、配線基板
JP2000068653A (ja) 多層基板のスミア除去方法
JP2005332928A (ja) プリント配線板の製造方法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2004087924A (ja) プリント基板の製造方法
JP2006134973A (ja) 絶縁膜形成方法
JP2003298207A (ja) 両面回路基板の製造法
JP2020043168A (ja) 樹脂基板の加工方法およびプラズマ処理装置
JP2005332927A (ja) プリント配線板の製造方法
JP2001024329A (ja) プリント配線板およびその製造方法
JP2007150109A (ja) 金属膜作製方法及び金属膜作製装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant