JP6644168B2 - 配線基板の加工方法 - Google Patents
配線基板の加工方法 Download PDFInfo
- Publication number
- JP6644168B2 JP6644168B2 JP2018554242A JP2018554242A JP6644168B2 JP 6644168 B2 JP6644168 B2 JP 6644168B2 JP 2018554242 A JP2018554242 A JP 2018554242A JP 2018554242 A JP2018554242 A JP 2018554242A JP 6644168 B2 JP6644168 B2 JP 6644168B2
- Authority
- JP
- Japan
- Prior art keywords
- resin portion
- wiring board
- conductor
- processing
- organic member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 21
- 239000011347 resin Substances 0.000 claims description 108
- 229920005989 resin Polymers 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 claims description 44
- 239000002344 surface layer Substances 0.000 claims description 33
- 239000000945 filler Substances 0.000 claims description 29
- 238000004380 ashing Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本願は、2016年12月2日に日本に出願された特願2016−235054号に基づき優先権を主張し、その内容をここに援用する。
引用文献1は、ベース基板としてセラミック配線基板を用いた、多層配線基板の製造方法を開示している。特に、引用文献1の段落0078には、製造工程の途中において、このような多層配線基板は、絶縁膜によって覆われて、導体上面が露出していない場合がある、と記載されている。
前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し、
前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価する。
本発明の一態様に係る加工方法は、まず、アッシング法を用い、樹脂部の表層側から有機部材を除去することにより、樹脂部における無機部材は残しつつ、所望の深さに達するまで有機部材のみを除去する。このような有機部材の除去を多段階(複数回)に行うことにより、有機部材のみが除去された状態が樹脂部のより深い位置にて得られるまで、有機部材の除去を徐々に進行させる。そして、有機部材のみが除去された状態が、基板上に局所的に配された導体部の表面にて得られるまで、樹脂部の表層側からの有機部材の除去(工程A)を繰り返し行う。
これにより、導体部の表面より上方に位置する樹脂部には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、導体部の表面よりも下方に位置する樹脂部は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明の一態様は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
アッシング装置51を構成するチャンバ52は、このチャンバ52内にて処理される基板Wにおいて主として露出している金属と同一の金属によって形成されている。さらに、チャンバ52の内部においては、チャンバ52を構成する金属が露出している。例えば、銅(Cu)が露出している基板Wをアッシング処理するアッシング装置の場合には、上記チャンバ52が銅にて形成されている。従って、このチャンバ52は、銅の他にも、基板Wにおいて露出した金属に応じて、金(Au),半田(Solder),プラチナ(Pt),イリジウム(Ir)によって形成される。
嵌合凹部80が形成された貫通穴68の下側開口部は、円板状の下蓋83によって閉塞されている。下蓋83は、中央に導出穴83aを貫通形成した円板状の下蓋本体84と、その下蓋本体84の下側外周面に向けて延出するように形成したフランジ部85を有している。下蓋83は、下蓋本体84が貫通穴68に貫挿され、フランジ部85が嵌合凹部80に嵌合するように構成されている。
下蓋本体84の外周面には、環状の環状溝91が形成され、環状溝91とその環状溝91を塞ぐ貫通穴68の内周面68aとで環状通路を形成している。環状溝91は、貫通穴68の内周面68aに形成したガス導入路82の開口部と対向する位置に形成され、ガス導入路82から導入されるプラズマ形成用ガス(酸素)が環状通路(環状溝91)に導入される。
図2Aにおいて、銅張積層板(CCL:Copper Clad Laminate)10の片面(図2Aでは上面)に第一の層間絶縁用フィルム11が配設されている。第一の層間絶縁用フィルム11としては、たとえば、ABF(Ajinomoto Build−up Film)等が好適に用いられる。
図2Bにおいて、層間絶縁用フィルム11を覆うように、後に形成するCu膜用のシード層12を設ける。シード層12としては、たとえば、Ni膜、Cr膜、W膜、Mo膜等が好適に用いられる。
図2Cにおいて、シード層12を覆うように、ドライフィルムレジスト(DFR:Dry Film Resist)13を設ける。
図2Dにおいて、シード層12上に所定のパターンでCu膜を作製するための開口部13sをドライフィルムレジスト13に設ける。これにより、開口部13sを有するドライフィルムレジスト13pが形成される。
図2Fにおいて、ドライフィルムレジスト13pを除去することにより、シード層12上にパターン化されたCu膜14p1が得られる。本発明の実施形態におけるCu膜14p1は、たとえば、高さ2μm程度、幅2μm〜4μm程度の微細な配線(第一導電膜)として用いられる。
図2Gにおいて、パターン化されたCu膜14p1をマスクとして用い、シード層22をエッチングにより除去する。これにより、パターン化されたCu膜14p1が重なる位置にあるシード層12pのみ残存する構成が得られる。
図2Iにおいて、Cu膜14p1の表面が露出するまで第二の層間絶縁用フィルム15をアッシング処理する(工程A)。これにより、第二の層間絶縁用フィルム15を構成する樹脂部の表層側から有機部材を除去する。このような工程Aを行うことにより、樹脂部に対して、無機部材は残しつつ、所望の深さ(Cu膜14p1の表面位置)まで有機部材のみを除去する。
その後、ウェット洗浄することにより、第二の層間絶縁用フィルム15のうち、工程Aを経た部位(すなわち、工程Aを経た樹脂部の表層側に残存する無機部材)を除去する。これにより、パターン化されたCu膜(導体部)14p1の表面より上方に位置する、樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
その結果、露呈したCu膜(導体部)14p2の表面と、該導体部14p2を取り囲む第二の層間絶縁用フィルム(樹脂部)15の表面とが面一になる。
図3A及び図3Bは、本発明の実施形態に係る工程Aを行う前の状態を示す断面図であり、図2Hに相当する。図3Aは、パターン化された複数のCu膜(導体部)を含む広範囲な領域を示す断面図である。図3Bは、特定のパターン化されたCu膜(導体部)に着目した図であって、Cu膜の上部とその周囲及び上方に位置する樹脂部とを含む領域(α)を拡大して示す断面図である。
図4A及び図4Bは、図3Aに示す厚さに対して樹脂部の厚さが半分程度になるまで、工程Aを行った状態を示す断面図である。図4Aは、パターン化された複数のCu膜(導体部)を含む広範囲な領域を示す断面図である。図4Bは、特定のパターン化されたCu膜(導体部)に着目した図であって、Cu膜の上部とその周囲及び上方に位置する樹脂部とを含む領域(β)を拡大して示す断面図である。
図5A及び図5Bは、導体部の表面の位置と樹脂部の上面とが一致するまで、工程Aを行った状態を示す断面図である。図5Aは、パターン化された複数のCu膜(導体部)を含む広範囲な領域を示す断面図である。図5Bは、特定のパターン化されたCu膜(導体部)に着目した図であって、Cu膜の上部とその周囲及び上方に位置する樹脂部とを含む領域(γ)を拡大して示す断面図である。
図6A及び図6Bは、本発明の工程Bを行った状態を示す断面図であり、図2Iに相当する。図6Aは、パターン化されたCu膜(導体部)を複数含む広範囲な領域を示す断面図である。図6Bは、特定のパターン化されたCu膜(導体部)に着目した図であって、Cu膜の上部とその周囲及び上方に位置する樹脂部とを含む領域(δ)を拡大して示す断面図である。
第二の層間絶縁用フィルム15は、フィラーをなす無機部材(図3A及び図3Bにおいて白色の複数のドットにて表示)が有機部材(図3A及び図3Bにおいて濃い黒色のメッシュ模様にて表示)に分散してなる樹脂部により被覆されなる構成を有している。図3Aにおいて、符号15s1は、第二の層間絶縁用フィルム15の表面である。
図3Bに示すように、工程Aの処理前における第二の層間絶縁用フィルム15は、フィラーをなす無機部材が有機部材に分散してなる樹脂部である。図3A及び図3Bに示す状態では、基板W上に局所的に配されたCu膜(導体部)14pは、この樹脂部により被覆されている。
図4Bにおいて、工程Aを行った部分(処理済の領域)では、樹脂部に含まれる無機部材は残存し、有機部材のみを分解・除去した状態となっている。このようなアッシング処理は、灰化処理とも呼ばれる。
これにより、Cu膜(導体部)14pの表面(符号L2で示された部分)より上方に位置する第一の層間絶縁用フィルム(樹脂部)11には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、Cu膜(導体部)14pの表面よりも下方に位置する第一の層間絶縁用フィルム(樹脂部)11は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
上述した図4A(図4B)と図5A(図5B)においては、説明の都合上、工程Aを2回に分けて行ったように図示しているが、通常は図4Aと図5Aは連続したプロセス(1つの工程A)として行われる。ただし、必要に応じて、工程Aを多段階(複数回)に行っても構わない。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面14ps3と、該導体部を取り囲む樹脂部の表面15ps3とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
これより、工程Aを行った第一の層間絶縁用フィルム(樹脂部)11は、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態にあると推察される。
工程Aに続いて工程Bを行うことにより、導体部の表面より上方に位置する樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
一方、導体部の表面よりも下方に位置する樹脂部は、ウェット洗浄の影響を受けることなく、元の状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法をもたらす。
上述した図8に示す加工は、以下の数値にて行った結果である。プロセスガスとして、3種類のガス(O2、N2、CF4)を用いた。
・プロセスガス1:酸素(O2)、流量=3200sccm
・プロセスガス2:窒素(N2)、流量=400sccm
・プロセスガス3:四フッ化炭素(CF4)、流量=0〜500sccm
・プロセス圧力:40〜100Pa
・基板温度:30℃
・マイクロ波出力:2000〜2500W
・バイアスRF出力:0〜1500W
以上の数値は代表例であり、本発明はこれらの数値や組み合わせに限定されるものではないが、たとえば、バイアスRF電力密度[W/cm2]については、0.2〜0.8が好ましく、0.4〜0.6がより好適である。0.2[W/cm2]より小さい場合には、アッシングレートの低下を招き、0.8[W/cm2]より大きい場合にはイオンによる物理的なエッチング作用による表面荒れが生ずるため、好ましくない。
図12より、導体部の表面の位置と樹脂部の上面とが一致するまで従来の加工方法による処理を施した状態においては、ドライエッチング処理された表面(符号L2が示す位置)は、図11と同様に、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしている。これに加えて、導体部の表面にはフィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
図13に示す写真から、第一の層間絶縁用フィルム(樹脂部)55の表面55s1(符号L1が示す位置)は、ほぼ平坦な形状の中に、微細な凹部を備えたプロファイルであることが分かる。この表面の平均粗さRaは、0.09μmであった。
図14に示す写真から、第一の層間絶縁用フィルム(樹脂部)55の表面55s1(符号L2が示す位置)は、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしていることが分かる。この表面の平均粗さRaは、0.35μmであった。
従来の加工方法(ドライエッチング法)によれば、樹脂部に内在するフィラーをなす無機部材が露呈して凸部を形成する。また、樹脂部に内在する有機部材の表面もエッチングにより大きく乱れ凹凸形状をなす。ドライエッチングを進めて、導体部の表面が露呈する深さまで到達しても、フィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
ゆえに、従来の加工方法(ドライエッチング法)では、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが極めて困難であった。
Claims (5)
- 基板上に局所的に配された導体部が、フィラーをなす無機部材が有機部材に分散してなる樹脂部によって被覆された構成を含む配線基板の加工方法であって、
アッシング法を用い、前記樹脂部の表層側から前記有機部材を除去し、
ウェット洗浄法を用い、前記有機部材が除去された樹脂部の表層側に残存する前記無機部材を除去し、
前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し、
前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価する、
配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去は、前記導体部を覆う位置にある樹脂部を通して、該導体部の表層部が観測されるまで繰り返し行われる、
請求項1に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスRF出力[W]が0〜1500である、
請求項1又は請求項2に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスRF出力密度[W/cm2]が0.2〜0.8である、
請求項1から請求項3のいずれか一項に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、プロセスガスとして酸素(O2)、窒素(N2)、四フッ化炭素(CF4)からなる群より選択されるガスを含む混合ガスを用いる、
請求項1から請求項4のいずれか一項に記載の配線基板の加工方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016235054 | 2016-12-02 | ||
JP2016235054 | 2016-12-02 | ||
PCT/JP2017/043062 WO2018101404A1 (ja) | 2016-12-02 | 2017-11-30 | 配線基板の加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018101404A1 JPWO2018101404A1 (ja) | 2019-04-18 |
JP6644168B2 true JP6644168B2 (ja) | 2020-02-12 |
Family
ID=62242577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018554242A Active JP6644168B2 (ja) | 2016-12-02 | 2017-11-30 | 配線基板の加工方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11510320B2 (ja) |
EP (1) | EP3550943A4 (ja) |
JP (1) | JP6644168B2 (ja) |
KR (1) | KR102140001B1 (ja) |
CN (1) | CN109479375B (ja) |
TW (1) | TWI698921B (ja) |
WO (1) | WO2018101404A1 (ja) |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2919645B2 (ja) | 1991-06-27 | 1999-07-12 | 三洋電機株式会社 | 多層配線基板の製造方法 |
JPH09241419A (ja) | 1996-03-06 | 1997-09-16 | Hitachi Ltd | 無溶剤組成物ならびに多層配線基板、およびそれらの製造方法 |
JP2836616B2 (ja) * | 1997-03-05 | 1998-12-14 | 日本電気株式会社 | 導体配線パターンの形成方法 |
EP2053908B1 (en) * | 1999-08-12 | 2011-12-21 | Ibiden Co., Ltd. | Multilayer printed wiring board with a solder resist composition |
DE10039336C2 (de) | 2000-08-04 | 2003-12-11 | Infineon Technologies Ag | Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens |
JP2003234331A (ja) * | 2001-12-05 | 2003-08-22 | Tokyo Electron Ltd | プラズマエッチング方法およびプラズマエッチング装置 |
US6669785B2 (en) * | 2002-05-15 | 2003-12-30 | Micell Technologies, Inc. | Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide |
US20050109533A1 (en) * | 2002-08-27 | 2005-05-26 | Fujitsu Limited | Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes |
US7291556B2 (en) * | 2003-12-12 | 2007-11-06 | Samsung Electronics Co., Ltd. | Method for forming small features in microelectronic devices using sacrificial layers |
US20060183055A1 (en) | 2005-02-15 | 2006-08-17 | O'neill Mark L | Method for defining a feature on a substrate |
US8257987B2 (en) * | 2006-02-02 | 2012-09-04 | Trustees Of Boston University | Planarization of GaN by photoresist technique using an inductively coupled plasma |
JP4642001B2 (ja) * | 2006-10-24 | 2011-03-02 | 関東化学株式会社 | フォトレジスト残渣及びポリマー残渣除去液組成物 |
JP5141068B2 (ja) * | 2007-03-28 | 2013-02-13 | 富士通セミコンダクター株式会社 | 研磨方法、研磨装置及び半導体装置の製造方法 |
JP2009224616A (ja) * | 2008-03-17 | 2009-10-01 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法、及び半導体装置 |
JP2009302502A (ja) * | 2008-05-12 | 2009-12-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2010001543A (ja) * | 2008-06-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | 銅膜形成方法及び配線基板 |
CN101825802B (zh) | 2009-03-06 | 2011-12-28 | 北京京东方光电科技有限公司 | 彩膜基板及其制造方法 |
JP2010251162A (ja) * | 2009-04-16 | 2010-11-04 | Seiko Epson Corp | プラズマ処理装置 |
JP5508130B2 (ja) * | 2010-05-14 | 2014-05-28 | 富士フイルム株式会社 | 洗浄組成物、半導体装置の製造方法及び洗浄方法 |
JP5590985B2 (ja) * | 2010-06-21 | 2014-09-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
CN102413641A (zh) | 2010-07-22 | 2012-04-11 | 日本特殊陶业株式会社 | 多层型线路板及其制造方法 |
TWI513389B (zh) * | 2010-09-27 | 2015-12-11 | Taiyo Holdings Co Ltd | The formation method of resistance welding resistance |
JP6115009B2 (ja) * | 2012-02-17 | 2017-04-19 | 株式会社村田製作所 | 積層基板の製造方法および積層基板構造 |
KR102040667B1 (ko) | 2015-03-31 | 2019-11-27 | 버슘머트리얼즈 유에스, 엘엘씨 | 세정 포뮬레이션 |
-
2017
- 2017-11-30 CN CN201780040084.3A patent/CN109479375B/zh active Active
- 2017-11-30 WO PCT/JP2017/043062 patent/WO2018101404A1/ja unknown
- 2017-11-30 EP EP17875378.6A patent/EP3550943A4/en not_active Withdrawn
- 2017-11-30 KR KR1020187037684A patent/KR102140001B1/ko active IP Right Grant
- 2017-11-30 JP JP2018554242A patent/JP6644168B2/ja active Active
- 2017-11-30 US US16/313,847 patent/US11510320B2/en active Active
- 2017-12-01 TW TW106142165A patent/TWI698921B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN109479375A (zh) | 2019-03-15 |
EP3550943A4 (en) | 2020-07-22 |
JPWO2018101404A1 (ja) | 2019-04-18 |
KR20190012206A (ko) | 2019-02-08 |
US11510320B2 (en) | 2022-11-22 |
KR102140001B1 (ko) | 2020-07-31 |
EP3550943A1 (en) | 2019-10-09 |
WO2018101404A1 (ja) | 2018-06-07 |
TW201826356A (zh) | 2018-07-16 |
CN109479375B (zh) | 2022-05-06 |
US20200315021A1 (en) | 2020-10-01 |
TWI698921B (zh) | 2020-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022683B2 (ja) | 半導体装置の製造方法 | |
TW200806125A (en) | Plasma semi additive process method for manufacturing PCB | |
JP2016092307A (ja) | 樹脂基板の加工方法 | |
TW201206277A (en) | Method of fabricating wiring board | |
JP3899058B2 (ja) | 回路基板を製造する方法 | |
JP6644168B2 (ja) | 配線基板の加工方法 | |
JP2006196761A (ja) | 配線回路基板の製造方法 | |
JP4147361B2 (ja) | 半導体素子の多層配線用ビアホールの形成方法 | |
TWI399143B (zh) | 線路板及其製程 | |
TW201817293A (zh) | 電路板結構與其製造方法 | |
TWI687973B (zh) | 電子構件的製造方法 | |
TWI715214B (zh) | 印刷配線板及印刷配線板之製造方法 | |
JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
JP2005332928A (ja) | プリント配線板の製造方法 | |
JP2000068653A (ja) | 多層基板のスミア除去方法 | |
JP2007317810A (ja) | 金属配線の製造方法 | |
JP2006134973A (ja) | 絶縁膜形成方法 | |
JP5672668B2 (ja) | 半導体装置の製造方法 | |
JP2003298207A (ja) | 両面回路基板の製造法 | |
JP2002100867A (ja) | 回路基板に於ける微細スル−ホ−ルの形成法 | |
JP2005332927A (ja) | プリント配線板の製造方法 | |
JPH0738504B2 (ja) | 配線板の製造方法 | |
KR20060075100A (ko) | 반도체 소자 제조 방법 | |
JP2004235331A (ja) | プリント配線板 | |
JP2007281089A (ja) | ビルドアップ多層配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6644168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |