JP6644168B2 - 配線基板の加工方法 - Google Patents
配線基板の加工方法 Download PDFInfo
- Publication number
- JP6644168B2 JP6644168B2 JP2018554242A JP2018554242A JP6644168B2 JP 6644168 B2 JP6644168 B2 JP 6644168B2 JP 2018554242 A JP2018554242 A JP 2018554242A JP 2018554242 A JP2018554242 A JP 2018554242A JP 6644168 B2 JP6644168 B2 JP 6644168B2
- Authority
- JP
- Japan
- Prior art keywords
- resin portion
- wiring board
- conductor
- processing
- organic member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 21
- 239000011347 resin Substances 0.000 claims description 108
- 229920005989 resin Polymers 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 claims description 44
- 239000002344 surface layer Substances 0.000 claims description 33
- 239000000945 filler Substances 0.000 claims description 29
- 238000004380 ashing Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、基板上に局所的に配された導体部が、フィラーをなす無機部材が有機部材に分散してなる樹脂部によって被覆された構成を含む、多層配線基板用途に好適な、配線基板の加工方法に係る。
本願は、２０１６年１２月２日に日本に出願された特願２０１６−２３５０５４号に基づき優先権を主張し、その内容をここに援用する。
本願は、２０１６年１２月２日に日本に出願された特願２０１６−２３５０５４号に基づき優先権を主張し、その内容をここに援用する。
多層配線基板に好適な、配線基板の加工方法として、たとえば、特許文献１や特許文献２に開示された方法が公知である。
引用文献１は、ベース基板としてセラミック配線基板を用いた、多層配線基板の製造方法を開示している。特に、引用文献１の段落００７８には、製造工程の途中において、このような多層配線基板は、絶縁膜によって覆われて、導体上面が露出していない場合がある、と記載されている。
引用文献１は、ベース基板としてセラミック配線基板を用いた、多層配線基板の製造方法を開示している。特に、引用文献１の段落００７８には、製造工程の途中において、このような多層配線基板は、絶縁膜によって覆われて、導体上面が露出していない場合がある、と記載されている。
このような状態は、金型の表面を実際には完全に平坦にできないという理由や、金型の表面を完全に配線の上面に密着させることが困難であるという理由、配線層の高さを完全にそろえることが困難であるという理由、などによる。そのため、絶縁膜の表面をウェットエッチング法、ドライエッチング法、機械研磨法、あるいは、これらの方法を組み合わせた方法により除去し、配線の上面を露出させる必要がある、と説明されている。しかし、その具体的な解決策については、引用文献１には開示されていない。
ところが、上記のような絶縁膜は、通常、単一の部材からなる単純な構成ではなく、フィラーをなす無機部材が有機部材に分散してなる樹脂部から構成されている。このため、図１２に示すように、たとえば、ドライエッチングを行って、絶縁膜の表面から順に絶縁膜を削り取ろうとした場合、無機部材と有機部材が一緒にエッチングされるため、加工表面が粗面となってしまう。
つまり、配線層の表面が露呈した状態では、配線層の表面は平坦に露呈せず、絶縁膜の残存物（無機部材や有機部材）が配線層の表面上にランダムに残ってしまい、ひいては配線層の表面は粗れた状態となる。ゆえに、その露呈した配線層上に被膜を形成した場合、配線層上に積層した被膜の表面も粗れた状態になる。したがって、多層配線基板を製造しようとすると、このような工程を何度も繰り返す必要があるため、多層配線構造の上層に位置する配線層ほど、配線層の膜表面は平坦性を失うことになる。
引用文献２には、配線層を無電界メッキする方法が開示されている。絶縁基板上に、第１の配線層と、無機物よりなる酸可溶フィラーおよび酸不溶フィラーが混入されたソルダーレジスト層とを順に設け、前記ソルダーレジスト層表面をプラズマアッシングして前記両フィラーを残して前記ソルダーレジスト層表面を選択に除去する。その後、前記ソルダーレジスト層表面より露出した前記酸可溶フィラーを溶かし、前記ソルダーレジスト層表面の粗化を行い、次いで前記ソルダーレジスト層上に金属よりなる第２の配線層を無電界メッキする。
これにより、引用文献２の製法によれば、ソルダーレジスト層表面に多数のくぼみが形成されるので、その上に設けられる第２の配線層の接着強度が改善することが記載されている。すなわち、引用文献２は、ソルダーレジスト層表面の粗化を目的としたものであり、ソルダーレジスト層表面の平坦化する方法とは逆の手法を開示している。
多層配線基板は、現在、単位面積あたりの集積度を上げるため、積層数が益々増加する傾向にある。このため、前述した通り、多層配線構造の上層に位置する配線層ほど、配線層の膜表面が平坦性を失う問題が顕在化しつつあるため、これを解決する手法の開発が期待されていた。
本発明は、このような従来の実情に鑑みて考案されたものであり、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法を提供することを目的とする。
本発明の一態様に係る配線基板の加工方法は、基板上に局所的に配された導体部が、フィラーをなす無機部材が有機部材に分散してなる樹脂部によって被覆された構成を含む配線基板の加工方法であって、アッシング法を用い、前記樹脂部の表層側から前記有機部材を除去し（工程Ａ）、ウェット洗浄法を用い、前記有機部材が除去された樹脂部の表層側に残存する前記無機部材を除去し（工程Ｂ）、
前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し、
前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価する。
前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し、
前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価する。
本発明の一態様に係る配線基板の加工方法においては、前記樹脂部の表層側からの前記有機部材の除去は、前記導体部を覆う位置にある樹脂部を通して、該導体部の表層部が観測されるまで繰り返し行われてもよい。
本発明の一態様に係る配線基板の加工方法においては、前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスＲＦ出力［Ｗ］が０〜１５００であってもよい。
本発明の一態様に係る配線基板の加工方法においては、前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスＲＦ出力密度［Ｗ／ｃｍ２］が０．２〜０．８であってもよい。
本発明の一態様に係る配線基板の加工方法においては、前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、プロセスガスとして酸素（Ｏ２）、窒素（Ｎ２）、四フッ化炭素（ＣＦ４）からなる群より選択されるガスを含む混合ガスを用いてもよい。
本発明の一態様に係る配線基板の加工方法においては、前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し（工程Ｃ）、前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価してもよい（工程Ｄ）。
本発明の一態様は、基板上に局所的に配された導体部が、フィラーをなす無機部材が有機部材に分散してなる樹脂部によって被覆された構成を含む配線基板の加工方法である。
本発明の一態様に係る加工方法は、まず、アッシング法を用い、樹脂部の表層側から有機部材を除去することにより、樹脂部における無機部材は残しつつ、所望の深さに達するまで有機部材のみを除去する。このような有機部材の除去を多段階（複数回）に行うことにより、有機部材のみが除去された状態が樹脂部のより深い位置にて得られるまで、有機部材の除去を徐々に進行させる。そして、有機部材のみが除去された状態が、基板上に局所的に配された導体部の表面にて得られるまで、樹脂部の表層側からの有機部材の除去（工程Ａ）を繰り返し行う。
これにより、導体部の表面より上方に位置する樹脂部には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、導体部の表面よりも下方に位置する樹脂部は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
本発明の一態様に係る加工方法は、まず、アッシング法を用い、樹脂部の表層側から有機部材を除去することにより、樹脂部における無機部材は残しつつ、所望の深さに達するまで有機部材のみを除去する。このような有機部材の除去を多段階（複数回）に行うことにより、有機部材のみが除去された状態が樹脂部のより深い位置にて得られるまで、有機部材の除去を徐々に進行させる。そして、有機部材のみが除去された状態が、基板上に局所的に配された導体部の表面にて得られるまで、樹脂部の表層側からの有機部材の除去（工程Ａ）を繰り返し行う。
これにより、導体部の表面より上方に位置する樹脂部には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、導体部の表面よりも下方に位置する樹脂部は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
次いで、本発明の一態様では、ウェット洗浄法を用い、樹脂部の表層側からの有機部材を除去した後に（工程Ａを経た後）樹脂部の表層側に残存する無機部材を除去する。これにより、導体部の表面より上方に位置する樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。一方、導体部の表面よりも下方に位置する樹脂部は、ウェット洗浄の影響を受けることなく、元の状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明の一態様は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
したがって、本発明の一態様は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
以下、本発明を実施するための一形態を図１に基づき説明する。図１は、本発明において用いたアッシング装置の一例を示す断面図であり、アッシング装置は、後述する樹脂部の表層側から有機部材を除去する（工程Ａ）において使用される。
アッシング装置５１を構成するチャンバ５２は、このチャンバ５２内にて処理される基板Ｗにおいて主として露出している金属と同一の金属によって形成されている。さらに、チャンバ５２の内部においては、チャンバ５２を構成する金属が露出している。例えば、銅（Ｃｕ）が露出している基板Ｗをアッシング処理するアッシング装置の場合には、上記チャンバ５２が銅にて形成されている。従って、このチャンバ５２は、銅の他にも、基板Ｗにおいて露出した金属に応じて、金（Ａｕ），半田（Ｓｏｌｄｅｒ），プラチナ（Ｐｔ），イリジウム（Ｉｒ）によって形成される。
アッシング装置５１を構成するチャンバ５２は、このチャンバ５２内にて処理される基板Ｗにおいて主として露出している金属と同一の金属によって形成されている。さらに、チャンバ５２の内部においては、チャンバ５２を構成する金属が露出している。例えば、銅（Ｃｕ）が露出している基板Ｗをアッシング処理するアッシング装置の場合には、上記チャンバ５２が銅にて形成されている。従って、このチャンバ５２は、銅の他にも、基板Ｗにおいて露出した金属に応じて、金（Ａｕ），半田（Ｓｏｌｄｅｒ），プラチナ（Ｐｔ），イリジウム（Ｉｒ）によって形成される。
チャンバ５２を形成するトッププレート６４は、トッププレート６４の外側上方に突出した円柱体６５を有する。円柱体６５の中央位置には、チャンバ５２の外側と内側を貫通する貫通穴６８が形成されている。
円柱体６５の上面６５ａには、導波管６９が連結固定されている。導波管６９には、貫通穴６８に対応する位置に連結穴６９ａが形成され、連結穴６９ａには円板状のマイクロ波透過窓７０が、貫通穴６８の上側開口部を閉塞するように配設されている。マイクロ波透過窓７０は、セラミックスや石英などから構成される誘電体透過窓であって、円柱体６５の上面６５ａに対して密着固定されている。この構造において、導波管６９の上流に設けた不図示のマイクロ波発振器から、マイクロ波が導波管６９を伝搬しマイクロ波透過窓７０を介して貫通穴６８に導入される。
貫通穴６８の下側開口部は、貫通穴６８の内径より大きな内径を有するように拡大する開口を備えた嵌合凹部８０が形成されている。
嵌合凹部８０が形成された貫通穴６８の下側開口部は、円板状の下蓋８３によって閉塞されている。下蓋８３は、中央に導出穴８３ａを貫通形成した円板状の下蓋本体８４と、その下蓋本体８４の下側外周面に向けて延出するように形成したフランジ部８５を有している。下蓋８３は、下蓋本体８４が貫通穴６８に貫挿され、フランジ部８５が嵌合凹部８０に嵌合するように構成されている。
嵌合凹部８０が形成された貫通穴６８の下側開口部は、円板状の下蓋８３によって閉塞されている。下蓋８３は、中央に導出穴８３ａを貫通形成した円板状の下蓋本体８４と、その下蓋本体８４の下側外周面に向けて延出するように形成したフランジ部８５を有している。下蓋８３は、下蓋本体８４が貫通穴６８に貫挿され、フランジ部８５が嵌合凹部８０に嵌合するように構成されている。
そして、フランジ部８５を嵌合凹部８０の奥面８０ａにネジ留めすることによって、下蓋８３（フランジ部８５の上面）は、トッププレート６４（嵌合凹部８０の奥面８０ａ）に対して締結固定される。
これにより、円柱体６５に形成した貫通穴６８の上開口部及び下開口部の両方がマイクロ波透過窓７０と下蓋８３にて閉塞されて形成された空間に、プラズマ生成室Ｓが区画形成される。
下蓋本体８４の外周面には、環状の環状溝９１が形成され、環状溝９１とその環状溝９１を塞ぐ貫通穴６８の内周面６８ａとで環状通路を形成している。環状溝９１は、貫通穴６８の内周面６８ａに形成したガス導入路８２の開口部と対向する位置に形成され、ガス導入路８２から導入されるプラズマ形成用ガス（酸素）が環状通路（環状溝９１）に導入される。
下蓋本体８４の外周面には、環状の環状溝９１が形成され、環状溝９１とその環状溝９１を塞ぐ貫通穴６８の内周面６８ａとで環状通路を形成している。環状溝９１は、貫通穴６８の内周面６８ａに形成したガス導入路８２の開口部と対向する位置に形成され、ガス導入路８２から導入されるプラズマ形成用ガス（酸素）が環状通路（環状溝９１）に導入される。
下蓋本体８４の上面外周縁は切り欠かれており、これによってプラズマ生成室Ｓと環状溝８１（環状通路）を連通する切り溝（ガス導入路８２）が形成されている。そして、環状溝８１に導入されたプラズマ形成用ガスは、切り溝を介してプラズマ生成室Ｓに導入される。
プラズマ生成室Ｓに導入されたプラズマ形成用ガスは、同じくマイクロ波透過窓７０を介して投入されたマイクロ波によって励起され酸素プラズマとなる。そして、プラズマ生成室Ｓで生成された酸素プラズマは、下蓋８３に形成された導出穴８３ａを介して下方の基板ステージ５４に載置された基板（ウェハ）Ｗに向かって導出される。
下蓋本体８４の下側であって導出穴８３ａの開口部と対向する位置には、拡散板９３が配置されている。拡散板９３は、アルミニウム（Ａｌ）製であり、同じくアルミニウム（Ａｌ）製の間隔保持部材９４を介して取付部材９５にて下蓋本体８４に対して連結固定されている。拡散板９３は、下蓋本体８４の導出穴８３ａから導出された酸素プラズマを分散させて、同酸素プラズマが基板ステージ５４に載置された基板Ｗに均一に曝されるようにしている。これにより、そして、基板ステージ５４に載置された基板Ｗは、その基板Ｗの表面（図１では上面）Ｗａに形成した所望の膜が酸素プラズマにてアッシングされる。
なお、トッププレート６４の内底面には、拡散板９３を囲むように円筒形状の拡散防止壁９６が取着される構成としてもよい。拡散防止壁９６は、たとえば、アルミニウム（Ａｌ）製からなり、拡散板９３から導出された酸素プラズマが、チャンバ５２の内側面方向へ拡散しないように、下方に配置された基板Ｗの方向へ導くように機能する。
基板ステージ５４の周辺上部は、基板ガイド５６により覆われている。基板ステージ５４内には、上下方向に移動可能に支持されたリフトピン５７の先端が配設されている。リフトピン５７を上下動させることにより、リフトピン５７と図示しない搬送装置との間で基板Ｗの受け渡しを行い、基板Ｗを基板ステージ５４上に載置する。
基板ステージ５４とチャンバ５２の下部との間には絶縁板５８が介在されている。また、基板ステージ５４には配管５９が接続され、その配管５９を介して基板ステージ５４の内部に形成された図示しない水路に冷却水が供給され、基板ステージ５４の温度調節を行っている。さらにまた、基板ステージ５４にはコンデンサＣを介して高周波電源Ｅが接続されており、その高周波電源Ｅから基板ステージ５４に高周波バイアス（ＲＦバイアス）が供給されている。
一方、上記チャンバ５２は、接地されており、高周波電源Ｅから基板ステージ５４に対して供給される高周波バイアスに対して電気的な対向電極として機能する。そして、後述するように、このチャンバ５２には、拡散板９３が取付部材９５を介して電気的に接続されるとともに、拡散防止壁９６が電気的に接続されている。従って、これら同一の金属によって形成されているチャンバ５２、拡散板９３及び拡散防止壁９６が、上記高周波バイアスに対する対向電極として機能する。
チャンバ５２の底部には排気口５３が形成されている。その排気口５３は不図示の排気管を介して不図示の排気用ポンプに接続される。この排気用ポンプによってチャンバ５２の内部空間が減圧される。排気管には不図示の圧力制御装置が配設され、その圧力制御装置によりチャンバ５２内の圧力が調整される。
図２Ａ〜図２Ｊは、本発明の実施形態に係る配線基板の加工方法において樹脂部の表層側から有機部材を除去する工程Ａを含む、多層配線基板の製造方法を説明する図である。本発明が適用される工程Ａは、図２Ａ〜図２Ｉの間に含まれており、工程Ａについては、特に図３Ａ〜図６Ｂを用いて詳細に説明する。
図２Ａにおいて、銅張積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）１０の片面（図２Ａでは上面）に第一の層間絶縁用フィルム１１が配設されている。第一の層間絶縁用フィルム１１としては、たとえば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）等が好適に用いられる。
図２Ｂにおいて、層間絶縁用フィルム１１を覆うように、後に形成するＣｕ膜用のシード層１２を設ける。シード層１２としては、たとえば、Ｎｉ膜、Ｃｒ膜、Ｗ膜、Ｍｏ膜等が好適に用いられる。
図２Ｃにおいて、シード層１２を覆うように、ドライフィルムレジスト（ＤＦＲ：Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）１３を設ける。
図２Ｄにおいて、シード層１２上に所定のパターンでＣｕ膜を作製するための開口部１３ｓをドライフィルムレジスト１３に設ける。これにより、開口部１３ｓを有するドライフィルムレジスト１３ｐが形成される。
図２Ａにおいて、銅張積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）１０の片面（図２Ａでは上面）に第一の層間絶縁用フィルム１１が配設されている。第一の層間絶縁用フィルム１１としては、たとえば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）等が好適に用いられる。
図２Ｂにおいて、層間絶縁用フィルム１１を覆うように、後に形成するＣｕ膜用のシード層１２を設ける。シード層１２としては、たとえば、Ｎｉ膜、Ｃｒ膜、Ｗ膜、Ｍｏ膜等が好適に用いられる。
図２Ｃにおいて、シード層１２を覆うように、ドライフィルムレジスト（ＤＦＲ：Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）１３を設ける。
図２Ｄにおいて、シード層１２上に所定のパターンでＣｕ膜を作製するための開口部１３ｓをドライフィルムレジスト１３に設ける。これにより、開口部１３ｓを有するドライフィルムレジスト１３ｐが形成される。
図２Ｅにおいて、開口部１３ｓによって露呈したシード層１２の上に、電気めっき法によりＣｕ膜１４を作製する。
図２Ｆにおいて、ドライフィルムレジスト１３ｐを除去することにより、シード層１２上にパターン化されたＣｕ膜１４ｐ１が得られる。本発明の実施形態におけるＣｕ膜１４ｐ１は、たとえば、高さ２μｍ程度、幅２μｍ〜４μｍ程度の微細な配線（第一導電膜）として用いられる。
図２Ｇにおいて、パターン化されたＣｕ膜１４ｐ１をマスクとして用い、シード層２２をエッチングにより除去する。これにより、パターン化されたＣｕ膜１４ｐ１が重なる位置にあるシード層１２ｐのみ残存する構成が得られる。
図２Ｆにおいて、ドライフィルムレジスト１３ｐを除去することにより、シード層１２上にパターン化されたＣｕ膜１４ｐ１が得られる。本発明の実施形態におけるＣｕ膜１４ｐ１は、たとえば、高さ２μｍ程度、幅２μｍ〜４μｍ程度の微細な配線（第一導電膜）として用いられる。
図２Ｇにおいて、パターン化されたＣｕ膜１４ｐ１をマスクとして用い、シード層２２をエッチングにより除去する。これにより、パターン化されたＣｕ膜１４ｐ１が重なる位置にあるシード層１２ｐのみ残存する構成が得られる。
図２Ｈにおいて、第一の層間絶縁用フィルム１１とその上に位置するパターン化されたＣｕ膜１４ｐ１とを覆うように、第二の層間絶縁用フィルム１５が配設されている。
図２Ｉにおいて、Ｃｕ膜１４ｐ１の表面が露出するまで第二の層間絶縁用フィルム１５をアッシング処理する（工程Ａ）。これにより、第二の層間絶縁用フィルム１５を構成する樹脂部の表層側から有機部材を除去する。このような工程Ａを行うことにより、樹脂部に対して、無機部材は残しつつ、所望の深さ（Ｃｕ膜１４ｐ１の表面位置）まで有機部材のみを除去する。
その後、ウェット洗浄することにより、第二の層間絶縁用フィルム１５のうち、工程Ａを経た部位（すなわち、工程Ａを経た樹脂部の表層側に残存する無機部材）を除去する。これにより、パターン化されたＣｕ膜（導体部）１４ｐ１の表面より上方に位置する、樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
その結果、露呈したＣｕ膜（導体部）１４ｐ２の表面と、該導体部１４ｐ２を取り囲む第二の層間絶縁用フィルム（樹脂部）１５の表面とが面一になる。
図２Ｉにおいて、Ｃｕ膜１４ｐ１の表面が露出するまで第二の層間絶縁用フィルム１５をアッシング処理する（工程Ａ）。これにより、第二の層間絶縁用フィルム１５を構成する樹脂部の表層側から有機部材を除去する。このような工程Ａを行うことにより、樹脂部に対して、無機部材は残しつつ、所望の深さ（Ｃｕ膜１４ｐ１の表面位置）まで有機部材のみを除去する。
その後、ウェット洗浄することにより、第二の層間絶縁用フィルム１５のうち、工程Ａを経た部位（すなわち、工程Ａを経た樹脂部の表層側に残存する無機部材）を除去する。これにより、パターン化されたＣｕ膜（導体部）１４ｐ１の表面より上方に位置する、樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
その結果、露呈したＣｕ膜（導体部）１４ｐ２の表面と、該導体部１４ｐ２を取り囲む第二の層間絶縁用フィルム（樹脂部）１５の表面とが面一になる。
図２Ｊにおいて、図２Ｉに示す処理により平坦化された表面に、第二のシード層２２を形成する。この後、上述した図２Ｃ〜図２Ｉの各工程を繰り返すことにより、所望の積層構造を有する多層配線基板の製造が可能となる。
以下では、上記において図２Ｈ〜図２Ｉに基づき説明した、本発明の実施形態に係る工程Ａと工程Ｂについて、図３Ａ〜図６Ｂを用いて詳細に述べる。
図３Ａ及び図３Ｂは、本発明の実施形態に係る工程Ａを行う前の状態を示す断面図であり、図２Ｈに相当する。図３Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図３Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（α）を拡大して示す断面図である。
図４Ａ及び図４Ｂは、図３Ａに示す厚さに対して樹脂部の厚さが半分程度になるまで、工程Ａを行った状態を示す断面図である。図４Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図４Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（β）を拡大して示す断面図である。
図５Ａ及び図５Ｂは、導体部の表面の位置と樹脂部の上面とが一致するまで、工程Ａを行った状態を示す断面図である。図５Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図５Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（γ）を拡大して示す断面図である。
図６Ａ及び図６Ｂは、本発明の工程Ｂを行った状態を示す断面図であり、図２Ｉに相当する。図６Ａは、パターン化されたＣｕ膜（導体部）を複数含む広範囲な領域を示す断面図である。図６Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（δ）を拡大して示す断面図である。
図３Ａ及び図３Ｂは、本発明の実施形態に係る工程Ａを行う前の状態を示す断面図であり、図２Ｈに相当する。図３Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図３Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（α）を拡大して示す断面図である。
図４Ａ及び図４Ｂは、図３Ａに示す厚さに対して樹脂部の厚さが半分程度になるまで、工程Ａを行った状態を示す断面図である。図４Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図４Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（β）を拡大して示す断面図である。
図５Ａ及び図５Ｂは、導体部の表面の位置と樹脂部の上面とが一致するまで、工程Ａを行った状態を示す断面図である。図５Ａは、パターン化された複数のＣｕ膜（導体部）を含む広範囲な領域を示す断面図である。図５Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（γ）を拡大して示す断面図である。
図６Ａ及び図６Ｂは、本発明の工程Ｂを行った状態を示す断面図であり、図２Ｉに相当する。図６Ａは、パターン化されたＣｕ膜（導体部）を複数含む広範囲な領域を示す断面図である。図６Ｂは、特定のパターン化されたＣｕ膜（導体部）に着目した図であって、Ｃｕ膜の上部とその周囲及び上方に位置する樹脂部とを含む領域（δ）を拡大して示す断面図である。
図３Ａ及び図３Ｂは、第一の層間絶縁用フィルム１１と、その上に位置するパターン化されたＣｕ膜１４ｐ１、及び、このＣｕ膜１４ｐ１が重なる位置にあるシード層１２ｐとを覆うように、第二の層間絶縁用フィルム１５が配設された状態を表わしている。
第二の層間絶縁用フィルム１５は、フィラーをなす無機部材（図３Ａ及び図３Ｂにおいて白色の複数のドットにて表示）が有機部材（図３Ａ及び図３Ｂにおいて濃い黒色のメッシュ模様にて表示）に分散してなる樹脂部により被覆されなる構成を有している。図３Ａにおいて、符号１５ｓ１は、第二の層間絶縁用フィルム１５の表面である。
図３Ｂに示すように、工程Ａの処理前における第二の層間絶縁用フィルム１５は、フィラーをなす無機部材が有機部材に分散してなる樹脂部である。図３Ａ及び図３Ｂに示す状態では、基板Ｗ上に局所的に配されたＣｕ膜（導体部）１４ｐは、この樹脂部により被覆されている。
第二の層間絶縁用フィルム１５は、フィラーをなす無機部材（図３Ａ及び図３Ｂにおいて白色の複数のドットにて表示）が有機部材（図３Ａ及び図３Ｂにおいて濃い黒色のメッシュ模様にて表示）に分散してなる樹脂部により被覆されなる構成を有している。図３Ａにおいて、符号１５ｓ１は、第二の層間絶縁用フィルム１５の表面である。
図３Ｂに示すように、工程Ａの処理前における第二の層間絶縁用フィルム１５は、フィラーをなす無機部材が有機部材に分散してなる樹脂部である。図３Ａ及び図３Ｂに示す状態では、基板Ｗ上に局所的に配されたＣｕ膜（導体部）１４ｐは、この樹脂部により被覆されている。
図４Ａ及び図４Ｂは、第一の層間絶縁用フィルム（樹脂部）１１に対して、その厚さの半分程度になるまで、工程Ａを行った状態を表わしている。図４Ａ、図４Ｂにおいて、符号Ｌ１は工程Ａの処理済の領域と、未処理の領域との境界を示している。すなわち、第一の層間絶縁用フィルム（樹脂部）１１において、表面１５ｓｐ１よりも下方に位置し、符号Ｌ１で示された部分よりも上方に位置する領域（図４Ａ及び図４Ｂにおいて薄い黒色のメッシュ模様にて表示）が、工程Ａが行われた部分（処理済の領域）である。これに対して、符号Ｌ１で示された部分よりも下方に位置する領域（図４Ａ及び図４Ｂにおいて濃い黒色のメッシュ模様にて表示）が、工程Ａが未だ行われていない部分（未処理の領域）である。
図４Ｂにおいて、工程Ａを行った部分（処理済の領域）では、樹脂部に含まれる無機部材は残存し、有機部材のみを分解・除去した状態となっている。このようなアッシング処理は、灰化処理とも呼ばれる。
図４Ｂにおいて、工程Ａを行った部分（処理済の領域）では、樹脂部に含まれる無機部材は残存し、有機部材のみを分解・除去した状態となっている。このようなアッシング処理は、灰化処理とも呼ばれる。
図５Ａ及び図５Ｂは、前述したアッシング処理（工程Ａ）をさらに繰り返し行い、有機部材のみを除去した部分、すなわち、工程Ａを行った部分（処理済の領域）が、基板Ｗ上に局所的に配されたＣｕ膜（導体部）１４ｐの表面に達した状態を表わしている。図５Ａ、図５Ｂにおいて、符号Ｌ２は工程Ａを処理済の領域と未処理の領域との境界を示している。すなわち、第一の層間絶縁用フィルム（樹脂部）１１において、表面１５ｓｐ２よりも下方に位置し、符号Ｌ２で示された部分よりも上方に位置する領域（図５Ａ及び図５Ｂにおいて薄い黒色のメッシュ模様にて表示）が、工程Ａが行われた部分（処理済の領域）である。これに対して、符号Ｌ２よりも下方に位置する領域（図５Ａ及び図５Ｂにおいて濃い黒色のメッシュ模様にて表示）が、工程Ａが未だ行われていない部分（未処理の領域）である。
図５Ｂにおいて、工程Ａを行った部分（処理済の領域）では、樹脂部に含まれる無機部材は残存し、有機部材のみを分解・除去した状態となっている。
これにより、Ｃｕ膜（導体部）１４ｐの表面（符号Ｌ２で示された部分）より上方に位置する第一の層間絶縁用フィルム（樹脂部）１１には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、Ｃｕ膜（導体部）１４ｐの表面よりも下方に位置する第一の層間絶縁用フィルム（樹脂部）１１は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
上述した図４Ａ（図４Ｂ）と図５Ａ（図５Ｂ）においては、説明の都合上、工程Ａを２回に分けて行ったように図示しているが、通常は図４Ａと図５Ａは連続したプロセス（１つの工程Ａ）として行われる。ただし、必要に応じて、工程Ａを多段階（複数回）に行っても構わない。
これにより、Ｃｕ膜（導体部）１４ｐの表面（符号Ｌ２で示された部分）より上方に位置する第一の層間絶縁用フィルム（樹脂部）１１には、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態となる。一方、Ｃｕ膜（導体部）１４ｐの表面よりも下方に位置する第一の層間絶縁用フィルム（樹脂部）１１は、アッシングする前と変わらない状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
上述した図４Ａ（図４Ｂ）と図５Ａ（図５Ｂ）においては、説明の都合上、工程Ａを２回に分けて行ったように図示しているが、通常は図４Ａと図５Ａは連続したプロセス（１つの工程Ａ）として行われる。ただし、必要に応じて、工程Ａを多段階（複数回）に行っても構わない。
図６Ａ及び図６Ｂは、図５Ａに示した状態、すなわち、Ｃｕ膜１４ｐ１の表面の位置と第二の層間絶縁用フィルム１５の上面とが一致するまでアッシング処理が施された（工程Ａ）状態にある配線基板に対して、ウェット洗浄法を用い、工程Ａを経た樹脂部の表層側に残存する前記無機部材を除去した状態を表わしている（工程Ｂ）。これにより、導体部の表面より上方に位置する樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。一方、導体部の表面よりも下方に位置する樹脂部は、ウェット洗浄の影響を受けることなく、元の状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面１４ｐｓ３と、該導体部を取り囲む樹脂部の表面１５ｐｓ３とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面１４ｐｓ３と、該導体部を取り囲む樹脂部の表面１５ｐｓ３とが面一をなすように処理することが可能な、配線基板の加工方法の提供に貢献する。
図７は、図３Ａに示す状態（工程Ａを行う前の状態）における樹脂部の表面を示すＳＥＭ写真である。この写真から、第一の層間絶縁用フィルム（樹脂部）１１の表面は、ほぼ平坦な形状の中に、微細な凹部を備えたプロファイルであることが分かる。この表面の平均粗さＲａは、０．０９μｍであった。
図８は、図５Ａに示す状態（工程Ａを行った部分（処理済の領域）が、基板Ｗ上に局所的に配されたＣｕ膜（導体部）１４ｐの表面に達した状態）における樹脂部の表面を示すＳＥＭ写真である。この写真から、第一の層間絶縁用フィルム（樹脂部）１１の表面は、半球状の構造物が全面を覆い、これらの構造物が凸部をなし、構造物の間隙は凹部を形成していることが分かる。この表面の平均粗さＲａは、０．４４μｍであった。
これより、工程Ａを行った第一の層間絶縁用フィルム（樹脂部）１１は、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態にあると推察される。
これより、工程Ａを行った第一の層間絶縁用フィルム（樹脂部）１１は、有機部材がほとんど残存せず、フィラーをなす無機部材のみが残存した状態にあると推察される。
図９は、図６Ａに示す状態（工程Ａを行った後、ウェット洗浄法を用い、工程Ａを経た樹脂部の表層側に残存する無機部材を除去した状態）における樹脂部の表面を示すＳＥＭ写真である。この写真から、第一の層間絶縁用フィルム（樹脂部）１１の表面は、ほぼ平坦な形状の中に、微細な凹部を備えたプロファイルであることが分かる。すなわち、工程Ａを行った後の写真（図８）において、第一の層間絶縁用フィルム（樹脂部）１１の表面に存在した半球状の構造物が、工程Ｂを行うことにより除去されたことが分かる。この表面の平均粗さＲａは、０．１４μｍであった。
図７〜図９の結果より、以下の点が明らかとなった。
工程Ａに続いて工程Ｂを行うことにより、導体部の表面より上方に位置する樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
一方、導体部の表面よりも下方に位置する樹脂部は、ウェット洗浄の影響を受けることなく、元の状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法をもたらす。
工程Ａに続いて工程Ｂを行うことにより、導体部の表面より上方に位置する樹脂部において残存していた、フィラーをなす無機部材が、ウェット洗浄により除去される。
一方、導体部の表面よりも下方に位置する樹脂部は、ウェット洗浄の影響を受けることなく、元の状態、すなわち、フィラーをなす無機部材が有機部材に分散してなる状態が保持される。
したがって、本発明は、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが可能な、配線基板の加工方法をもたらす。
このような工程Ａを行うためには、図１に示すアッシング装置５１が好適に用いられる。アッシング装置５１の使用の際に、プロセスガスの種類と流量、プロセス圧力、基板温度、マイクロ波の出力、基板に印加するバイアスＲＦ出力の条件が設定される。
上述した図８に示す加工は、以下の数値にて行った結果である。プロセスガスとして、３種類のガス（Ｏ２、Ｎ２、ＣＦ４）を用いた。
・プロセスガス１：酸素（Ｏ２）、流量＝３２００ｓｃｃｍ
・プロセスガス２：窒素（Ｎ２）、流量＝４００ｓｃｃｍ
・プロセスガス３：四フッ化炭素（ＣＦ４）、流量＝０〜５００ｓｃｃｍ
・プロセス圧力：４０〜１００Ｐａ
・基板温度：３０℃
・マイクロ波出力：２０００〜２５００Ｗ
・バイアスＲＦ出力：０〜１５００Ｗ
以上の数値は代表例であり、本発明はこれらの数値や組み合わせに限定されるものではないが、たとえば、バイアスＲＦ電力密度［Ｗ／ｃｍ２］については、０．２〜０．８が好ましく、０．４〜０．６がより好適である。０．２［Ｗ／ｃｍ２］より小さい場合には、アッシングレートの低下を招き、０．８［Ｗ／ｃｍ２］より大きい場合にはイオンによる物理的なエッチング作用による表面荒れが生ずるため、好ましくない。
上述した図８に示す加工は、以下の数値にて行った結果である。プロセスガスとして、３種類のガス（Ｏ２、Ｎ２、ＣＦ４）を用いた。
・プロセスガス１：酸素（Ｏ２）、流量＝３２００ｓｃｃｍ
・プロセスガス２：窒素（Ｎ２）、流量＝４００ｓｃｃｍ
・プロセスガス３：四フッ化炭素（ＣＦ４）、流量＝０〜５００ｓｃｃｍ
・プロセス圧力：４０〜１００Ｐａ
・基板温度：３０℃
・マイクロ波出力：２０００〜２５００Ｗ
・バイアスＲＦ出力：０〜１５００Ｗ
以上の数値は代表例であり、本発明はこれらの数値や組み合わせに限定されるものではないが、たとえば、バイアスＲＦ電力密度［Ｗ／ｃｍ２］については、０．２〜０．８が好ましく、０．４〜０．６がより好適である。０．２［Ｗ／ｃｍ２］より小さい場合には、アッシングレートの低下を招き、０．８［Ｗ／ｃｍ２］より大きい場合にはイオンによる物理的なエッチング作用による表面荒れが生ずるため、好ましくない。
図１１及び図１２は、従来の加工方法（ドライエッチング処理）を行った配線基板の状態を示す断面図である。図１１は、図１０に示す厚さに対して樹脂部の厚さが半分程度になるまで従来の加工方法による処理を施した配線基板の状態を示す。図１２は、導体部の表面の位置と樹脂部の上面とが一致するまで従来の加工方法による処理を施した配線基板の状態を示す。なお、図１０は、従来の加工方法を行う前の状態を表わしている。すなわち、図１０は、図３Ａと同じ状態を示している。
図１１より、図１０に示す厚さに対して樹脂部の厚さが半分程度になるまで処理を行った状態においては、ドライエッチング処理された表面（符号Ｌ１で示された部分）は、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしている。
図１２より、導体部の表面の位置と樹脂部の上面とが一致するまで従来の加工方法による処理を施した状態においては、ドライエッチング処理された表面（符号Ｌ２が示す位置）は、図１１と同様に、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしている。これに加えて、導体部の表面にはフィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
図１２より、導体部の表面の位置と樹脂部の上面とが一致するまで従来の加工方法による処理を施した状態においては、ドライエッチング処理された表面（符号Ｌ２が示す位置）は、図１１と同様に、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしている。これに加えて、導体部の表面にはフィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
図１３は、図１０に示す状態（従来の加工方法を行う前の状態）における樹脂部の表面を示すＳＥＭ写真であり、図７と同一である。
図１３に示す写真から、第一の層間絶縁用フィルム（樹脂部）５５の表面５５ｓ１（符号Ｌ１が示す位置）は、ほぼ平坦な形状の中に、微細な凹部を備えたプロファイルであることが分かる。この表面の平均粗さＲａは、０．０９μｍであった。
図１４に示す写真から、第一の層間絶縁用フィルム（樹脂部）５５の表面５５ｓ１（符号Ｌ２が示す位置）は、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしていることが分かる。この表面の平均粗さＲａは、０．３５μｍであった。
図１３に示す写真から、第一の層間絶縁用フィルム（樹脂部）５５の表面５５ｓ１（符号Ｌ１が示す位置）は、ほぼ平坦な形状の中に、微細な凹部を備えたプロファイルであることが分かる。この表面の平均粗さＲａは、０．０９μｍであった。
図１４に示す写真から、第一の層間絶縁用フィルム（樹脂部）５５の表面５５ｓ１（符号Ｌ２が示す位置）は、フィラーをなす無機部材が露呈して凸部が形成されるとともに、有機部材の表面もエッチングにより大きく乱れ凹凸形状をなしていることが分かる。この表面の平均粗さＲａは、０．３５μｍであった。
図１２〜図１３の結果より、以下の点が明らかとなった。
従来の加工方法（ドライエッチング法）によれば、樹脂部に内在するフィラーをなす無機部材が露呈して凸部を形成する。また、樹脂部に内在する有機部材の表面もエッチングにより大きく乱れ凹凸形状をなす。ドライエッチングを進めて、導体部の表面が露呈する深さまで到達しても、フィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
ゆえに、従来の加工方法（ドライエッチング法）では、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが極めて困難であった。
従来の加工方法（ドライエッチング法）によれば、樹脂部に内在するフィラーをなす無機部材が露呈して凸部を形成する。また、樹脂部に内在する有機部材の表面もエッチングにより大きく乱れ凹凸形状をなす。ドライエッチングを進めて、導体部の表面が露呈する深さまで到達しても、フィラーをなす無機部材や有機部材が残存するため、平坦なプロファイルが得られない。
ゆえに、従来の加工方法（ドライエッチング法）では、積層構造を作製するために、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一をなすように処理することが極めて困難であった。
本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。
例えば、上述した本発明の実施形態に係る配線基板の加工方法においては、無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し（工程Ｃ）、シード層の表面プロファイルを測定することにより、露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価してもよい（工程Ｄ）。
本発明は、配線基板の加工方法に広く適用可能である。本発明に係る配線基板の加工方法によって作製される配線基板は、高密度配線が求められる配線基板に好適に用いられる。
１０ 銅張積層板、１１ 第一の層間絶縁用フィルム、１２ シード層、１３、１３ｐ ドライフィルムレジスト、１４、１４ｐ、１４ｐ１、１４ｐ２ Ｃｕ膜、１５ 第二の層間絶縁用フィルム、２２ 第二のシード層。
Claims (5)
- 基板上に局所的に配された導体部が、フィラーをなす無機部材が有機部材に分散してなる樹脂部によって被覆された構成を含む配線基板の加工方法であって、
アッシング法を用い、前記樹脂部の表層側から前記有機部材を除去し、
ウェット洗浄法を用い、前記有機部材が除去された樹脂部の表層側に残存する前記無機部材を除去し、
前記無機部材の除去により表層部が露呈された導体部に少なくとも一部が重なるように、積層構造における導体部の形成に用いられる下地としてシード層を形成し、
前記シード層の表面プロファイルを測定することにより、前記露呈した導体部の表面と、該導体部を取り囲む樹脂部の表面とが面一を成しているか否かを評価する、
配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去は、前記導体部を覆う位置にある樹脂部を通して、該導体部の表層部が観測されるまで繰り返し行われる、
請求項１に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスＲＦ出力［Ｗ］が０〜１５００である、
請求項１又は請求項２に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、前記基板に対して高周波電力を印加しながら行われ、高周波電力のバイアスＲＦ出力密度［Ｗ／ｃｍ２］が０．２〜０．８である、
請求項１から請求項３のいずれか一項に記載の配線基板の加工方法。 - 前記樹脂部の表層側からの前記有機部材の除去に用いられるアッシング法は、プロセスガスとして酸素（Ｏ２）、窒素（Ｎ２）、四フッ化炭素（ＣＦ４）からなる群より選択されるガスを含む混合ガスを用いる、
請求項１から請求項４のいずれか一項に記載の配線基板の加工方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016235054 | 2016-12-02 | ||
| JP2016235054 | 2016-12-02 | ||
| PCT/JP2017/043062 WO2018101404A1 (ja) | 2016-12-02 | 2017-11-30 | 配線基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018101404A1 JPWO2018101404A1 (ja) | 2019-04-18 |
| JP6644168B2 true JP6644168B2 (ja) | 2020-02-12 |
Family
ID=62242577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018554242A Active JP6644168B2 (ja) | 2016-12-02 | 2017-11-30 | 配線基板の加工方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11510320B2 (ja) |
| EP (1) | EP3550943A4 (ja) |
| JP (1) | JP6644168B2 (ja) |
| KR (1) | KR102140001B1 (ja) |
| CN (1) | CN109479375B (ja) |
| TW (1) | TWI698921B (ja) |
| WO (1) | WO2018101404A1 (ja) |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919645B2 (ja) | 1991-06-27 | 1999-07-12 | 三洋電機株式会社 | 多層配線基板の製造方法 |
| JPH09241419A (ja) | 1996-03-06 | 1997-09-16 | Hitachi Ltd | 無溶剤組成物ならびに多層配線基板、およびそれらの製造方法 |
| JP2836616B2 (ja) * | 1997-03-05 | 1998-12-14 | 日本電気株式会社 | 導体配線パターンの形成方法 |
| EP2053908B1 (en) * | 1999-08-12 | 2011-12-21 | Ibiden Co., Ltd. | Multilayer printed wiring board with a solder resist composition |
| DE10039336C2 (de) | 2000-08-04 | 2003-12-11 | Infineon Technologies Ag | Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens |
| JP2003234331A (ja) * | 2001-12-05 | 2003-08-22 | Tokyo Electron Ltd | プラズマエッチング方法およびプラズマエッチング装置 |
| US6669785B2 (en) * | 2002-05-15 | 2003-12-30 | Micell Technologies, Inc. | Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide |
| US20050109533A1 (en) * | 2002-08-27 | 2005-05-26 | Fujitsu Limited | Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes |
| US7291556B2 (en) * | 2003-12-12 | 2007-11-06 | Samsung Electronics Co., Ltd. | Method for forming small features in microelectronic devices using sacrificial layers |
| US20060183055A1 (en) | 2005-02-15 | 2006-08-17 | O'neill Mark L | Method for defining a feature on a substrate |
| US8257987B2 (en) * | 2006-02-02 | 2012-09-04 | Trustees Of Boston University | Planarization of GaN by photoresist technique using an inductively coupled plasma |
| JP4642001B2 (ja) * | 2006-10-24 | 2011-03-02 | 関東化学株式会社 | フォトレジスト残渣及びポリマー残渣除去液組成物 |
| JP5141068B2 (ja) * | 2007-03-28 | 2013-02-13 | 富士通セミコンダクター株式会社 | 研磨方法、研磨装置及び半導体装置の製造方法 |
| JP2009224616A (ja) * | 2008-03-17 | 2009-10-01 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法、及び半導体装置 |
| JP2009302502A (ja) * | 2008-05-12 | 2009-12-24 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010001543A (ja) * | 2008-06-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | 銅膜形成方法及び配線基板 |
| CN101825802B (zh) | 2009-03-06 | 2011-12-28 | 北京京东方光电科技有限公司 | 彩膜基板及其制造方法 |
| JP2010251162A (ja) * | 2009-04-16 | 2010-11-04 | Seiko Epson Corp | プラズマ処理装置 |
| JP5508130B2 (ja) * | 2010-05-14 | 2014-05-28 | 富士フイルム株式会社 | 洗浄組成物、半導体装置の製造方法及び洗浄方法 |
| JP5590985B2 (ja) * | 2010-06-21 | 2014-09-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| CN102413641A (zh) | 2010-07-22 | 2012-04-11 | 日本特殊陶业株式会社 | 多层型线路板及其制造方法 |
| TWI513389B (zh) * | 2010-09-27 | 2015-12-11 | Taiyo Holdings Co Ltd | The formation method of resistance welding resistance |
| JP6115009B2 (ja) * | 2012-02-17 | 2017-04-19 | 株式会社村田製作所 | 積層基板の製造方法および積層基板構造 |
| KR102040667B1 (ko) | 2015-03-31 | 2019-11-27 | 버슘머트리얼즈 유에스, 엘엘씨 | 세정 포뮬레이션 |
-
2017
- 2017-11-30 CN CN201780040084.3A patent/CN109479375B/zh active Active
- 2017-11-30 WO PCT/JP2017/043062 patent/WO2018101404A1/ja unknown
- 2017-11-30 EP EP17875378.6A patent/EP3550943A4/en not_active Withdrawn
- 2017-11-30 KR KR1020187037684A patent/KR102140001B1/ko active IP Right Grant
- 2017-11-30 JP JP2018554242A patent/JP6644168B2/ja active Active
- 2017-11-30 US US16/313,847 patent/US11510320B2/en active Active
- 2017-12-01 TW TW106142165A patent/TWI698921B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109479375A (zh) | 2019-03-15 |
| EP3550943A4 (en) | 2020-07-22 |
| JPWO2018101404A1 (ja) | 2019-04-18 |
| KR20190012206A (ko) | 2019-02-08 |
| US11510320B2 (en) | 2022-11-22 |
| KR102140001B1 (ko) | 2020-07-31 |
| EP3550943A1 (en) | 2019-10-09 |
| WO2018101404A1 (ja) | 2018-06-07 |
| TW201826356A (zh) | 2018-07-16 |
| CN109479375B (zh) | 2022-05-06 |
| US20200315021A1 (en) | 2020-10-01 |
| TWI698921B (zh) | 2020-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5022683B2 (ja) | 半導体装置の製造方法 | |
| TW200806125A (en) | Plasma semi additive process method for manufacturing PCB | |
| JP2016092307A (ja) | 樹脂基板の加工方法 | |
| TW201206277A (en) | Method of fabricating wiring board | |
| JP3899058B2 (ja) | 回路基板を製造する方法 | |
| JP6644168B2 (ja) | 配線基板の加工方法 | |
| JP2006196761A (ja) | 配線回路基板の製造方法 | |
| JP4147361B2 (ja) | 半導体素子の多層配線用ビアホールの形成方法 | |
| TWI399143B (zh) | 線路板及其製程 | |
| TW201817293A (zh) | 電路板結構與其製造方法 | |
| TWI687973B (zh) | 電子構件的製造方法 | |
| TWI715214B (zh) | 印刷配線板及印刷配線板之製造方法 | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| JP2005332928A (ja) | プリント配線板の製造方法 | |
| JP2000068653A (ja) | 多層基板のスミア除去方法 | |
| JP2007317810A (ja) | 金属配線の製造方法 | |
| JP2006134973A (ja) | 絶縁膜形成方法 | |
| JP5672668B2 (ja) | 半導体装置の製造方法 | |
| JP2003298207A (ja) | 両面回路基板の製造法 | |
| JP2002100867A (ja) | 回路基板に於ける微細スル−ホ−ルの形成法 | |
| JP2005332927A (ja) | プリント配線板の製造方法 | |
| JPH0738504B2 (ja) | 配線板の製造方法 | |
| KR20060075100A (ko) | 반도체 소자 제조 방법 | |
| JP2004235331A (ja) | プリント配線板 | |
| JP2007281089A (ja) | ビルドアップ多層配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6644168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |