TWI399143B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI399143B
TWI399143B TW098145798A TW98145798A TWI399143B TW I399143 B TWI399143 B TW I399143B TW 098145798 A TW098145798 A TW 098145798A TW 98145798 A TW98145798 A TW 98145798A TW I399143 B TWI399143 B TW I399143B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
circuit
circuit board
dielectric layer
Prior art date
Application number
TW098145798A
Other languages
English (en)
Other versions
TW201124017A (en
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098145798A priority Critical patent/TWI399143B/zh
Priority to US12/783,837 priority patent/US8578600B2/en
Publication of TW201124017A publication Critical patent/TW201124017A/zh
Application granted granted Critical
Publication of TWI399143B publication Critical patent/TWI399143B/zh
Priority to US14/052,468 priority patent/US20140034361A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

線路板及其製程
本發明是有關於一種線路板(circuit board)及其製程,且特別是有關於一種具有較佳可靠度的線路板及其製程。
現今之線路板技術已從一般常見之非內埋式線路板發展為內埋式線路板(embedded circuit board)。詳細而言,一般常見之非內埋式線路板的特徵在於其線路是突出於介電層的表面上,而內埋式線路板的特徵在於其線路是內埋於介電層中。線路板的線路結構通常都是透過微影與蝕刻製程或雷射燒蝕方式所分別形成。
以習知利用雷射燒蝕方式所形成之內埋式線路板之增層線路結構的製程為例,其包括以下步驟。首先,提供一介電層於一具有一線路層的線路基板上。接著,於介電層的表面照射一雷射光束,以形成一凹刻圖案以及一連接至線路層的盲孔。之後,進行電鍍製程以形成填滿盲孔以及凹刻圖案的導電層。至此,內埋式線路板之增層線路結構已大致完成。
然而,進行電鍍製程時,由於盲孔的深度與凹刻圖案的深度不同,因此容易因電鍍條件控制不佳,而使得所形成之導電層有厚度分佈不均勻的現象。如此一來,當後續進行移除位於凹刻圖案與盲孔以外的導電層時,將不易控制所移除之導電層的厚度,以致於容易在移除的過程中不當薄化內埋式的導電層或者是不當殘留多餘的導電材料於介電層上。此外,後續再於此介電層上進行增層線路層製作時,電鍍製程易有品質不良與良率不高等問題產生,如此一來,易降低增層線路結構的製程良率,進而降低線路板的可靠度。
本發明提供一種線路板及其製程,可提升線路板的可靠度。
本發明提出一種線路板,其包括一線路基板、一介電層、一第一導電層以及一第二導電層。線路基板具有一第一表面與一第一線路層。介電層配置於線路基板上且覆蓋第一表面與第一線路層。介電層具有一第二表面、至少一從第二表面延伸至第一線路層的盲孔以及一凹刻圖案。第一導電層配置於盲孔內。第二導電層配置於凹刻圖案與盲孔內,且覆蓋第一導電層。第二導電層藉由第一導電層電性連接至第一線路層。
在本發明之一實施例中,上述之盲孔的深度為H,而第一導電層的厚度為h,且
在本發明之一實施例中,上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中,上述之線路板更包括一活化層,配置於介電層的凹刻圖案與第二導電層之間以及配置於第一導電層與第二導電層之間。
在本發明之一實施例中,上述之第一線路層內埋於線路基板中,且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中,上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中,上述之第二導電層與介電層的第二表面實質上切齊。
本發明還提出一種線路板的製程。首先,提供一線路基板。線路基板具有一第一表面與至少一第一線路層。接著,形成一介電層於線路基板上。介電層具有一第二表面,且介電層覆蓋第一表面與第一線路層。對介電層的第二表面照射一雷射光束,以形成至少一從介電層的第二表面延伸至第一線路層的盲孔以及一凹刻圖案。然後,形成一第一導電層於盲孔內。最後,形成一第二導電層於凹刻圖案與盲孔內。第二導電層覆蓋第一導電層,且第二導電層藉由第一導電層電性連接至第一線路層。
在本發明之一實施例中,上述之雷射光束為紅外線雷射光源或紫外線雷射光源。
在本發明之一實施例中,上述形成第一導電層於盲孔內的方法包括化學沉積法。
在本發明之一實施例中,上述之盲孔的深度為H,而第一導電層的厚度為h,且
在本發明之一實施例中,上述形成第二導電層之前,更包括形成一活化層於介電層的第二表面上、凹刻圖案內以及第一導電層上。
在本發明之一實施例中,上述形成第二導電層於凹刻圖案與盲孔內的方法包括化學沉積法。
在本發明之一實施例中,上述形成第二導電層之後,更包括對第二導電層進行一研磨製程,至暴露出介電層的第二表面。
在本發明之一實施例中,上述之第一線路層內埋於線路基板中,且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中,上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中,上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中,上述之第二導電層與介電層的第二表面實質上切齊。
基於上述,由於本發明之線路板的製程是先於盲孔內形成第一導電層,以降低盲孔與凹刻圖案之間高度差,而後,再形成第二導電層於盲孔內的第一導電層上與凹刻圖案內。如此一來,可使形成於盲孔與凹刻圖案內的導電層能具有較佳的厚度均勻度與表面平整度。相較於習知線路板的製作,本發明之線路板及其製程,可有效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種線路板的剖面示意圖。請參考圖1,在本實施例中,線路板100包括一線路基板110、一介電層120、一第一導電層130以及一第二導電層140。值得一提的是,線路板100的結構可以僅具有單一線路層,或是具有多層線路層。也就是說,線路板100可以是單層線路板(single layer circuit board)、雙層線路板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實施例中,圖1僅以線路板100為一增層線路板進行說明。
詳細而言,線路基板110具有一第一表面112與一第一線路層114,其中第一線路層114配置於線路基板110的第一表面112上。也就是說,第一線路層114可算是一種一般線路層(非內埋式線路層)。在此必須說明的是,於圖1所示的實施例中,第一線路層114雖然是配置於線路基板110的第一表面112上。但,於其他未繪示的實施例中,第一線路層114亦可內埋於線路基板110中,且第一線路層114的一表面與第一表面112實質上切齊。意即,第一線路層114基本上可算是一種內埋式線路層。換言之,圖1所示的線路基板110的結構僅為舉例說明,並非限定本發明。
介電層120配置於線路基板110上且覆蓋第一表面112與第一線路層114。在本實施例中,介電層120具有一第二表面122、至少一從第二表面122延伸至第一線路層114的盲孔(圖1中僅示意地繪示二盲孔124a、124b)以及一凹刻圖案126,其中盲孔124a與凹刻圖案126相連接。
第一導電層130配置於盲孔124a、124b內,其中盲孔124b(或盲孔124a)的深度為H,而第一導電層130的厚度為h,較佳地,。第二導電層140配置於凹刻圖案126與盲孔124a、124b內,且覆蓋第一導電層130。也就是說,第二導電層140配置於凹刻圖案126內以及第一導電層130上。特別是,第二導電層140可藉由第一導電層130電性連接至線路基板110的第一線路層114,且第二導電層140與介電層120的第二表面122實質上切齊。
此外,本實施例之線路板100更包括一活化層150,其中活化層150配置於介電層120的凹刻圖案126與第二導電層140之間以及配置於第一導電層130與第二導電層140之間。其中,活化層150的材質成份包括金屬,其例如是鈀。
由於本實施例之介電層120的盲孔124a、124b內配置有第一導電層130,因此可降低盲孔124a、124b與凹刻圖案126之間高度差。若(h/H)越大時,意即第一導電層130的厚度較厚,可使得盲孔124a、124b內需配置之第二導電層140的厚度趨近於凹刻圖案126欲配置第二導電層140的厚度。如此一來,當將第二導電層140配置於盲孔124a、124b與凹刻圖案126時,可具有較佳的厚度均勻度與表面平整度。換言之,相較於習知技術而言,本實施例之線路板100的設計可有效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
以上僅介紹本發明之線路板100的結構,並未介紹本發明之線路板100的製程。對此,以下將以圖1中的線路板100的結構作為舉例說明,並配合圖2A至圖2F對本發明的線路板100的製程進行詳細的說明。
圖2A至圖2F為本發明之一實施例之一種線路板的製程的剖面示意圖。請先參考圖2A,依照本實施例的線路板100的製程,首先,提供一線路基板110。線路基板110具有一第一表面112以及一第一線路層114,其中第一線路層114配置於線路基板110的第一表面112上。換言之,第一線路層114基本上可算是一種一般線路層(即非內埋式線路層)。在此必須說明的是,在其他未繪示的實施例中,第一線路層114亦可內埋於線路基板110中,且第一線路層114的一表面與第一表面112實質上切齊。意即,第一線路層114基本上可算是一種內埋式線路層。因此,圖2A所示之線路基板110結構僅為舉例說明,並非限定本發明。
接著,請再參考圖2A,形成一介電層120於線路基板110上,其中介電層120具有一第二表面122,且介電層120覆蓋第一表面112與第一線路層114。
接著,請參考圖2B,對介電層120的第二表面122照射一雷射光束L,以形成至少一從介電層120的第二表面122延伸至第一線路層114的盲孔(圖2B中僅示意地繪示兩個盲孔124a、124b)以及一凹刻圖案126。其中,凹刻圖案126與盲孔124a相連接。在本實施例中,雷射光束L例如為紅外線雷射光源或紫外線雷射光源。
接著,請參考圖2C,形成一第一導電層130於盲孔124a、124b內。其中,形成第一導電層130於盲孔124a、124b內的方法包括化學沉積法。特別是,在本實施例中,盲孔124b(或盲孔124b)的深度為H,而第一導電層130的厚度為h,較佳地,
接著,請參考圖2D,形成一活化層150於介電層120的第二表面122上、凹刻圖案126內以及第一導電層130上,用以在介電層120表面上具有使產生化學沉積反應的起始作用,以利形成第二導電層140(請參考圖2E),以及在第一導電層130接續形成第二導電層140,而完成盲孔填滿導電材料。在本實施例中,活化層150的主要材質成分例如是鈀。
然後,請參考圖2E,形成一第二導電層140於凹刻圖案126與盲孔124a、124b內,其中第二導電層140覆蓋第一導電層130,且第二導電層140藉由第一導電層130電性連接至第一線路層114。此時,第二導電層140覆蓋介電層120的第二表面122。此外,形成第二導電層140於凹刻圖案126與盲孔124a、124b內的方法包括化學沉積法。
最後,請參考圖2F,對第二導電層140進行一研磨製程,至暴露出介電層120的第二表面122。也就是說,研磨製程後會移除位於介電層120之第二表面122上的活化層150,而暴露出第二表面122,以使第二導電層140與介電層120的第二表面122實質上切齊。至此,以完成線路板100的製作。
在此必須說明的是,雖然本實施例於形成第二導電層140之後進行研磨製程,但於其他未繪示的實施例中,若所沉積之第二導電層140的表面平整度較佳時,則可省略進行研磨製程的步驟。換言之,本實施例所述之研磨製程步驟為可視所沉積之第二導電層140之表面平整度來決定是否實施的一選擇性步驟,並非必要之製程步驟。
由於本實施例之線路板100的製程是先於盲孔124a、124b內形成第一導電層130,以降低盲孔124a、124b與凹刻圖案126之間高度差,而後,再形成第二導電層140於盲孔124a、124b內的第一導電層130上與凹刻圖案126內。如此一來,可使形成於盲孔124a、124b與凹刻圖案126內的導電層能具有較佳的厚度均勻度與表面平整度。相較於習知線路板的製作,本實施例之線路板100的製程可有效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
綜上所述,由於本發明於盲孔內配置有第一導電層,因此可有效較降低盲孔與凹刻圖案之間高度差,以使得盲孔內需配置之第二導電層的厚度趨近於凹刻圖案欲配置第二導電層的厚度。如此一來,當將第二導電層配置於盲孔與凹刻圖案時,可具有較佳的厚度均勻度與表面平整度。相較於習知技術而言,本發明之線路板的設計可有效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...線路板
110...線路基板
112...第一表面
114...第一線路層
120...介電層
122...第二表面
124a、124b...盲孔
126...凹刻圖案
130...第一導電層
140...第二導電層
150...活化層
L...雷射光束
H、h...厚度
圖1為本發明之一實施例之一種線路板的剖面示意圖。
圖2A至圖2F為本發明之一實施例之一種線路板的製程的剖面示意圖。
100...線路板
110...線路基板
112...第一表面
114...第一線路層
120...介電層
122...第二表面
124a、124b...盲孔
126...凹刻圖案
130...第一導電層
140...第二導電層
150...活化層
H、h...厚度

Claims (18)

  1. 一種線路板,包括:一線路基板,具有一第一表面與一第一線路層;一介電層,配置於該線路基板上且覆蓋該第一表面與該第一線路層,該介電層具有一第二表面、至少一從該第二表面延伸至該第一線路層的盲孔以及一凹刻圖案;一第一導電層,僅配置於該盲孔內;以及一第二導電層,配置於該凹刻圖案與該盲孔內,且覆蓋該第一導電層,其中該第二導電層藉由該第一導電層電性連接至該第一線路層。
  2. 如申請專利範圍第1項所述之線路板,其中該盲孔的深度為H,而該第一導電層的厚度為h,且0.2(h/H)0.9。
  3. 如申請專利範圍第1項所述之線路板,其中該凹刻圖案與該盲孔相連接。
  4. 如申請專利範圍第1項所述之線路板,更包括一活化層,配置於該介電層的該凹刻圖案與該第二導電層之間以及配置於該第一導電層與該第二導電層之間。
  5. 如申請專利範圍第1項所述之線路板,其中該第一線路層內埋於該線路基板中,且該第一線路層的一表面與該第一表面實質上切齊。
  6. 如申請專利範圍第1項所述之線路板,其中該第一線路層配置於該線路基板的該第一表面上。
  7. 如申請專利範圍第1項所述之線路板,其中該第二 導電層與該介電層的該第二表面實質上切齊。
  8. 一種線路板的製程,包括:提供一線路基板,該線路基板具有一第一表面與一第一線路層;形成一介電層於該線路基板上,該介電層具有一第二表面,且該介電層覆蓋該第一表面與該第一線路層;對該介電層的該第二表面照射一雷射光束,以形成至少一從該介電層的該第二表面延伸至該第一線路層的盲孔以及一凹刻圖案;形成一第一導電層於該盲孔內,其中該第一導電層僅配置於該盲孔內;以及形成一第二導電層於該凹刻圖案與該盲孔內,其中該第二導電層覆蓋該第一導電層,且該第二導電層藉由該第一導電層電性連接至該第一線路層。
  9. 如申請專利範圍第8項所述之線路板的製程,其中該雷射光束為紅外線雷射光源或紫外線雷射光源。
  10. 如申請專利範圍第8項所述之線路板的製程,其中形成該第一導電層於該盲孔內的方法包括化學沉積法。
  11. 如申請專利範圍第8項所述之線路板的製程,其中該盲孔的深度為H,而該第一導電層的厚度為h,且0.2(h/H)0.9。
  12. 如申請專利範圍第8項所述之線路板的製程,其中於形成該第二導電層之前,更包括:形成一活化層於該介電層的該第二表面上、該凹刻圖 案內以及該第一導電層上。
  13. 如申請專利範圍第8項所述之線路板的製程,其中形成該第二導電層於該凹刻圖案與該盲孔內的方法包括化學沉積法。
  14. 如申請專利範圍第8項所述之線路板的製程,其中於形成該第二導電層之後,更包括:對該第二導電層進行一研磨製程,至暴露出該介電層的該第二表面。
  15. 如申請專利範圍第8項所述之線路板的製程,其中該第一線路層內埋於該線路基板中,且該第一線路層的一表面與該第一表面實質上切齊。
  16. 如申請專利範圍第8項所述之線路板的製程,其中該第一線路層配置於該線路基板的該第一表面上。
  17. 如申請專利範圍第8項所述之線路板的製程,其中該凹刻圖案與該盲孔相連接。
  18. 如申請專利範圍第8項所述之線路板的製程,其中該第二導電層與該介電層的該第二表面實質上切齊。
TW098145798A 2009-12-30 2009-12-30 線路板及其製程 TWI399143B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098145798A TWI399143B (zh) 2009-12-30 2009-12-30 線路板及其製程
US12/783,837 US8578600B2 (en) 2009-12-30 2010-05-20 Process for manufacturing a circuit board
US14/052,468 US20140034361A1 (en) 2009-12-30 2013-10-11 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145798A TWI399143B (zh) 2009-12-30 2009-12-30 線路板及其製程

Publications (2)

Publication Number Publication Date
TW201124017A TW201124017A (en) 2011-07-01
TWI399143B true TWI399143B (zh) 2013-06-11

Family

ID=44186075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145798A TWI399143B (zh) 2009-12-30 2009-12-30 線路板及其製程

Country Status (2)

Country Link
US (2) US8578600B2 (zh)
TW (1) TWI399143B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
TWI561132B (en) * 2013-11-01 2016-12-01 Ind Tech Res Inst Method for forming metal circuit, liquid trigger material for forming metal circuit and metal circuit structure
US9813976B2 (en) * 2016-02-09 2017-11-07 T-Mobile Usa, Inc. Detection of a delinquent mobile device
WO2017156382A1 (en) * 2016-03-10 2017-09-14 Nuvasive, Inc. Bone anchor with deployable purchase element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP2502902B2 (ja) * 1992-12-28 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線板およびその製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
US6967124B1 (en) * 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
TWI302811B (en) * 2006-01-16 2008-11-01 Advanced Semiconductor Eng Method for fabricating conductive blind via of circuit substrate
US20070231475A1 (en) * 2006-03-31 2007-10-04 Tadanori Shimoto Conductor structure on dielectric material
TW200805611A (en) 2006-07-07 2008-01-16 Kinsus Interconnect Tech Corp Manufacturing method of substrate without using exposure developing process and its inserted circuit structure
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI418268B (zh) * 2009-12-10 2013-12-01 Unimicron Technology Corp 內埋式線路板及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Also Published As

Publication number Publication date
US20140034361A1 (en) 2014-02-06
US20110155440A1 (en) 2011-06-30
TW201124017A (en) 2011-07-01
US8578600B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
TWI399150B (zh) 線路板及其製程
JP4800253B2 (ja) 配線基板の製造方法
US9307651B2 (en) Fabricating process of embedded circuit structure
TWI399143B (zh) 線路板及其製程
TW201316870A (zh) 具有導電通孔的基板之製法
TWI393508B (zh) 線路板及其製程
TWI606763B (zh) 電路板及其製作方法
US9131635B2 (en) Manufacturing method of substrate structure
TWI625991B (zh) 電路板結構與其製造方法
CN102131346B (zh) 线路板及其制作方法
CN104703401A (zh) 一种电路板的电镀方法
TWI405516B (zh) 線路板及其製作方法
TWI430722B (zh) 線路板之線路結構及其製程
TWI411368B (zh) 線路板的線路結構的製造方法
JP2009033183A (ja) 配線基板の製造方法及び配線基板
TW201124016A (en) Method for fabricating wiring structure of wiring board
JP2017123387A (ja) 配線基板の製造方法、配線基板
TW201635876A (zh) 線路板及其製作方法
TWI417012B (zh) 線路結構的製作方法
TW200906258A (en) Method for fabricating a circuit board
TWI405521B (zh) 線路結構的製作方法
TW201831067A (zh) 線路板的製作方法
TW201831066A (zh) 線路板結構
TWI626871B (zh) Circuit board manufacturing method
TWI437942B (zh) 線路板及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees