JP2502902B2 - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法

Info

Publication number
JP2502902B2
JP2502902B2 JP4347638A JP34763892A JP2502902B2 JP 2502902 B2 JP2502902 B2 JP 2502902B2 JP 4347638 A JP4347638 A JP 4347638A JP 34763892 A JP34763892 A JP 34763892A JP 2502902 B2 JP2502902 B2 JP 2502902B2
Authority
JP
Japan
Prior art keywords
blind hole
wiring
layer
forming
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4347638A
Other languages
English (en)
Other versions
JPH06310865A (ja
Inventor
正治 白井
修平 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP4347638A priority Critical patent/JP2502902B2/ja
Publication of JPH06310865A publication Critical patent/JPH06310865A/ja
Priority to US08/561,533 priority patent/US5537740A/en
Application granted granted Critical
Publication of JP2502902B2 publication Critical patent/JP2502902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ブラインドホールの底
面および内周面の導電体パターンを介して上層配線と下
層配線とを接続したプリント配線板およびその製造方法
に関する。
【０００２】
【従来の技術】従来より、プリント配線板においては、
その配線密度を高密度化するためにランドを可能な限り
小さくする試みがなされている。そして、その典型的な
例としてランドレス基板がある。すなわち、内周面がめ
っきされたスルーホール（Plated Through Hole;以下、
ＰＴＨという）を用いて接続する場合に、スルーホール
に対するランドをなくすことにより配線密度を高めたも
のである。
【０００３】かかるランドレス基板は、例えば図３に示
すように、基板１に形成した貫通孔であるスルーホール
２の内周面に、表面の接続ライン３と裏面の接続ライン
４とを接続するめっき層５を形成してＰＴＨとしたもの
である。特に、このようなランドレス基板は、ＰＴＨ内
を樹脂で埋めた後に、エッチングレジストを塗布または
貼付し、従来法により露光・現像を行い、配線パターン
を形成し、ＰＴＨ内の樹脂を除去し、最終的に図３の形
状を得る。または、最初に基板全面に例えばポジ型電着
フォトレジストで覆い、露光・現像処理によりＰＴＨ内
壁及び表面の配線パターン以外をエッチングし、残され
たフォトレジストを除去することにより、図３の形状を
得る。
【０００４】
【発明が解決しようとする課題】しかし、このようなラ
ンドレス基板では、図３に示すような内層ライン６とＰ
ＴＨのめっき層との接続は上述したような方法では不可
能である。
【０００５】一方、内層信号接続部にランドを形成しな
いで、内層ライン６とＰＴＨ内壁とを接続することが考
えられる。図４は、このようにして形成した接続状態を
示し、（Ａ）は平面図、（Ｂ）は断面図である。これら
の図に示すように、このように内層ライン６とめっき層
７とを接続した場合、その接続面積は、内層ライン６の
幅×厚みの面積だけになる。よって、内層ライン６とめ
っき層７との接続は、信頼性の低いものになる。
【０００６】また、図５に示すように、内層ライン６を
切断するように基板１の厚さ方向の途中までドリル穴を
形成してその内周面に上述したポジ型フォトレジストを
用いたエッチングによりめっき層８を形成することで、
ランドレスのバイア接続をすることも可能である。しか
し、この場合にも同様に接続の信頼性は低くなる。
【０００７】一方、下層配線である内層配線まで到達す
るブラインドホールを用いて上層配線である例えば表層
配線と内層配線とを接続する構造が知られている。かか
る構造の製造工程を図６に示す。同図に示すように、基
板１１上に形成された内層配線となる配線１２を覆うよ
うに光感光性樹脂層１３を設け（(a)）、ブラインドホ
ールの大きさの遮光部１４ａを有する遮光パターン１４
を介して露光して遮光部以外の光感光性層１３に光を照
射した（(b)）後、現像することにより、内層配線１２
まで到達するブラインドホール１５を形成する
（(c)）。続いて、ブラインドホール１５の底面および
内周面並びに基板１１の表面に導電体層１６を形成し
（(d)）、ブラインドホール１５を覆うようにドライフ
ィルムフォトレジスト１７を設けると共に、ブラインド
ホール１５の開口部より少し大きくかつ位置ずれを考慮
しても底面を覆うような寸法の遮光部１８ａを有する遮
光パターン１８を介して露光して遮光部１８ａ以外のフ
ォトレジスト１７に光を照射する（(e)）。その後、現
像することによりブラインドホール１５の開口を覆うレ
ジストパターン１７ａを形成し（(f)）、さらにエッチ
ングすることにより、内層配線１２に接続されると共に
ブラインドホール１５の開口部の周囲にランドを有する
導電体パターン１６ａを形成する。そして、常法に基づ
き、この導電体パターン１６ａのランドに連続するよう
に基板１１上に図示しない表層配線を形成することによ
り、導電体パターン１６ａを介して内層配線１２と表層
配線とを接続する構造が得られる。
【０００８】図６に示すような構造は、内層配線との接
続の信頼性は得られるものの、その製造工程上の特性に
よりブラインドホールの開口部周囲にランドが存在する
ので、配線密度を高めるという要望には応えられない。
【０００９】本発明はこのような事情に鑑み、上層配線
と下層配線とを信頼性よく接続できると共に高配線密度
を実現できるプリント配線板およびその製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】かかる目的を達成する本
発明は、上層配線および下層配線を有するプリント配線
板において、前記下層配線まで到達すると共に底部より
開口部が大きいブラインドホールが形成されており、か
つ該ブラインドホールの底面および内周面には前記上層
配線と下層配線とを接続する導電体パターンが形成さ
れ、前記開口部の周囲にはランドを有しないことを特徴
とするプリント配線板にあり、また、内層配線を有する
プリント配線板に該内層配線まで到達すると共に底部よ
り開口部が大きいブラインドホールを形成する工程と、
前記プリント配線板表面の少なくとも前記ブラインドホ
ールの周囲および該ブラインドホールの底面および内周
面に前記内層配線と接続される導電体層を形成する工程
と、前記導電体層表面にポジ型フォトレジスト層を形成
する工程と、前記ブラインドホールの底部より大きいが
開口部より小さい遮光部を有する遮光パターンを介して
露光した後現像して該ブラインドホールの底部および内
周面上にレジストパターンを形成する工程と、前記レジ
ストパターンの部分以外の前記導電体層をエッチングに
より除去して導電体パターンを形成する工程とを具備す
ることを特徴とするプリント配線板の製造方法にある。
【００１１】
【作用】上述した構成のプリント配線板では、下層配線
との接続はブラインドホールの底面上の導電体パターン
で信頼性よく行われると共に上層配線との接続はブライ
ンドホールの内周面上の連続した導電体パターンで信頼
性よく行われ、しかも、ブラインドホールの開口部の周
囲にはランドが存在しないので、高密度配線を実現でき
る。
【００１２】また、上述した製造方法では、導電体層の
表面にポジ型フォトレジスト層を設けると共に、前記ブ
ラインドホールの底部より大きいが開口部より小さい遮
光部を有する遮光パターンを介して露光し、現像するこ
とにより、ブラインドホール底部および内周面は覆うが
開口部の周囲は完全に除去されたレジストパターンを形
成することができる。すなわち、かかる露光では、ブラ
インドホールの内周面上のフォトレジストの一部にも光
が照射されることになるが、この内周面は光の照射方向
に対して傾斜しており、その光の単位面積当たりの照射
量が開口部の周囲と比べて少なくなるので、内周面上の
レジストはほとんど除去されない。したがって、その
後、エッチングを施すことにより、ブラインドホールの
底部から内周面のほぼ全域に連続して延びる導電体パタ
ーンを形成することができる。
【００１３】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１４】図１は、一実施例のかかるプリント配線板
の構成を概念的に示すものであり、（Ａ）は一部を切り
欠いた斜視図、（Ｂ）はその断面図である。両図に示す
ように、基板２１には、下層配線である内層配線２２ま
で到達すると共に底部から開口部に向かって径が漸大す
るブラインドホール２３が形成されており、かつブライ
ンドホール２３の底面および内周面には内層配線２２と
上層配線である例えば表層配線２４とを接続する導電体
パターン２５が形成されている。ここで、導電体パター
ン２５は、表層配線２４との接続部以外はブラインドホ
ール２３内にある。したがって、ブラインドホール２３
の開口部の周囲にはランドがなく、配線密度を高める点
では有利である。
【００１５】かかるプリント配線板の一製造例を図２を
参照しながら説明する。同図に示すように、基板２１ａ
上に形成された銅のめっき層などからなる下層配線であ
る内層配線２２を覆うように絶縁性の光感光性樹脂層２
１ｂを設け（(a)）、ブラインドホールの大きさの遮光
部２６ａを有する遮光パターン２６を介して露光して遮
光部２６ａ以外の光感光性樹脂層２１ｂに光を照射した
（(b)）後、現像することにより、基板２１に、内層配
線２２まで到達するブラインドホール２３を形成する
（(c)）。ここで、ブラインドホール２３は、底部から
開口部にかけて径が漸大する形状となる。続いて、内層
配線２２と連続するようにブラインドホール２３の底面
および内周面、並びに基板２１の表面に銅めっきなどか
らなる導電体層２５’を形成する（(d)）。次に、導電
体層２５’上に、例えば電着などの手段によりポジ型フ
ォトレジスト層２７形成する。そして、ブラインドホー
ル２３の底部より少し大きいが開口部より小さく位置ず
れを考慮しても底部を覆うような大きさの遮光部２８ａ
を有する遮光パターン２８を介して露光して遮光部２８
ａ以外のフォトレジスト層２７に光を照射する
（(e)）。このとき、ブラインドホール２３の内周面上
のフォトレジスト層２７にも光が照射されるが、この部
分は光の照射方向に対して、例えば、６０〜７０度傾斜
しているので、フォトレジストに与えられる光エネルギ
ーが他の部分と比べて少ない。したがって、その後、現
像すると、ブラインドホール２３の底面のほか内周面上
にもレジストパターン２７ａが形成されるが、開口部の
周囲のレジストは完全に除去される（(f)）。そして、
さらにエッチングすることにより、ブラインドホール２
３の底面および内周面上に、内層配線２２に接続される
導電体パターン２５が形成され、ブラインドホール２３
の開口部の周囲にはランドは形成されない。この後は、
常法に基づき、すなわち、基板２１表面に再び導電体層
およびフォトレジスト層を設けると共に遮光パターンを
介して露光・現像し、再びエッチングすることにより、
この導電体パターン２５に接続する図示しない上層配線
である例えば表層配線を形成する。これにより、導電体
パターン２５を介して内層配線２２と表層配線とを接続
したプリント配線板を得ることができる（図１参照）。
【００１６】かかる製造方法では、上述したようにポジ
型フォトレジスト層と遮光パターンとの位置ずれ誤差量
をブラインドホールの内周面内で吸収できるので、遮光
パターンを従来程厳しく位置合せしなくても、ブライン
ドホールの底面および内周面に導電体パターンを形成す
ることができる。
【００１７】例えば、ブラインドホールの深さが８０μ
ｍの場合、その底部の直径は通常、１５０μｍ程度で、
開口部の直径は２８０μｍ程度である。そして、従来の
ようにドライフィルムフォトレジストを用いて導電体層
をエッチングした場合、フォトレジスト層と遮光パター
ンとの位置ずれ量を考慮すると、開口部の周囲に直径４
１０μｍ程度のランドが形成されてしまう。しかし、上
述した本発明方法によれば、ランドが形成されず、２８
０μｍ程度で済むので、かなりの省スペース化を図るこ
とができる。
【００１８】実施例は、上下２層の配線接続を中心に述
べたが、本発明は、そのような配線接続およびその製造
工程を繰返すことにより、３層以上の多層配線にも適用
できることは明らかである。
【００１９】
【発明の効果】以上説明したように、本発明は、ブライ
ンドホールの底面の導電体パターンを介して下層配線と
接続すると共に内周面の導電体パターンを介して上層配
線と接続してブラインドホールの開口部の周囲のランド
を排除した構造としたので、上層配線と下層配線との接
続の信頼性が高く高配線密度が実現できるプリント配線
板を提供するすることができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例に係るプリント配線板を示す
模式図である。
【図２】本発明のプリント配線板の製造方法の一例を示
す工程図である。
【図３】従来技術に係るプリント配線板の一例を示す模
式図である。
【図４】従来技術の問題点を説明する模式図である。
【図５】従来技術の問題点を説明する模式図である。
【図６】従来技術のプリント配線板の製造方法の一例を
示す工程図である。
【符号の説明】
２１ 基板 ２２ 内層配線 ２３ ブラインドホール ２４ 表面配線 ２５ 導電体パターン ２６，２８ 遮光パターン ２７ ポジ型フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土田 修平 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (56)参考文献 特開 昭59−172795（ＪＰ，Ａ) 特開 昭59−115588（ＪＰ，Ａ) 特開 昭60−46034（ＪＰ，Ａ) 特開 平１−220896（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】プリント基板内に含まれる配線層とプリン
    ト基板上の配線層とを接続するためのブラインドホール
    の形成方法であって、 （ａ）その底面の面積が開口部の面積よりも小さいブラ
    インドホールを形成するステップと、 （ｂ）上記ブラインドホールの底面と側面及び上記プリ
    ント基板上に導電層を一体形成するステップと、 （ｃ）上記底面よりも面積が大きく上記開口部よりも面
    積が小さい遮光部を有する遮光層を用い、上記遮光部を
    上記開口部上に位置させて上記導電層上に形成したレジ
    スト層を露光するステップと、を少なくとも含むブライ
    ンドホールの形成方法。
  2. 【請求項２】プリント基板内に含まれる配線層とプリン
    ト基板上の配線層とを接続するためのブラインドホール
    を有するプリント基板であって、上記ブラインドホール
    が （１）その底面及び側面の少なくとも一部に導電層が形
    成されており、 （２）上記底面の面積が開口面の面積よりも小さく、 （３）上記底面に形成された導電層が該プリント基板内
    に形成された配線層と電気的に接続されており、 （４）上記側面に形成された導電層は該プリント基板表
    面に達することがなく、 （５）上記側面に形成された導電層と該プリント基板上
    に形成された配線層が一体形成されている、 ことを具備する、プリント配線板。
  3. 【請求項３】内層配線を有するプリント配線板に該内層
    配線まで到達すると共に底部より開口部が大きいブライ
    ンドホールを形成する工程と、 前記プリント配線板表面の少なくとも前記ブラインドホ
    ールの周囲および該ブラインドホールの底面および内周
    面に前記内層配線と接続される導電体層を形成する工程
    と、 前記導電体層表面にポジ型フォトレジスト層を形成する
    工程と、 前記ブラインドホールの底部より大きいが開口部より小
    さい遮光部を有する遮光パターンを介して露光した後現
    像して該ブラインドホールの底部および内周面上にレジ
    ストパターンを形成する工程と、 前記レジストパターンの部分以外の前記導電体層をエッ
    チングにより除去して導電体パターンを形成する工程と
    を具備することを特徴とするプリント配線板の製造方
    法。
JP4347638A 1992-12-28 1992-12-28 プリント配線板およびその製造方法 Expired - Fee Related JP2502902B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4347638A JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法
US08/561,533 US5537740A (en) 1992-12-28 1995-11-22 Method of making printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4347638A JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06310865A JPH06310865A (ja) 1994-11-04
JP2502902B2 true JP2502902B2 (ja) 1996-05-29

Family

ID=18391577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4347638A Expired - Fee Related JP2502902B2 (ja) 1992-12-28 1992-12-28 プリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US5537740A (ja)
JP (1) JP2502902B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470263A (zh) * 2014-11-28 2015-03-25 东莞康源电子有限公司 刚挠性多阶埋盲孔电路板制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US20040060728A1 (en) * 2001-01-04 2004-04-01 Philippe Steiert Method for producing electroconductive structures
JP3790433B2 (ja) * 2001-02-28 2006-06-28 日本無線株式会社 プリント配線板の製造方法
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
TWI335785B (en) * 2006-10-19 2011-01-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115588A (ja) * 1982-12-22 1984-07-04 富士通株式会社 立体配線形成方法
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH01220896A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 多層電子回路の製造方法
DE58903799D1 (de) * 1988-09-30 1993-04-22 Siemens Ag Leiterplatte mit einem spritzgegossenen substrat.
US4996391A (en) * 1988-09-30 1991-02-26 Siemens Aktiengesellschaft Printed circuit board having an injection molded substrate
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
JP2811995B2 (ja) * 1991-05-13 1998-10-15 松下電器産業株式会社 スルーホールプリント配線基板の製造方法
JP2872453B2 (ja) * 1991-08-13 1999-03-17 日立精工株式会社 レーザによるプリント基板の穴明け加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470263A (zh) * 2014-11-28 2015-03-25 东莞康源电子有限公司 刚挠性多阶埋盲孔电路板制作方法

Also Published As

Publication number Publication date
US5537740A (en) 1996-07-23
JPH06310865A (ja) 1994-11-04

Similar Documents

Publication Publication Date Title
KR100688701B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
JP3384775B2 (ja) プリント回路カード、及び、その製造方法
JP2502902B2 (ja) プリント配線板およびその製造方法
US5510580A (en) Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JP2000165049A (ja) 多層回路基板の製造方法
JP2003198085A (ja) 回路基板およびその製造方法
KR20010071871A (ko) 러프 도체 구조 및 파인 도체 구조를 가지는 적어도하나의 영역을 가지는 인쇄회로기판 제조 방법
US20070132087A1 (en) Via hole having fine hole land and method for forming the same
JPH09232760A (ja) 多層プリント配線板およびその製造方法
KR100688702B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
JPH06314865A (ja) プリント配線板
KR100351923B1 (ko) 인쇄회로기판 제조방법
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2000114412A (ja) 回路基板の製造方法
JP3748974B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
US6670102B2 (en) Method for manufacturing circuit board having conductive via
JPH1079561A (ja) 配線基板および配線基板の形成方法
JP2617692B2 (ja) 多層プリント配線板及びその製造方法
AU1550383A (en) High density printed wiring board
JP2001244628A (ja) 配線基板および配線基板の製造方法
JP3048450B2 (ja) 可撓性両面回路配線基板の製造法
JP2024060971A (ja) フレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板
JP2007180592A (ja) 電子部品搭載用基板及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees