JP2881963B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2881963B2
JP2881963B2 JP2135665A JP13566590A JP2881963B2 JP 2881963 B2 JP2881963 B2 JP 2881963B2 JP 2135665 A JP2135665 A JP 2135665A JP 13566590 A JP13566590 A JP 13566590A JP 2881963 B2 JP2881963 B2 JP 2881963B2
Authority
JP
Japan
Prior art keywords
hole
conductor layer
layer
abrasive powder
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2135665A
Other languages
English (en)
Other versions
JPH0430495A (ja
Inventor
誠之 安田
俊夫 田村
裕 戸井
彰生 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2135665A priority Critical patent/JP2881963B2/ja
Priority to EP91108256A priority patent/EP0458293B1/en
Priority to DE69120869T priority patent/DE69120869T2/de
Priority to KR1019910008531A priority patent/KR100272649B1/ko
Publication of JPH0430495A publication Critical patent/JPH0430495A/ja
Priority to US08/076,191 priority patent/US5347712A/en
Application granted granted Critical
Publication of JP2881963B2 publication Critical patent/JP2881963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スルーホールを有する配線基板の製造方法
に関するものである。
〔発明の概要〕
本発明は、研磨粉を噴射して絶縁性基板をエッチング
し、且つ導体層により前記エッチングを停止するように
することで、接続信頼性を確保したままスルーホールや
パターンの配線密度を高めることが可能な配線基板の製
造方法を提供しようとするものである。
〔従来の技術〕
多層配線基板において、全ての層を貫通するスルーホ
ールによって各層の導体層の接続を図ろうとすると、接
続の必要のない層においてもスルーホールが基板面積を
占有することになり、高密度化に不利である。そこで、
高密度多層配線基板の設計に際しては、いわゆるブライ
ンド孔の採用が検討されており、接続する必要がある層
間のみにスルーホールを配置し、これによってスルーホ
ールやパターンの配線密度を高めようとする試みがなさ
れている。
これまでバイヤーホール(部品を挿入しないで電気的
な接続のみを目的とする孔)の如き貫通孔を絶縁性基板
に形成する方法としては、ドリル加工によるのが一般的
である。しかしながら、ドリル加工によって前述のブラ
インド孔加工を行おうとすると、次のような不都合を生
ずる。
先ず、この種の配線基板の孔開け加工に使用されるド
リルの先端は尖った形状であることが多く、また深さ方
向の制御も困難であることから、精度良く多層基板の中
途位置で止めることは難しく、特に各絶縁層の厚さが薄
くなった場合に適用が困難である。先端がフラットなド
リルを使用することも考えられるが、径の細いものは破
損してしまい使用不可能であり、径の太いものでは高密
度化に逆行し意味がない。
そこで、予め貫通スルーホールを設けた両面基板を複
数枚用意し、これら両面基板を貼り合わせるという方法
も開発されている。
しかしながら、この方法では積層の際の位置合わせに
高精度が要求され、作業が非常に煩雑なものとなる。ま
た、積層の際にスルーホールが接着剤等により塞がって
しまう可能性があり、場合によっては最外層のスルーホ
ール部分より樹脂が染みだして信頼性を大きく損なう虞
れがある。加えて、メッキ工程が増加することから工程
も複雑なものとなって製造コストが増大し、さらにエッ
チングすべき導体の厚さが厚くなるために微細パターン
の形成が困難となる等の問題も生ずる。
また、上述の方法のいずれの場合にも、ドリル径が0.
2mm程度になると加工に長時間を要することになり、製
造コストを犠牲にせざるを得なくなる。ドリル径が0.3m
m程度までであれば加工速度は量産レベルにあるが、こ
れは高密度化のためスルーホールの小径化を進めるうえ
で大きな障害となる。
さらに、ドリル加工によった場合には、各層の導体層
間の接続はドリル孔の壁面に臨む導体層の僅かな端面と
壁面のスルーホールメッキの接触に頼らざるをえず、得
られる配線基板は電流容量の点で不利であるばかりか、
導通信頼性の点でも十分なものとは言えない。
ドリル以外の加工法としては、ポリイミド樹脂を薬品
若しくはレーザで加工してブラインド孔を形成すること
が一部検討されているが、絶縁性基板がガラスクロスや
ガラスフィラー,アラミド繊維等の充填材との複合構成
であると加工が困難であり、ポリイミド樹脂単独では絶
縁性,機械的強度等の点で制限が加わる。
〔発明が解決しようとする課題〕
このように、従来の技術でブラインド孔を形成しよう
とすると、加工性,信頼性等の点で問題が多く、またス
ルーホールやパターンの高密度化にも限界がある。
そこで本発明は、このような従来の実情に鑑みて提案
されたものであって、これら加工性,信頼性,配線密度
を高めた配線基板を提供することを目的とし、さらにか
かる配線基板の製造方法を提供することを目的とする。
〔課題を解決するための手段〕 上述の目的を達成するために、本発明の配線基板の製
造方法は、絶縁性基板の第1の主面に導体層を形成する
とともに、第2の主面に当該絶縁性基板がエッチングさ
れないようにマスクを形成し、上記第2の主面側から研
磨粉を噴射して前記絶縁性基板をエッチングし、上記第
1の主面に形成された導体層により前記エッチングを停
止することを特徴とするものである。
〔作用〕
本発明が対象とする配線基板において、第1の導体層
と第2の導体層はそれぞれ第3の導体層と接することに
より導通される。ここで、第2の導体層と第3の導体層
とは、絶縁性基板に設けられた孔部の底面において互い
に面接触する形となり、孔部の壁面に露出する導体層の
端面で接続する場合に比べて遥かに大きな接触面積が確
保される。
本発明の製造方法においては、絶縁性基板の孔開け加
工を研磨粉の噴射により行っているので、絶縁性基板と
導体層の加工速度の相違を利用して孔部の深さが確実に
制御され、ブラインド孔が精度良く加工される。また、
研磨粉の噴射により加工可能な孔径は、ドリル加工の場
合に比べて小さく、孔部が高密度に形成される。
〔実施例〕
以下、本発明を適用した具体的な実施例について、図
面を参照しながら説明する。
第1図は、本発明を3層配線基板に適用した一実施例
の基本構成を示すものである。
すなわち、本実施例の配線基板は、2層の絶縁性基板
(1),(2)と3層の導体層(3),(4),(5)
とからなるものであって、導体層(3)と導体層(4)
とが,いわゆるブラインドスルーホールによって接続さ
れてなる。
絶縁性基板(1),(2)は、例えばガラスクロスや
ガラスフィラー,アラミド繊維等の充填材(補強材)に
エポキシ樹脂やイミド樹脂等の成形材を含浸することに
より形成され、また導体層(3),(4),(5)は銅
箔等をエッチングすることにより形成される。
そして、第1の絶縁性基板(1)に孔部(6)がブラ
インド孔の状態で穿設され、この孔部(6)において導
体層(3)と導体層(4)とがスルーホールメッキによ
り被着形成されるメッキ層(7)によって電気的に接続
されている。勿論、実際の配線基板では、前記ブライン
ド孔の他、基板全体を貫通するスルーホールや種々の配
線パターン等が形成されるが、ここではブラインド孔部
のみを図示し、その他の構成については説明を省略す
る。
ここで、上記孔部(6)の底面はフラットな形状とさ
れるとともに、内部に配置された導体層(4)の表面位
置と一致されており、導体層(4)の表面が当該孔部の
(6)の底面に円形に露出した状態となっている。一
方、スルーホールメーキにより被着されるメッキ層
(7)は、絶縁性基板(1)の表面に設けられる導体層
(3)の表面は勿論、孔部(6)の壁面や孔部(6)の
底面に露出する導体層(4)を覆って形成される。した
がって、絶縁性基板(1),(2)間に配設された導体
層(4)とスルーホールメッキによって被着形成された
メッキ層(7)とは、前記孔部(6)の底面において孔
部(6)の開口面積で面接触することになる。
この場合、例えば孔部(6)の直径が0.3mmであると
すると、導体層(4)とメッキ層(7)の接触面積は導
体層(4)の厚みにかかわらず約0.07mm2にもなる。基
板全体を貫通するスルーホールとし導体層の厚さを35μ
mとした場合、内層の導体層と壁面のスルーホールメッ
キの接触面積が約0.03mm2であり、導体層の厚さが薄く
なると接触面積がさらに小さくなることを考えると、こ
れは接続信頼性を確保するうえで非常に有利であると言
える。
ところで、上述の孔部(6)を通常のドリル加工で形
成するのは難しく、例えば微細な研磨粉を噴射してエッ
チングすることにより形成される。そこで、4層配線基
板を例にして、その製造方法について説明する。
4層配線基板を製造するには、第2図Aに示すよう
に、先ず両面に銅箔(11),(12)をラミネートした絶
縁性基板(13)を用意する。
次いで、第2図Bに示すように、それぞれの銅箔(1
1),(12)上に所望の配線パターンに応じてエッチン
グレジスト(14)を形成し、さらに第2図Cで示すよう
にエッチングを行って前記銅箔(11),(12)を所定の
パターンで残す。なお、このときエッチングレジスト
(14)は通常のフォトリソ技術によってパターニングす
ればよく、また銅箔(11),(12)のエッチングの手法
も湿式エッチング,ドライエッチング等任意である。
以上により両面基板とした後、第2図Dに示すように
両側にそれぞれ絶縁層(15),(16)を介して銅箔(1
7),(18)を貼り合わせ、4層構造とする。
次に、第2図Eに示すようにマスク(19)を前面に形
成し、ブラインド孔を形成する部分のマスク(19)を除
去する。前記マスク(19)は、銅箔(17),(18)を湿
式エッチングする際のマスクであると同時に、後述の研
磨粉の噴射による絶縁層(15),(16)をエッチングす
る際のマスクでもある。したがって、湿式エッチャント
に対して十分な耐性を有すると同時に、例えばドライフ
ィルムのようにある程度弾性を有する材料であることが
好ましい。前記マスク(19)の材料は、必ずしも感光性
でなくともよいが、ここでは感光性ウレタンゴムを使用
した。
マスク(19)を形成後、第2図Fに示すようにブライ
ンド孔に対応する部分の銅箔(17),(18)をエッチン
グ除去する。
しかる後、研磨粉を噴射して絶縁層(15),(16)を
エッチングし、第2図Gに示すように、孔部(20)をブ
ラインド孔の状態で形成する。
第3図に研磨粉を噴射して孔部(20)をエッチング加
工するための加工装置の一例を示す。
この加工装置は、大別して圧縮空気を供給するエアーコ
ンプレッサー(101)と、このエアーコンプレッサー(1
01)より送り出された圧縮空気に研磨粉を混合する混合
室(102)と、圧縮空気と共に研磨粉を被加工物に噴射
するためのブラスト室(103)及びこのブラスト室(10
3)より研磨粉を回収吸引する排風機(104)とにより構
成されている。
上記エアーコンプレッサー(101)からは、空気供給
パイプ(105)が導出され、この空気供給パイプ(105)
は、さらに第1の供給パイプ(106)と第2の供給パイ
プ(107)とに分岐され、それぞれ混合室(102)に接続
されている。なお、前記空気供給パイプ(105)の中途
部には、混合室(102)へ供給される圧縮空気の圧力を
調整する調整弁(108)及び混合室(102)への圧縮空気
の供給を制御する電磁弁(109)が設けられ、また第2
の供給パイプ(107)の中途部には、当該第2の供給パ
イプ(107)への圧縮空気の流量を調整する調整弁(11
0)が設けられている。
一方、上記混合室(102)の上部には、研磨粉の供給
部(111)が設けられており、当該供給部(111)の蓋体
(112)を開蓋して研磨粉を供給するようになってい
る。
研磨粉としては、平均粒径16μm以下程度の微粒子が
使用されるが、特に孔部(20)の径を小さくして高密度
化を図る場合には3μm以下の極微粒子を用いることも
可能である。ただし、研磨粉として3μm以下の極微粒
子を用いた場合には、研磨粉の入射角を基板の法線方向
に対して40〜90°とする必要がある。
また、使用する研磨粉の硬度は、基板の硬度よりも大
であることが好ましく、したがってアルミナやガラス,
二酸化ケイ素,炭化ケイ素,炭化ボロン等のセラミクス
材料やCu,Au,Ti,Ni,Cr,Fe等の金属材料等の微粒子が好
適である。
前記供給部(111)の底部は、円錐形状の斜面とさ
れ、中央部には前記混合室(102)への投入口(111a)
が設けられるとともに、当該投入口(111a)に嵌合する
円錐形状の供給弁(113)が設けられている。前記供給
弁(113)は、前記蓋体(112)の中央部を貫通して配設
されており、その基端部に設けられた係止部(113a)と
蓋体(112)の間にコイルバネ(114)を介在せしめるこ
とで図中上方に付勢されている。したがって、通常は円
錐部(113b)の周面が前記投入口(111a)に密着するこ
とで閉塞するようにされており、必要に応じて前記コイ
ルバネ(114)に抗して供給弁(113)を押圧操作するこ
とで前記円錐部(113b)の投入口(111a)への密着状態
が解除され、供給部(111)内の研磨粉が混合室(102)
内に落下せしめられるようになっている。
上記混合室(102)は、円筒状の容器とされ、その内
部に研磨粉(115)が収容されている。該混合室(102)
の底部はやはり円錐形状とされており、底面にサーメッ
ト(金属粉を焼結して形成される無数の微細孔を有する
多孔質板)等よりなる円板状のフィルター(116)が設
けられるとともに、前記エアーコンプレッサー(101)
の第1の供給パイプ(106)が当該フィルター(116)の
背面側に接続されている。したがって、前記第1の供給
パイプ(106)に供給される圧縮空気は、フィルター(1
16)を介して混合室(102)内へ導入されることにな
る。
また、上記フィルター(116)の周囲の斜面には、複
数の振動手段(117)が設けられている。前記振動手段
(117)は、例えば上下一対の圧電素子と電極とから構
成される。いわゆるバイモルフであって、その自由端が
フィルター(116)の上方に臨むように円環状に配置さ
れ、基端部が混合室(102)の円錐状の斜面に固定され
ている。
上記振動手段(117)は、例えば所定の交流電圧を印
加することによりその自由端を上下方向に振動させるこ
とができ、前記研磨粉(115)を機械的に分散させなが
らフィルター(116)からの圧縮空気と撹拌混合するエ
アーバイブレータ効果を付与することができる。なお、
印加する交流電圧の周波数は、例えば200〜400Hz程度の
高周波であってよく、バイモルフの共振周波数とほぼ等
しくすることが望ましい。さらに、隣合う振動手段(11
6)の振動の位相を逆にすると一層効果である。
また本例では、前記振動手段(117)の基端側半分を
覆ってゴムシート(118)が貼着されており、当該振動
手段(117)の下側に研磨粉(115)が入り込んで振動を
阻害するのを防ぐようにしている。
上記フィルター(116)の中央部には、混合室(102)
の底部を貫通する送り出しパイプ(119)が一端を当該
混合室(102)内に開口する如く植立されており、混合
室(102)で圧縮空気により撹拌分散された研磨粉(11
5)を送り出すようになっている。前記送り出しパイプ
(119)の中途部には、上記第2の供給パイプ(107)の
先端部(107a)が挿入されており、この第2の供給パイ
プ(107)より供給される圧縮空気の空気流によって生
じる負圧によって、当該送り出しパイプ(119)内に研
磨粉(115)が吸い込まれ、圧縮空気と混合して送り出
される。また、この送り出しパイプ(119)は、ブラス
ト室(103)まで延在されており、その先端部にノズル
(120)が設けられるとともに、中途部には振動手段(1
21)が設けられ、送り出される研磨粉(115)が当該送
り出しパイプ(119)の中途部に堆積することを防止し
ている。
送り出しパイプ(119)は、例えばウレタンチュー
ブ,ナイロンチューブ,ビニールチューブ等の可撓性チ
ューブによって構成されており、急激に曲げることは避
けて緩やかに曲げるように配置されている。また各パイ
プの連結部は、段差等を避けて空気だまりができないよ
うな構造とされており、研磨粉(115)の堆積による目
詰まりを未然に防止するようにしている。
なお、混合室(102)の底面において、前記送り出し
パイプ(119)の周囲には、空気吹き出し口(122)が穿
設されており、前記第1の供給パイプ(106)から供給
される圧縮空気の一部が当該空気吹き出し口(122)か
ら噴出し、送り出しパイプ(119)の入口(119a)近傍
で乱気流を生ぜしめ研磨粉(115)を強力に撹拌するよ
うにされている。
混合室(102)内には、さらに上記供給弁(113)の底
面に回動軸(123)が固定される撹拌機構(124)が設け
られている。この撹拌機構(124)は、前記回動軸(12
3)から延長されるアーム部(124a)と、金属の細線
(いわゆる針金)等からなる枠体(124b)と、前記枠体
(124b)の下側縁に沿って設けられるブラシ(124c)と
から構成されるもので、回動軸(123)を駆動すること
で混合室(102)内で凝集した研磨粉(115)の塊を粉砕
する機能を有している。
また、混合室(102)の上記送り出しパイプ(119)の
上方位置には、集粉器(125)が設けられており、この
集粉器(125)の底部は、送り出しパイプ(119)の入口
(119a)と対向する台形状の集粉凹部(125a)が形成さ
れている。前記集粉器(125)の上半分は、多孔質体か
らなるフィルター(125b)とされており、導出パイプ
(126)を介して排風機(104)に接続されている。な
お、前記導出パイプ(126)の中途部には、排気の流れ
や量を調整する電磁弁(127)や排気量調整弁(128)が
設けられている。
排風機(104)は、内部にフィルター(129)及び吸引
ファン(130)を有し、吸引ファン(130)によってフィ
ルター(129)を介して導出パイプ(126)より空気を吸
引し、排気口(131)より排気するものである。したが
って、混合室(102)内からの排気は、前記フィルター
(129)によって清浄化されて外部に排出される。な
お、フィルター(129)によって取り除かれた研磨粉
は、当該フィルター(129)の下方に設けられる集塵溜
まり部(132)内に収容される。
その他、前記混合室(102)の上部には、シリカゲル
等の吸湿手段(133)及びヒータ等の加熱手段(134)が
設けられており、さらに混合室(102)の周囲にもヒー
タ(135)が巻回され、混合室(102)内の研磨粉(11
5)を乾燥状態に保ち凝集を防止するようになされてい
る。
一方、ブラスト室(103)には、前記混合室(102)か
らの送り出しパイプ(119)の先端に取り付けられるノ
ズル(120)が配設され、これと対向して被加工物(13
6)〔ここでは第2図Fに示す構成を有する基板〕が配
置されている。
上記ノズル(120)は、第4図に示すように、ブラス
ト室(103)の天板に設けられた移動機構(151)によっ
て図中矢印Y方向に移動自在となされ、被加工物(13
6)を保持するアーム(152)は、ブラスト室(103)の
側面に設けられた移動機構(153)によって図中矢印X
方向に移動自在となされている。したがって、これら移
動機構(151),(153)を操作することで、前記ノズル
(120)を被加工物(136)に対してX−Y方向に自在に
移動せしめ、被加工物(136)の任意の位置に孔開け加
工を行うことが可能である。
なお、前記ブラスト室(103)には、前記被加工物(1
39)の搬入口(154)及び搬出口(155)が設けられ、さ
らに前記ノズル(120)及びアーム(152)の移動範囲に
応じたスリット(156),(157)が設けられているが、
これら搬入口(154),搬出口(155),スリット(15
6),(157)の如き開口部は、いずれもゴムシール及び
エアカーテンによって塞がれ、ブラスト室(103)内の
研磨粉が外部に漏れ出さないように配慮されている。
また、被加工物(136)の周囲は、吸気ボックス(13
9)によって覆われており、ブラスト室(103)内への研
磨粉(115)の散乱が防止されている。ブラスト室(10
3)内に研磨粉(115)が散乱すると、例えば作業者がブ
ラスト室(103)の扉を開けたときに研磨粉(115)が外
部に漏れる危険があり、また研磨粉(115)の回収効率
も低下する。
上記ブラスト室(103)の底部はやはり円錐状とされ
るとともに返送パイプ(140)が設けられ、この返送パ
イプ(140)は吸気ボックス(139)の返送パイプ(14
1)と共に蓋体(112)を介して前述の供給部(111)へ
と導かれている。また、ブラスト室(103)の底部にも
バイモルフ等からなる振動手段(142)が設けられてお
り、落下する研磨粉(115)をエアーバイブレーション
によって速やかに排出するようになされている。
ここで、前記蓋体(112)の他端側には前記導出パイ
プ(126)と共に排風機(104)と接続される排気パイプ
(143)が配管されており、また円筒状の仕切り板(14
4)が垂下されている。したがって、返送パイプ(14
0),(141)を介して回収された研磨粉は、前記仕切り
板(144)による迂回路を経由することで、サイクロン
と同様の原理により大まかに分級され、前記供給部(11
1)内へと落下される。これに対して、不要な空気は、
排気パイプ(143)を通して排風機(104)から排出され
る。なお、前記排気パイプ(143)の中途部には、排気
の流れを制御する電磁弁(145)が設けられている。
以上のように構成される加工装置は、次の如く動作さ
れる。
先ず、エアーコンプレッサー(101)から送り出され
た圧縮空気は、第1の供給パイプ(106)と第2の供給
パイプ(107)に分流され、第1の供給パイプ(106)に
分流された圧縮空気はフィルター(116)あるいは空気
吹き出し口(122)から混合室(102)内へ流入される。
この際、圧縮空気が研磨粉(115)の中を通ることによ
り、いわゆるエアーバイブレーター効果によって研磨粉
(115)が撹拌され、その一部が集粉器(125)の集粉凹
部(125a)によって送り出しパイプ(119)の入口(119
a)付近に集められる。
この撹拌に際しては、振動手段(117)による機械的
な分散も行われ、前記エアーバイブレーター効果が効果
的に持続される。また、集粉器(125)に接続される導
出パイプ(126)の中途部に設けられる電磁弁(127)
と、供給部(111)の蓋体(112)に接続される排気パイ
プ(143)の中途部に設けられる電磁弁(145)は、一定
の周期で互いに開閉状態が逆になるように制御され、こ
れらの開閉操作による圧力差によって混合室(102)内
の研磨粉(115)が一層撹乱されるようになっている。
なお、このとき、排気量調整弁(128)によって混合室
(102)内からの排気量をある一定量まで減らすと上記
圧力差が小さくなり、前記周期的な開閉操作を行っても
研磨粉(115)はほぼ一定に噴射されるようになる。
一方、第2の供給パイプ(107)に分流された圧縮空
気は、送り出しパイプ(119)にストレートに送り込ま
れ、その空気流によって負圧となることによって入口
(119a)付近に集められた研磨粉(115)が吸い込ま
れ、当該送り出しパイプ(119)内で圧縮空気と混合さ
れる。
そして、この圧縮空気と研磨粉(115)の混合物が送
り出しパイプ(119)を通ってノズル(120)より噴射さ
れ、被加工物(136)の被加工面に吹きつけられて加工
が行われる。研磨粉(115)の吹きつけ速度は50m/秒以
上であることが好ましく、50km/秒以上であることがよ
り好ましい。
使用済みの極微粒子は、返送パイプ(140),(141)
を介して供給部(111)に戻され、再使用に供される。
上述の加工装置を用いて研磨粉を噴射し、孔部(20)
をエッチング加工するが、ここで孔部(20)の孔径は、
高密度化を考慮すると500μm以下であることが好まし
く、300μm以下であることがより好ましい。
また、孔部(20)は単一の孔で構成してもよいが、微
細な孔の集合体としてもよい。後者の場合、孔部(20)
における導体の断面積を大きくすることができ、電流容
量を大きなものとすることができる。例えば、直径0.3
μmの単一孔と直径0.05μmの微細孔を12個設けた場合
のメッキ層断面積を比べると、前者で0.019mm2(メッキ
層の厚さを20μmとして)、後者で0.038mm2となる。
上記孔部(20)は、いわゆるブラインド孔とする必要
があるが、上記研磨粉の噴射によるエッチングにおいて
は、絶縁層に対するエッチングレートと銅箔に対するエ
ッチングレートが大きく異なるため、内層の銅箔(1
1),(12)により孔部(20)のエッチングを停止する
ことができる。例えば、研磨粉として平均粒径10μmの
アルミナ粉を使用した場合、噴射速度250m/秒では銅箔
の加工量が約2μm/分であるのに対して、ガラスエポキ
シ基板の加工量は約25μm/分にもなる。噴射速度300m/
秒では、銅箔の加工量が約5μm/分であるのに対して、
ガラスエポキシ基板の加工量は約32μm/分である。
なお、上述の方法では、マスク(19)を銅箔(17),
(18)のエッチングマスク及び孔部(20)のエッチング
マスクとして用いたが、場合によっては銅箔(17),
(18)をエッチングする際のマスクとしてのみ用い、研
磨粉の噴射による孔部(20)の加工の際には前記銅箔
(17),(18)をマスクとして用いることも可能であ
る。また、本例では、銅箔(17),(18)は例えば湿式
エッチングやドライエッチング等の手法により除去し、
孔部(20)のエッチングは研磨粉の噴射により行うよう
にしたが、これら銅箔(17),(18)と孔部(20)のエ
ッチングを研磨粉の噴射により一括して行うようにして
もよい。
以上のようにして孔部(20)をエッチング加工した
後、第2図Hに示すように、マスク(19)を除去する。
次いで、第2図Iに示すように、基板全体を貫通する
貫通孔(21)を穿設する。この貫通孔(21)の穿設は、
前述の研磨粉の噴射によって行ってもよいし、通常のド
リル加工によって行ってもよい。
最後に、第2図Jに示すようにスルーホールメッキを
施し、前記孔部(20)及び貫通孔(21)を覆って全面に
スルーホールメッキ層(22)を被着形成した後、第2図
Kに示すように、外層のスルーホールメッキ層(22)並
びに銅箔(17),(18)を回路パターンに応じてエッチ
ングし、所定のパターン配線とする。
以上、4層配線基板を例にして製造方法を説明してき
たが、さらに多層化を図ることも可能である。
第5図は、やはり3層の絶縁層(31),(32),(3
3)が積層され、4層の導体層(34),(35),(3
6),(37)が積層された4層配線基板の例であるが、
この例では、予め内層となる絶縁層(32)に孔部(40)
が設けられ、この孔部(40)内に被着形成されるメッキ
層(41)によって導体層(35)と導体層(36)の導通が
図られている。そして、外層の導体層(34),(37)と
内層の導体層(35),(36)とは、絶縁層(31),(3
3)にそれぞれ設けられた孔部(38),(42)に被着さ
れるメッキ層(39),(43)によって導通されている。
すなわち、この例は、積層前に研磨粉の噴射によって2
−3層間に,いわゆるベリードスルーホールを形成して
おくことにより、積層後の研磨粉の噴射によるブライン
ド孔加工を最外層のみに限定し、研磨粉によるエッチン
グの深さを浅くすることにより作業効率を高めたケース
である。
この第5図に示す4層配線基板を基本構成とし、さら
に多層化した例を第6図及び第7図に示す。
第6図は第5図に示す4層基板を中心として、さらに
その両側に絶縁層(44),(45)を介して導体層(4
6),(47)を積層し、6層配線基板とした例である。
外層の導体層(46),(47)と内層の導体層(34),
(36)とはブラインド孔(48),(50)において、また
外層の導体層(46),(47)同士は貫通孔(51)におい
て、それぞれメッキ層(49)により導通されている。
勿論、両側に絶縁層を介して導体層を積層していけ
ば、さらに層数を増加することも可能である。
第7図は第5図に示す4層配線基板を絶縁層(52)を
介して2枚貼り合わせ、8層配線基板とした例である。
すなわち、この例は、各4層配線基板のパターニング
を片側に対してのみ行い、パターン形成側を内側にして
積層し、貫通孔(53)を形成した後、スルーホールメッ
キを施して最外層のメッキ層(54)を一括形成し、最後
に最外層のパターニングを行った例である。
以上、ブラインド孔による接続を基本とする多層配線
基板の構成例について説明してきたが、ブラインド孔の
孔径を工夫することで、さらに種々の多層基板を構成す
ることが可能である。
例えば、第8図に示すように、ブラインド孔の孔径を
徐々に小さくしていけば、各層の導体層におけるメッキ
層に対する接触面積を確保しながら多数層の接続を一括
して行うことが可能である。すなわち、第8図に示す例
では、ブラインド孔が直径cなる開口径を有する孔部I
と直径bなる開口径を有する孔部IIと直径aなる開口径
を有する孔部IIIとからなっており、各開口径はc>b
>aと設定されている。これにより、2層目の導体層E1
は外形c,内径bなる円環状に露出し、3層目の導体層E2
は外形b,内径aなる円環状に露出し、さらに4層目の導
体層E3は外形aなる円形状に露出する。
あるいは、第9図に示すように、ブラインド孔の孔径
と導体層の開口部の内径を選択することで、必要な層間
のみ導通することも可能である。
第9図に示す例では、ブラインド孔として開口径gな
る孔部i及び開口径eなる孔部iiを設けているが、特に
孔部iiの開口径eは3層目の導体層に設けられた開口部
iiiの開口径fよりも小さく設定されている。したがっ
て、孔部iの底面には2層目の導体層E1が外形g,内径e
なる円環状に露出し、孔部iiの底面には4層目の導体層
E3が外形eなる円形状に露出しているが、3層目の導体
層はこれらの孔部i,ii内には露出していない。したがっ
て、スルーホールメッキにより、1層目,2層目,4層目の
導体層間の導通のみが図られる。
以下、実際の4層配線基板を例にして。ブラインド孔
による種々の接続構造を説明する。
なお、以下の例は、いずれも第1の絶縁層(61)、第
2の絶縁層(62)、第3の絶縁層(63)、第1の導体層
(64)、第2の導体層(65)、第3の導体層(66)、第
4の導体層(67)からなり、ブラインド孔部を含めて最
外層にメッキ層(68)が被着形成されてなるものであ
る。
先ず、第10図乃至第21図は、それぞれ基板の片側から
研磨粉を噴射してブラインド孔部を形成した例を示すも
のである。
第10図は、先の第9図に示す構成を4層配線基板に応
用した例であり、第1の導体層(64)と第3の導体層
(66)とがブラインド孔部に被着形成されるメッキ層
(68)によって接続され、これら第1の導体層(64)と
第3の導体層(66)の中間に配置される第2の導体層
(65)は接続していない例である。
第11図は、先の第8図に示す構成を4層配線基板の3
層目までに応用した例であり、本例では、第1の導体層
(64),第2の導体層(65),第3の導体層(66)が次
第に孔径が小さくなるように設定されたブラインド孔部
の壁面に被着されるメッキ層(68)によって接続され、
第4の導体層(67)のみ接続が図られていない。
第12図は、第1の導体層(64)と第4の導体層(67)
とがブラインド孔部に被着形成されるメッキ層(68)に
よって接続され、これら第1の導体層(64)と第4の導
体層(67)の中間に配置される第2の導体層(65)及び
第3の導体層(66)とは接続していない例である。
第13図は、第8図に示す構造を具体化した例である。
すなわち、ブラインド孔部は、次第に孔径が小さくなる
ような3段階の孔径に設定され、第2の導体層(65)か
ら第4の導体層(67)までが円環状あるいは円形に孔部
の底面に露出し、メッキ層(68)により接触面積を確保
した状態で接続されている。
第14図は、第13図に示すものの変形例とも言えるもの
であるが、本例では第4の導体層(67)をも貫通する如
く孔部が形成されている。したがって、いわゆる貫通ス
ルーホールに近い構造となっているが、内層の導体層
(65),(66)が端面のみならず円環状に露出している
ことから、メッキ層(68)との接触面積の点で有利なも
のとなっている。
第15図は、第12図に示すものの変形例であるが、本例
では第4の導体層(67)の中央部を貫通する孔部が設け
られいる。したがって、やはり貫通スルーホールに近い
構造であるが、第4の導体層(67)に対する接触面積の
点で有利である。
第16図及び第17図は、いずれも第1の導体層(64)と
第3の導体層(66)及び第4の導体層(67)とを接続
し、第2の導体層(65)の開口部の開口径を大きくし
て、当該第2の導体層(65)を他の導体層と接続してい
ない例である。また、第16図に示す例では、孔部の底面
が第4の導体層(67)で塞がれたかたちとなっているの
に対して、第17図に示す例では、孔部の底面に露出する
第4の導体層(67)の中央部に開口孔が穿設されたかた
ちとなっている。
第18図及び第19図は、第9図に示す構成を具体化した
ものであって、いずれも第1の導体層(64)と第2の導
体層(65)及び第4の導体層(67)とを接続し、第3の
導体層(66)の開口部の開口径を大きくして、当該第3
の導体層(66)を他の導体層と接続していない例であ
る。第18図に示すものと第19図に示すものとは、孔部の
底面に露出する第4の導体層(67)の中央部に開口孔が
穿設されているか否かのみが相違している。
第20図は、いわゆる貫通スルーホールと同様の構成を
研磨粉の噴射により実現した例である。
次に、第21図乃至第26図は、基板の両側から研磨粉を
噴射してそれぞれブラインド孔部を形成した例を示すも
のである。
第21図は、第1の導体層(64)側及び第4の導体層
(67)側よりそれぞれ第2の導体層(65)に至るブライ
ンド孔部を設けてなるものであって、第3の導体層(6
6)のみ接続されていない。
第22図も第21図に示すものと同様、第1の導体層(6
4)側及び第4の導体層(67)側よりそれぞれ第2の導
体層(65)に至るブラインド孔部を設けてなるものであ
るが、本例では第4の導体層(67)側からのブラインド
孔部が2段階の孔径とされ、第3の導体層(66)がこの
ブラインド孔部において接続されている。
第23図及び第24図は、それぞれ第21図及び第22図に示
すものの変形例であり、いずれも第2の導体層(66)の
中央部にブラインド孔部よりも孔径の小さな開口孔が形
成されている。
第25図は、いわゆる貫通スルーホールを基板の両側か
ら研磨粉を噴射することで形成してなる例である。
第26図は、第1の導体層(64)と第2の導体層(6
5)、並びに第4の導体層(67)と第3の導体層(66)
をそれぞれ基板の両側から研磨粉を噴射して形成される
ブラインド孔部を介してメッキ層(68)により接続して
なるものである。
最後に、ドリル加工あるいは研磨粉の噴射等の任意の
手法により貫通スルーホールを形成し、この貫通スルー
ホール内に研磨粉の噴射によりブラインド孔部を形成し
た例を第27図に示す。この例では、内層の基板に貫通ス
ルーホールが施され、したがって第2の導体層(65)と
第3の導体層(66)とは、この貫通スルーホールのメッ
キ層(69)により接続されている。一方、第1の導体層
(64)と第4の導体層(67)とは、前記貫通スルーホー
ルの内部に形成したブラインド孔部により接続されてい
る。ここで、前記第4の導体層(67)はブラインド孔部
の底面に露出しており、したがって第1の導体層(64)
と第4の導体層(67)とは大きな接触面積をもってメッ
キ層(68)により接続されている。
以上、4層配線基板を例にして種々の構成を説明した
が、いずれの構造も4層配線基板のみに適用されるもの
ではなく、例えばこれら構成を組み合わせることで任意
の積層数の多層配線基板に対応可能であることは言うま
でもない。
〔発明の効果〕
以上の説明からも明らかなように、本発明において
は、導体層間の接触面積を大きなものとすることがで
き、接続信頼性の高い配線基板の製造方法を提供するこ
とが可能である。
また、本発明の製造方法においては、研磨粉を噴射し
てブラインド孔を形成するようにしているので、深さを
確実に制御することが可能であり、前記接続信頼性の高
い配線基板を効率的に製造することが可能である。ま
た、研磨粉を噴射することにより形成される孔部の孔径
は、非常に小さいものとすることができ、高密度化の点
でも有利である。さらに、研磨粉の噴射による加工は、
充填材と成形材とからなる複合構成を有する絶縁性基板
にも適用することができ、したがって基板の絶縁性や機
械強度等に制約が加わることもない。
【図面の簡単な説明】
第1図は本発明を適用した配線基板の基本的な構成例を
示す要部概略断面図である。 第2図A乃至第2図Kは本発明を4層配線基板の製造に
適用した場合の一実施例を工程順にしたがって示す要部
概略断面図である。 第3図は研磨粉を噴射してエッチング加工する加工装置
の構成例を示す概略断面図であり、第4図はブラスト室
の概略斜視図である。 第5図乃至第7図は多層化の例を示す要部概略断面図で
あり、第5図は4層配線基板の一例を、第6図は6層配
線基板の一例を、第7図は8層配線基板の一例をそれぞ
れ示す。 第8図及び第9図はそれぞれ多段階にブラインド孔部を
設ける場合の孔径の設定例を示す模式図である。 第10図乃至第27図はそれぞれブラインド孔部による接続
構造の実例を示す要部概略断面図である。 1,2……絶縁性基板 3……導体層(第1の導体層) 4……導体層(第2の導体層) 6……孔部 7……メッキ層(第3の導体層)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 彰生 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 昭64−37083(JP,A) 特開 平1−204497(JP,A) 特開 昭62−291095(JP,A) 特開 平3−165594(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05K 3/30,3/46,3/40

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁性基板の第1の主面に導体層を形成す
    るとともに、第2の主面に当該絶縁性基板がエッチング
    されないようにマスクを形成し、 上記第2の主面側から研磨粉を噴射して前記絶縁性基板
    をエッチングし、上記第1の主面に形成された導体層に
    より前記エッチングを停止することを特徴とする配線基
    板の製造方法。
JP2135665A 1990-05-25 1990-05-25 配線基板及びその製造方法 Expired - Fee Related JP2881963B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2135665A JP2881963B2 (ja) 1990-05-25 1990-05-25 配線基板及びその製造方法
EP91108256A EP0458293B1 (en) 1990-05-25 1991-05-22 Multilayer wiring board and method for manufacturing the same
DE69120869T DE69120869T2 (de) 1990-05-25 1991-05-22 Mehrschichtige gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
KR1019910008531A KR100272649B1 (ko) 1990-05-25 1991-05-25 다층 배선기판의 제조방법
US08/076,191 US5347712A (en) 1990-05-25 1993-06-14 Method for manufacturing a multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135665A JP2881963B2 (ja) 1990-05-25 1990-05-25 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0430495A JPH0430495A (ja) 1992-02-03
JP2881963B2 true JP2881963B2 (ja) 1999-04-12

Family

ID=15157079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135665A Expired - Fee Related JP2881963B2 (ja) 1990-05-25 1990-05-25 配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US5347712A (ja)
EP (1) EP0458293B1 (ja)
JP (1) JP2881963B2 (ja)
KR (1) KR100272649B1 (ja)
DE (1) DE69120869T2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
JP3179564B2 (ja) * 1992-04-22 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
JP2502902B2 (ja) * 1992-12-28 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線板およびその製造方法
US6293008B1 (en) 1994-03-23 2001-09-25 Dyconex Pantente Ag Method for producing foil circuit boards
DE59410240D1 (de) * 1994-03-23 2003-03-13 Dyconex Ag Bassersdorf Folienleiterplatten und verfahren zu deren herstellung
GB2307108A (en) * 1995-11-02 1997-05-14 Marconi Gec Ltd Formation of conductive vias in printed circuit boards
JP3400634B2 (ja) * 1996-02-28 2003-04-28 富士通株式会社 プリント基板の配線パターン改造方法およびプリント基板の配線パターンの切断方法
DE69734947T2 (de) * 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
US5659951A (en) * 1996-04-15 1997-08-26 International Business Machines Corporation Method for making printed circuit board with flush surface lands
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US6192580B1 (en) * 1996-12-05 2001-02-27 Oki Electric Industry Co., Ltd. Method of making laminate printed circuit board with leads for plating
TW419442B (en) * 1996-12-18 2001-01-21 Koninkl Philips Electronics Nv Method of post-etching a mechanically treated substrate
JPH10245286A (ja) * 1997-01-06 1998-09-14 Murata Mfg Co Ltd セラミック電子部品の電極パターン形成方法及び誘電体共振器の入出力電極形成方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3763175B2 (ja) * 1997-02-28 2006-04-05 ソニー株式会社 プリンタ装置の製造方法
US5925206A (en) * 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
US6230403B1 (en) * 1997-11-06 2001-05-15 Vlt Corporation Interconnection system
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
MXPA01004840A (es) * 1998-11-14 2004-09-06 Xaar Technology Ltd Aparato para la deposicion de gotas.
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
WO2000044210A1 (en) * 1999-01-22 2000-07-27 Spectrian Corporation Multi-layer rf printed circuit architecture
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
JP3238380B2 (ja) 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
EP1194023A4 (en) * 1999-12-14 2005-11-09 Matsushita Electric Ind Co Ltd MULTILAYER CONDUCTOR PLATE AND ITS MANUFACTURING METHOD
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
JP2001308529A (ja) * 2000-04-21 2001-11-02 Ibiden Co Ltd 積層配線板およびその製造方法
US6584682B2 (en) * 2000-05-26 2003-07-01 Visteon Global Tech., Inc. Method for making circuit board
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP2002198572A (ja) * 2000-12-27 2002-07-12 Rohm Co Ltd 赤外線データ通信モジュール、およびその製造方法
TW560231B (en) * 2002-03-27 2003-11-01 United Test Ct Inc Fabrication method of circuit board
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
JP4745697B2 (ja) * 2005-03-29 2011-08-10 富士通セミコンダクター株式会社 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
CN101340775B (zh) * 2007-07-06 2010-06-09 鸿富锦精密工业(深圳)有限公司 软性电路板及其制造方法
SG154342A1 (en) * 2008-01-08 2009-08-28 Opulent Electronics Internat P Insulated metal substrate fabrication
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
TWI399143B (zh) * 2009-12-30 2013-06-11 Unimicron Technology Corp 線路板及其製程
JP5556273B2 (ja) * 2010-03-17 2014-07-23 日本電気株式会社 配線基板
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP5693339B2 (ja) * 2011-04-06 2015-04-01 日本メクトロン株式会社 多層プリント配線板およびその製造方法
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
KR101872532B1 (ko) * 2012-12-28 2018-06-28 삼성전기주식회사 회로 기판 및 그 제조 방법
JP6169500B2 (ja) * 2014-01-31 2017-07-26 東京エレクトロン株式会社 無電解めっき方法、無電解めっき装置および記憶媒体
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP6381432B2 (ja) * 2014-05-22 2018-08-29 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
SU790381A1 (ru) * 1979-02-26 1980-12-23 Предприятие П/Я В-2962 Устройство дл зачистки отверстий печатных плат
US4511757A (en) * 1983-07-13 1985-04-16 At&T Technologies, Inc. Circuit board fabrication leading to increased capacity
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
IT1201315B (it) * 1985-06-17 1989-01-27 M A S Ind Spa Metodo per assicurare il raffreddamento di componenti elettronici fissati su di un multistrato per circuiti stampati e multistrato realizzato secondo detto metodo
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
US5106784A (en) * 1987-04-16 1992-04-21 Texas Instruments Incorporated Method of making a post molded cavity package with internal dam bar for integrated circuit
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US4896464A (en) * 1988-06-15 1990-01-30 International Business Machines Corporation Formation of metallic interconnects by grit blasting
US5170245A (en) * 1988-06-15 1992-12-08 International Business Machines Corp. Semiconductor device having metallic interconnects formed by grit blasting
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
DE69120869T2 (de) 1997-02-20
KR100272649B1 (ko) 2000-11-15
DE69120869D1 (de) 1996-08-22
JPH0430495A (ja) 1992-02-03
EP0458293B1 (en) 1996-07-17
EP0458293A1 (en) 1991-11-27
US5347712A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
JP2881963B2 (ja) 配線基板及びその製造方法
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
EP1038420B1 (en) Method for making circuit elements for a z-axis interconnect
US8080875B2 (en) Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate
US5287619A (en) Method of manufacture multichip module substrate
WO2001097276A1 (en) Microparticle arrangement film, electrical connection film, electrical connection structure, and microparticle arrangement method
US6662443B2 (en) Method of fabricating a substrate with a via connection
JP2000504495A (ja) チップモジュール中の配線能力を改善するための方法及び装置
JP2000505248A (ja) マイクロヴァイア形成のために大容積密度物質の除去を必要とするモジュールを効率的に製造するための逐次レーザ処理の方法
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP2002513509A (ja) 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法
JPH06215982A (ja) セラミック電子部品の製造方法
JP2000505948A (ja) 公称位置合せを向上させるための基準手法を用いる方法
JP2778216B2 (ja) 配線基板の製造方法
TWI233763B (en) Method of manufacturing a circuit board
JP2585298Y2 (ja) チップボンディング装置におけるワーク吸着部
JPH05138681A (ja) 振動式パーツフイーダ及び樹脂成形装置
EP0993242B1 (en) Method of producing ceramic multilayer substrate
JP2014027163A (ja) 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
JP2682082B2 (ja) サンドブラスト装置
JP2003101199A (ja) 洗浄装置
KR20200004596A (ko) 인쇄회로기판 및 그 제조방법
JP3985661B2 (ja) デバイスユニットおよびその製造方法
JP2002043714A (ja) 高誘電率材料を内蔵する両面フィルム配線板
JPH0715140A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees