JP3985661B2 - デバイスユニットおよびその製造方法 - Google Patents

デバイスユニットおよびその製造方法 Download PDF

Info

Publication number
JP3985661B2
JP3985661B2 JP2002327906A JP2002327906A JP3985661B2 JP 3985661 B2 JP3985661 B2 JP 3985661B2 JP 2002327906 A JP2002327906 A JP 2002327906A JP 2002327906 A JP2002327906 A JP 2002327906A JP 3985661 B2 JP3985661 B2 JP 3985661B2
Authority
JP
Japan
Prior art keywords
film
substrate
brittle material
dhv2
resin substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002327906A
Other languages
English (en)
Other versions
JP2004146750A (ja
Inventor
正勝 清原
広典 鳩野
朋和 伊藤
雄二 麻生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP2002327906A priority Critical patent/JP3985661B2/ja
Publication of JP2004146750A publication Critical patent/JP2004146750A/ja
Application granted granted Critical
Publication of JP3985661B2 publication Critical patent/JP3985661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インダクター、トランジスタ、抵抗素子、コンデンサなどの電子デバイス或いは機械デバイス、バイオデバイス、光学デバイスなどを樹脂基板上に部分的に直接形成したデバイスユニットとその製造方法に関する。
【0002】
【従来の技術】
電子機器の回路にはICなどとともに多くのインダクター、トランジスタ、抵抗素子、コンデンサなどの電子デバイスがハンダ付けされて搭載されている。また、ハンダ付けを省略して基板に直接素子を形成した先行技術が提案されている。(特許文献1、特許文献2)
【0003】
特許文献1には、フレキシブルな基板表面に、マグネトロンスパッタ、真空蒸着、CVDあるいはゾル−ゲル法にて金属酸化物接着膜を形成し、この金属酸化物接着膜の上に同様の方法で下部電極膜、誘電体層および上部電極膜を積層する内容が開示されている。
【0004】
特許文献2には、硼珪酸ガラスからなる基体の表面に、DCスパッタリングにより下部電極を形成し、この下部電極の上に基体の温度を200℃に維持した状態で、RFマグネトロンスパッタリングにて厚さ300nmの誘電体膜(SrTiO)を形成し、この誘電体膜の上にDCマグネトロンスパッタリングにより上部電極を形成する内容が開示されている。
【0005】
また、基板上に誘電体層(脆性材料構造物)を形成する方法として、本発明者らは、エアロゾルデポジション法を提案した。(特許文献3、特許文献4、特許文献5)
【0006】
このエアロゾルデポジション法はセラミック粒子などの脆性材料粒子をエアロゾル化して基材に衝突させて、衝突による衝撃で前記誘電体微粒子を変形または破砕し、微粒子同士を再結合させて基材表面に脆性材料構造物(膜など)を形成するものである。
従来のガスデポジション法と上記エアロゾルデポジション法との大きな違いは、前者が熱を利用して微粒子を焼結させているのに対し、後者のエアロゾルデポジション法は、粒子径、衝突速度、雰囲気、更には必要に応じて微粒子に内部歪を予め付与するなどの条件下で行うことで、室温にて脆性材料構造物の形成を可能とした点である。そして、形成された脆性材料構造物も、多結晶で結晶同士の界面にはガラス層からなる粒界層が実質的に存在しないという特異性を有している。
【0007】
(特許文献1):特開2000−357631号公報
(特許文献2):特開2001−135413号公報
(特許文献3):特開平10−202171号公報
(特許文献4):特許第3265481号
(特許文献5):国際特許出願WO 01/27348A1号
【0008】
【発明が解決しようとする課題】
特許文献1或いは特許文献2に開示された方法では、膜形成速度が10nm/min程度であり、300nm厚の誘電体層を得るのに30分もかかってしまう。
また、スパッタリング法、真空蒸着、CVDあるいはゾル−ゲル法による場合には結晶性の悪化や、結晶欠陥が発生し、所望の特性を得ることができない。
また、比較的高温で誘電体層を形成しなければならず、基板の材料が制限されてしまう不利もある。更に、誘電体層の膜厚を厚くすることが困難なため破壊電圧が低いという課題もある。
【0009】
一方、エアロゾルデポジション法にあっては基板上に微細なパターンを形成する技術が確立していない。例えば、特許文献3にあっては、ノズルと基板との間に所定の開口を有するパターンマスクを配置して、基板上に造形物を形成するようにしており、基材とパターンマスクの間に数ミリ程度の隙間を介してパターンニングしていることから噴射された超微粒子材料がパターンマスク通過後、基材に衝突するまでにビームが広がり基材上に形成された構造物のパターン精度を数μm以下にすることができない。
【0010】
また、エアロゾルデポジション法については、全ての基材に適用できるわけではなく、基材によってうまく脆性材料膜が形成できる場合とできない場合があり、その原因も明確ではなかった。
【0011】
【課題を解決するための手段】
本発明者らは最近、基材の硬度のうち特にDHv2(材料の塑性変形分を考慮したダイナミック硬さ)に依存するという知見を得た。
即ち、金属やセラミックなどの高硬度の基材にはエアロゾルデポジション法によって脆性材料構造物を形成できるが、樹脂などの比較的低硬度の材料にあっては、DHv2が40未満のABS(アクリロニトリルブタジエンスチレン共重合体)、PET(ポリエチレンテレフタレート)、PTFE(ポリテトラフルオロエチレン)およびポリイミドには脆性材料構造物を形成できるが、DHv2が40以上のエポキシ樹脂やポリプロピレンには脆性材料構造物を形成できないことが判明した。
【0012】
本発明は上記の知見に基づいて成したものである。即ち、本発明に係るデバイスツニットは樹脂基板上に脆性材料からなる膜を構成要素とするデバイスが形成されており、前記樹脂基板の表面はDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上の部分と、40未満の部分とに分けられ、DHv2が40未満の部分にデバイスの一部となる脆性材料膜が形成され、この脆性材料膜は一部がアンカー層として下層に食い込んだ構成となっている。
【0013】
また、別発明に係るデバイスユニットは、前記樹脂基板としてDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上の材料からなり、前記樹脂基板表面の一部に金属膜が形成されており、この金属膜が形成された部分にデバイスの一部となる脆性材料膜が形成され、この脆性材料膜は一部がアンカー層として金属膜に食い込んだ構成となっている。
【0014】
また本発明に係るデバイスユニットの製造方法は、樹脂基板としてDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上のものを選定し、樹脂基板の表面のうち素子を形成しようとする部分にDHv2(塑性変形分を考慮したダイナミック硬さ)が40未満の有機膜または金属膜をパターンニングし、次いで、有機膜または金属膜を含む基板表面に脆性材料微粒子のエアロゾルを衝突させ、衝突による衝撃で前記脆性材料微粒子を変形または破砕して微粒子同士を再結合せしめ、基板表面のうち前記有機膜または金属膜表面のみに脆性材料構造物を形成するようにした。
【0015】
上記の脆性材料構造物の形成はエアロゾルデポジション法によるものであり、この方法の特徴は室温環境下で行うことができる点にある。
【0016】
【発明の実施の態様】
以下の本発明の実施の形態を説明する。
図1、図2、図3に基材表面の塑性変形硬さ(DHV2)の異なる部分を有するいくつかの実施の能様基材断面を示す。
図1では、DHv2:40未満の成膜が可能な樹脂基材12上に部分的に成膜が不可能な樹脂部分11が形成された基板10の表面うち成膜が可能な樹脂基材12には、脆性材料が突き刺さったアンカー層を介して直接接合され構造物13が形成されている。
成膜が不可能でない部分(DHv2:40以上の部分11)の材質としては、エポキシ、ポリスチレン、PC(ポリカーボネイト)、ガラス−エポキシ、PP(ポリプロピレン)、PMMA(ポリメチルメタクリレート)等、成膜が可能な部分(DHV2:40未満の部分12)の材質としては、ABS(アクリロニトリルブタジエンスチレン共重合体)、PTFE(ポリテトラフルオロエチレン)、PET(ポリエチレンテレフタレート)、ポリイミド等があげられる。
【0017】
図2では、成膜が不可能な樹脂基材(DHV2:40以上の部分21)上に部分的に金属材料22を有する同一基板20から形成されている。成膜が可能な金属材料22のみに、脆性材料が突き刺さったアンカー層を有し、直接接合され構造物23を形成したことを特徴とする。成膜が不可能な部分21(DHV2:40以上の部分)の材質としては、エポキシ、ポリスチレン、PC、ガラス−エポキシ、PP、PMMA等、金属材料22としては、導電性を有する金属材料が有効であるが、電子回路基板等への応用を考えた場合、特に、導電性が良好であるAu・Ag・Al・Ni・W・Pt・Pd・Cu等が特に望ましい。なお、金属材料22の形成方法としては、蒸着法、スパッタ法、CVD法、メッキ法、スクリーン印刷法が考えられる。
【0018】
基板上に形成される電子デバイスとしては、インダクター、トランジスタ、抵抗素子、コンデンサなどが考えられ、いずれもハンダ付けすることなく直接基板に形成することができる。ただし、形成するデバイスごとに用いる脆性材料膜が異なる。
【0019】
コンデンサの場合には、脆性材料の種類として、強誘電性を示す脆性材料、主に酸化チタン・チタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウム・チタン酸マグネシウム・チタン酸鉛系材料・チタン酸ジルコン系材料・チタン酸ジルコン酸鉛系材料・ニオブ酸リチウム・タンタル酸リチウムを形成する。インダクターの場合には、強磁性を示す脆性材料として知られるフェライト(酸化鉄)を用いる。
トランジスタの場合には、抵抗値10−3Ω・cm以上1010Ω・cm以下の半導体性を示す脆性材料として知られる炭化珪素を用いる。
抵抗素子の場合には、抵抗値1010Ω・cm以上の絶縁性を示す脆性材料、主に酸化アルミニウム、酸化ケイ素、酸化チタン、酸化ジルコニア等を用いる。
【0020】
これらの脆性材料をパターンニングし作製し積み重ね積層化することによって、薄膜型のハイブリッド電子回路基板を作製することも可能である。
【0021】
図3では、成膜が不可能な部分の基板30上に、成膜が可能なDHV2を予め40未満に施した有機膜及び金属膜部分32をパターンニングした同一基板30を示す。成膜が可能な有機膜及び金属膜32のみに、脆性材料が突き刺さったアンカー層を有し、直接接合され構造物33が形成されることを特徴とする。
【0022】
例えば、構造物形成が不可能な有機質材料であるポリエチレンテレフタレート基材に半導体作製工程におけるフォトレジストとしてよく使用される構造物形成が可能なポリイミドなどのレジスト材などをスピンコータ等で基材表面上に均一に塗布、充分乾燥後、レジスト材に微細パターンを施したフォトマスクを用いてUV等を照射後、エッチングを行ってポジパターニングされた部分を基材上に配置させる。これにエアロゾルデポジション法にて基材面に向けて脆性材料微粒子を噴射させれば、基材上のポジパターン部のみに脆性材料構造物を形成することができる。あるいは、構造物形成が不可能な有機質材料であるポリエチレンテレフタレート基材に、電極形成に用いられる金属材料を蒸着法、スパッタ法、CVD法、メッキ法、スクリーン印刷法に代表される薄膜形成方法及びエッチング工程の組み合わせからパターンニングを施し形成した金属材料部に、エアロゾルデポジション法にて基材面に向けて脆性材料微粒子を噴射させれば、基材上の金属材料パターン部のみに脆性材料構造物を形成することができる。
【0023】
(実施例)
以下に本実施例を述べる。
図4は、エアロゾルデポジション法にてSUS基板上にアルミナを成膜した成膜体の断面方向からのTEM観察写真を示す。SUS基板41上部にアルミナ42が100nm厚みで突き刺さっていることがわかる。よって、成膜したい部分に施す有機膜及び金属膜の形成厚みは、少なくとも100nm以上でないと成膜体形成が容易でないこと、及び電子デバイスとして用いた場合に、電極としても機能する金属膜の導通を確保できない。
【0024】
図5は、本発明における実施の形態であるデバイスユニットの断面図である。このデバイスユニットを製造するには、先ず、厚さ約0.6mmのガラス繊維含有エポキシ樹脂基板51上に厚さ35ミクロンの銅箔を付着し、エッチング処理によって所望の下部電極52、スルーホール用ランド57を形成させた。
ガラス繊維含有エポキシ樹脂基板51と厚さ35ミクロンの銅箔金属下部電極52の硬さを島津製作所製ダイナミック超微小硬度計DUH−W201を用いて、ビッカース圧子、試験力10gf、負荷速度1.350gf/sec、保持時間15秒の条件で負荷−除荷試験を行い、材料の塑性変形分を考慮したダイナミック硬さDHv2の値を測定した結果、ガラス繊維含有エポキシ樹脂基板51は73、ガラス繊維含有エポキシ樹脂基板上の銅箔下部電極52は140の値をそれぞれ示した。
下部電極52の主要部分の面積は8mm×8mmであり、離れた位置に下部電極用のランドが形成される。
【0025】
次に、下部電極52及びアルミナ基板にエアロゾルデポジション法によってチタン酸バリウム誘電体層53を形成させた。以下に、エアロゾルデポジション法の装置概要及び作用について説明する。
【0026】
図6は、エアロゾルデポジション装置60の模式図を示す。エアロゾルデポジション装置60は、窒素ガスボンベ601が、搬送管602を介してエアロゾル発生器603に接続され、更に搬送管602を通じて構造物作製室605内のノズル604に接続される。ノズル604は先端に10mm×0.4mmの開口部を有する。ノズル604の上方には支持台606に固定された基板51が配置され、支持台606はXYステージ607によって2次元で駆動可能である。構造物作製室605は真空ポンプ608に接続されている。エアロゾル発生器603はチタン酸バリウム微粒子を内蔵している。
【0027】
以上の構成からなるエアロゾルデポジション装置60の作用を次に述べる。ミルにて粉砕することにより、平均粒径0.4μmに調整されたチタン酸バリウム微粒子を準備し、これをエアロゾル発生器603内に充填する。窒素ガスボンベ601より搬送管602を通じて混合粉末を装填したエアロゾル発生器603内に窒素ガスをガス流量4.0l/minで供給し、エアロゾル発生器603を作動させてチタン酸バリウム微粒子を含むエアロゾルを発生させる。エアロゾルは搬送管602を介して構造物作製室605内に設置されたノズル604から基板51に向けて高速で微粒子ビームとして噴射される。微粒子ビームを噴射させると同時に基板51をXYステージ607によって10分間揺動させて下部電極と同じ面積を有する厚さは10μmの誘電体層53を形成させた。尚、複合構造物作製装置605内は真空ポンプ608によって1kPa以下に保たれる。
【0028】
次に、図5に戻って、誘電体層53の外周部に低温硬化型ポリイミドペーストを、誘電体層の外周部に対して2ミリの幅を持たせて印刷し、約180℃にて1時間乾燥させて絶縁層510を形成させた。硬化後の膜厚は約5μmであった。
【0029】
更に、誘電体層の開口部にAgペーストを印刷して、160℃で1時間乾燥させて上部電極54を形成させた。上部電極54の有効面積は6mm×6mmであり、ランド57に接続される。更に、接着剤層であるプリプレグ55を積層させ、その上部に保護基板56を積層し、真空下、180℃で1時間、4MPaの圧力下で加熱硬化させた。尚、保護基板56上面にはスルーホール形成用のランドが形成されており、下部電極52及び上部電極54のランドと位置を合わせるように積層させる。硬化後、各電極層のランドの中心に直径0.5mmのスルーホール58がそれぞれ形成され、その内部にメッキ層59を形成させて下部電極52、上部電極54の各々の端子とした。
【0030】
上述のように形成された複合回路基板中に含まれるチタン酸バリウム誘電体層は、測定周波数1kHzにおいて比誘電率(εr)は約70を示し、静電容量(C)は2.23nF、誘電正接(tanδ)は0.6%以下であった。また、本法によって作成された誘電体層は緻密で下部電極及びアルミナ基板と強固な密着性を有するため高い絶縁性を有し、実際に1kV以上の耐電圧を示した。
【0031】
本実施例において、ガラス繊維含有エポキシ基板を用いたが、この他、紙フェノールなど安価で汎用性の高い樹脂基材などでも良い。また、本発明において、誘電体形成工程は常温で良いため、基板は特に200℃以上といった耐熱性でなくても良い。
【0032】
本実施例において、下部電極は金属ペーストを用いたが、この他、金属箔、スパッタ、蒸着膜でも良く、基板、誘電体層との密着性がある程度保たれていれば良い。下部電極厚さは誘電体層と同等か、それ以下であることが好ましく、緻密で凹凸の少ないものが良い。
【0033】
本実施例において、誘電体層はチタン酸バリウムを用いたが、この他、SrTiO、PZTなど高誘電率を示すセラミックス材料が好ましい。本発明においては、膜厚、比誘電率、電極面積を変化させることによって数pF〜数μFまでの制御が可能である。
【0034】
本実施例においては、窒素ガスを用いたが、この他使用するガスは乾燥空気、酸素、アルゴン、ヘリウムなどでも良い。本実施例においては、酸化アルミニウム微粒子を用いたが、この他の酸化物、窒化物、炭化物、ホウ化物、半導体などの脆性材料微粒子や脆性材料と延性材料の複合微粒子などでも良く、本実施例では一次粒子径0.4μmの微粒子を用いたが、これ0.6μm以下の粒子径のものであれば良い。
【0035】
本実施例において、上部電極はAgペーストを用いたが、他に蒸着、スパッタなどで形成させても良く、下部電極ほど強度、密着性を必要としない。
【0036】
本実施例において、プリプレグ層にはガラス織布含有エポキシ系プリプレグを用いたが、熱硬化性の樹脂を主成分としていれば良く、特に補強が必要な場合はガラス繊維の織布、ガラス繊維の不織布、耐熱性有機繊維の織布及び不織布などが含まれていても良い。熱硬化温度はコア材の耐熱温度以下であることが望ましい。厚さは0.05〜0.5mm程度で良く、複数枚使用することで、層間の厚さを制御できる。
【0037】
本実施例において、保護層は電極及び誘電体層を封止させる役割を果たすが、さらに保護層の変わりに基板、電極、誘電体を何層でも積層させることもでき、回路基板の小型化が実現できる。
【0038】
また、本実施例で作成されたチタン酸バリウム誘電体層は、緻密で絶縁性が非常に優れているため、高圧用コンデンサとして用いることができる。
【0039】
プラスチック基材への酸化アルミニウムの成膜形成能試験を行った結果を示す。成膜面積は、17mm×5mm面積へプラスチック基材を揺動させることによりの成膜を行った。形成環境は室温で、形成時間は10分とした。酸化アルミニウム微粒子には、純度99%以上、平均粒子径0.2μmのα−アルミナを用い、プラスチック基材には、厚みが1〜2mm程度のABS(アクリロニトリルブタジエンスチレン共重合体)、PET(ポリエチレンテレフタレート)、PE(ポリエチレン)、PMMA(ポリメチルメタクリレート)、PP(ポリプロピレン)、PC(ポリカーボネート)、ポリスチレン、PTFE(ポリテトラフルオロエチレン)、エポキシ樹脂ARALDITE XD911、およびステンレス鋼上に厚み数十μmで形成したポリイミド膜、電子回路基板として良く用いられるガラエポ基板の11種類を用いた。
このようにして得られた構造物の形成結果を表1に示す。
【0040】
【表1】
Figure 0003985661
【0041】
表1において、構造物形成状況については、上述の操作によって構造物の形成が見られた場合(形成)、形成が見られず目視では基材に何の変化も無かった場合(形成されず)、形成が見られず基材がエッチングされて表面から削り取られていた場合(形成されず・基板削れ)で分けられ、構造物の形成が見られた場合は、その構造物の最大形成厚さを日本真空技術株式会社触針式表面形状測定器Dektak3030を用いて測定した。また基材の硬さを島津製作所製ダイナミック超微小硬度計DUH−W201を用いて、ビッカース圧子、試験力10gf、負荷速度1.350gf/sec、保持時間15秒の条件で負荷−除荷試験を行い、材料の塑性変形分を考慮しないダイナミック硬さDHv1と、材料の塑性変形分を考慮したダイナミック硬さDHv2の値のそれぞれを示した。
この結果より、基材のダイナミック硬さDHv2の値が構造物の形成に大きく影響を及ぼしている様子がわかる。
【0042】
図7はその状況をわかりやすく示したもので、基材のDHv2を縦軸にとって並べた場合に「形成」、「形成されず」、「形成されず・基板削れ」の3水準で数値的に区分けできる。この結果よりDHv2が40未満のプラスチック基材(有機物材料)を用いた場合において、エアロゾルデポジション法を利用しての脆性材料の構造物が形成が行われると言える。
【0043】
【発明の効果】
以上に説明したように本発明によれば、樹脂基板にマスクなどを用いることなく、正確な微細形状の脆性材料膜(誘電体膜)を形成することができる。したがって、各種電子デバイス、機械デバイス、バイオデバイス、光学デバイスを基板に一体的に備えたデバイスユニットを得ることができる。
【0044】
また、脆性材料膜の形成にエアロゾルデポジション法を採用したことで、室温環境でデバイスユニットを得ることができ、装置の簡略化、作業環境の改善が図れ、更にデバイス自体の特性も高いものが得られる。
【図面の簡単な説明】
【図1】基板への脆性材料構造物形成の実施の形態を示す図
【図2】基板への脆性材料構造物形成の実施の別形態を示す図
【図3】基板への脆性材料構造物形成の実施の別形態を示す
【図4】成膜体断面方向からのTEM観察写真
【図5】デバイスユニットの一例を示す断面図
【図6】エアロゾルデポジション装置の模式図
【図7】各種樹脂の硬度(DHv1およびDHv2)と成膜の可否との関係を示すグラフ
【符号の説明】
10,20,30…基板、11,21…DHv2が40以上の部分、12…DHv2が40未満の部分、13,23,33…構造物、22…金属材料、31…基材、32…金属膜部分、41…SUS基板、42…アルミナ、51…ガラス繊維含有エポキシ樹脂基板、52…下部電極、53…チタン酸バリウム誘電体層、54…上部電極、55…プリプレグ、56…保護基板、57…スルーホール用ランド、58…スルーホール、59…メッキ層、60…エアロゾルデポジション装置、601…窒素ガスボンベ、602…搬送管、603…エアロゾル発生器、604…ノズル、605…構造物作製室、606…支持台、607…XYステージ、608…真空ポンプ、510…絶縁層。

Claims (4)

  1. 樹脂基板上に脆性材料からなる膜を構成要素とするデバイスが形成されたデバイスユニットにおいて、前記樹脂基板の表面はDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上の部分と、40未満の部分とに分けられ、DHv2が40未満の部分にデバイスの一部となる脆性材料膜が形成され、この脆性材料膜は一部がアンカー層として下層に食い込んでいることを特徴とするデバイスユニット。
  2. 樹脂基板上に脆性材料からなる膜を構成要素とするデバイスが形成されたデバイスユニットにおいて、前記樹脂基板としてDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上の材料からなり、前記樹脂基板表面の一部に金属膜が形成されており、この金属膜が形成された部分にデバイスの一部となる脆性材料膜が形成され、この脆性材料膜は一部がアンカー層として金属膜に食い込んでいることを特徴とするデバイスユニット。
  3. 樹脂基板上に脆性材料からなる膜を構成要素とする素子を形成したデバイスユニットの製造方法において、前記樹脂基板としてDHv2(塑性変形分を考慮したダイナミック硬さ)が40以上のものを選定し、樹脂基板の表面のうち素子を形成しようとする部分に、DHv2(塑性変形分を考慮したダイナミック硬さ)が40未満の有機膜、または、金属膜、をパターンニングし、次いで、有機膜または金属膜を含む基板表面に脆性材料微粒子のエアロゾルを衝突させ、衝突による衝撃で前記脆性材料微粒子を変形または破砕して微粒子同士を再結合せしめ、基板表面のうち前記有機膜または金属膜表面のみに脆性材料構造物を形成するようにしたことを特徴とするデバイスユニットの製造方法。
  4. 請求項3に記載のデバイスユニットの製造方法において、前記脆性材料構造物の形成は室温環境下で行うことを特徴とするデバイスユニットの製造方法。
JP2002327906A 2002-08-30 2002-11-12 デバイスユニットおよびその製造方法 Expired - Fee Related JP3985661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002327906A JP3985661B2 (ja) 2002-08-30 2002-11-12 デバイスユニットおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002254049 2002-08-30
JP2002327906A JP3985661B2 (ja) 2002-08-30 2002-11-12 デバイスユニットおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004146750A JP2004146750A (ja) 2004-05-20
JP3985661B2 true JP3985661B2 (ja) 2007-10-03

Family

ID=32472860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002327906A Expired - Fee Related JP3985661B2 (ja) 2002-08-30 2002-11-12 デバイスユニットおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3985661B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
JP2006289683A (ja) * 2005-04-07 2006-10-26 Toto Ltd 複合構造物及び複合構造物の製造方法
JP4896542B2 (ja) 2006-02-24 2012-03-14 富士フイルム株式会社 パターン膜の製造方法

Also Published As

Publication number Publication date
JP2004146750A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4431747B2 (ja) 半導体装置の製造方法
KR100867038B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7444727B2 (en) Method for forming multi-layer embedded capacitors on a printed circuit board
JP5099468B2 (ja) 成膜装置及び電子部品の製造方法
US20130038981A1 (en) Capacitor and method of manufacturing capacitor
US8957499B2 (en) Laminate stacked capacitor, circuit substrate with laminate stacked capacitor and semiconductor apparatus with laminate stacked capacitor
US20150143679A1 (en) Method for manufacturing capacitor, and capacitor
Nam et al. Alumina thick films as integral substrates using aerosol deposition method
JP5263915B2 (ja) キャパシタ素子の製造方法
JP4491214B2 (ja) キャパシタ素子
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
US20090034156A1 (en) Composite sheet
JP2004342831A (ja) 回路基板、電子装置、及び回路基板の製造方法
JP3985661B2 (ja) デバイスユニットおよびその製造方法
JP2006248074A (ja) 高誘電率複合基板、高誘電率複合シートおよびこれらの製造方法
JP5617291B2 (ja) エアロゾルデポジション装置及びエアロゾルデポジション方法
JP2006261656A (ja) 圧電アクチュエータおよびその製造方法
WO2010137448A1 (ja) 積層構造体及びその製造方法
WO2011118307A1 (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
US20070202655A1 (en) Method of providing a via opening in a dielectric film of a thin film capacitor
KR100693438B1 (ko) 폴리머/세라믹 복합 내장형 커패시터의 미세패턴 형성방법
JP4239526B2 (ja) コンデンサ、複合回路基板及びコンデンサの製造方法
WO2011118308A1 (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP2021111661A (ja) 電子部品の製造方法
KR20060123052A (ko) 마이크로파 소결장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140720

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees