WO2011118308A1 - コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法 - Google Patents

コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法 Download PDF

Info

Publication number
WO2011118308A1
WO2011118308A1 PCT/JP2011/053640 JP2011053640W WO2011118308A1 WO 2011118308 A1 WO2011118308 A1 WO 2011118308A1 JP 2011053640 W JP2011053640 W JP 2011053640W WO 2011118308 A1 WO2011118308 A1 WO 2011118308A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
metal
dielectric layer
capacitor
Prior art date
Application number
PCT/JP2011/053640
Other languages
English (en)
French (fr)
Inventor
仁志 野口
直樹 田中
達也 仲村
賢一 江崎
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Publication of WO2011118308A1 publication Critical patent/WO2011118308A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points

Definitions

  • the present invention relates to a capacitor element, a capacitor-embedded substrate including the capacitor element, an element sheet that can be used for manufacturing the capacitor-embedded substrate, and a method for manufacturing these.
  • capacitors are provided at a plurality of locations in a surface region (305) (upper surface in FIG. 36, hereinafter referred to as “upper surface”) on which a semiconductor element such as a CPU is mounted.
  • a ground terminal (306) and a power supply terminal (307) to which both electrode layers (301) and (302) of the element (300) are to be electrically connected are formed.
  • the capacitor element (300) is embedded in the insulating substrate (304) so that both electrode layers (301) and (302) are substantially parallel to the upper surface (305) of the insulating substrate (304).
  • the first electrode layer (301) and each ground terminal (306) are electrically connected to each other through conductive vias (308) and (309) formed in the insulating substrate (304).
  • the second electrode layer (302) of (300) and each power supply terminal (307) are electrically connected to each other through a conductive via (310) formed in the insulating substrate (304).
  • the dielectric layer (303) is formed on the first electrode layer (301) by using various known film forming methods such as a sol-gel method, a sputtering method, and a vacuum deposition method (for example, Patent Document 2). reference).
  • film forming methods such as a sol-gel method, a sputtering method, and a vacuum deposition method (for example, Patent Document 2). reference).
  • a sol-gel method for example, a sputtering method
  • a vacuum deposition method for example, Patent Document 2). reference.
  • pinholes and cracks are likely to occur in the dielectric layer (303). Therefore, when the second electrode layer (302) is formed directly on the dielectric layer (303), part of the metal constituting the second conductive layer (302) penetrates into the pinhole or crack, As a result, the electrical insulation resistance between the electrode layers (301) and (302) may be significantly reduced.
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas. Therefore, when the dielectric layer (303) is formed on the first electrode layer (301) using the powder spray coating method, the powdered dielectric material collides with the surface of the first electrode layer (301), As a result, the surface of the first electrode layer (301) is damaged.
  • the film thickness of the dielectric layer (303) becomes non-uniform. Accordingly, the film thickness is remarkably reduced in a part of the dielectric layer (303), or a part of the first electrode layer (301) is exposed on the surface of the dielectric layer (303), so that both electrode layers (301 ) (302), there is a risk that the electrical insulation resistance will be significantly reduced.
  • the first electrode layer (301) and the second electrode layer (302) of the capacitor element (300) have the same shape. For this reason, among the electrode layers (301) and (302), the electrical connection between the second electrode layer (302) close to the upper surface (305) of the insulating substrate (304) and each power supply terminal (307) While only one conductive via (310) needs to be formed, the electrical connection between the first electrode layer (301) far from the upper surface (305) of the insulating substrate (304) and each ground terminal (306). It was necessary to form two conductive vias (308) and (309).
  • one conductive via (308) is electrically connected to the lower surface (312) of the first electrode layer (301) and the other conductive via (308).
  • the via (309) is electrically connected to the ground terminal (306) on the insulating substrate (304), and both conductive vias (308) and (309) extend to the lower surface (311) of the insulating substrate (304). Thus, they are electrically connected to each other by connection terminals (313) formed on the lower surface (311).
  • the capacitor built-in substrate an electrical path is formed between the ground terminal (306) and the power supply terminal (307) via the capacitor element (300).
  • the first electrode layer (301) and the ground terminal (306) of the capacitor element (300) are connected to the two conductive vias (308) and (309) and the connection terminal (313). ) And had to be electrically connected.
  • the conventional circuit board with a built-in capacitor has a long electrical path, and as a result, the inductance generated in the circuit board with a built-in capacitor is large.
  • an object of the present invention is to provide a capacitor element in which the electrical insulation resistance between two electrode layers is not easily lowered, a capacitor built-in substrate provided with the capacitor element, an element sheet that can be used for manufacturing the capacitor built-in substrate, It is to provide a manufacturing method.
  • the capacitor element according to the present invention includes a first electrode layer, a dielectric layer formed on the first electrode layer, and a second electrode layer formed on the dielectric layer.
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas.
  • the powdered dielectric material violently collides with the metal layer, while the first electrode layer is protected from the collision of the dielectric material by the metal layer. become. Therefore, the surface of the first electrode layer is hardly damaged, and unevenness is hardly formed on the surface of the first electrode layer.
  • the metal layer is not easily damaged by the collision of the powdery dielectric material. Therefore, it is difficult for irregularities to be formed on the surface of the metal layer, and as a result, the electrical insulation resistance between the first electrode layer and the second electrode layer is difficult to decrease.
  • an oxide film is interposed between the metal layer and the dielectric layer. Therefore, even when pinholes or cracks are generated in the dielectric layer, the oxide film prevents electrical breakdown between the first electrode layer and the second electrode layer. Even when unevenness is formed on the surface of the metal layer by forming the dielectric layer using the powder spray coating method, the electrical film between the first electrode layer and the second electrode layer is formed by the oxide film. Therefore, a proper dielectric breakdown is prevented.
  • an oxide film of a metal layer containing aluminum, tantalum, niobium, or nickel as a main component has high insulating properties.
  • the first electrode layer includes copper as a main component
  • the metal layer includes nickel as a main component.
  • the metal layer can be easily formed on the surface of the first electrode layer using plating.
  • the adhesion between the first electrode layer and the metal layer is improved.
  • nickel has a particularly good insulating property of its oxide film compared to other metals.
  • Another capacitor element according to the present invention includes a first electrode layer, a dielectric layer formed on the first electrode layer, and a second electrode layer formed on the dielectric layer.
  • the first electrode layer includes, as a main component, one or more metals selected from the group consisting of aluminum, titanium, tantalum, niobium, nickel, and copper, and between the first electrode layer and the dielectric layer. Intervenes an oxide film formed by oxidizing the surface of the first electrode layer on the dielectric layer side.
  • a film forming method such as a sol-gel method, a sputtering method, a vacuum deposition method, or a powder injection coating method is used.
  • a dielectric layer is formed using a sol-gel method, a sputtering method, or a vacuum evaporation method, pinholes and cracks are likely to occur in the dielectric layer.
  • an oxide film is interposed between the first electrode layer and the dielectric layer. Therefore, even when pinholes or cracks are generated in the dielectric layer, the oxide film prevents electrical breakdown between the first electrode layer and the second electrode layer.
  • the oxide film forms the first electrode layer and the second electrode layer. Electrical breakdown between them is prevented.
  • the oxide film of the first electrode layer containing aluminum, tantalum, niobium, or nickel as a main component has high insulating properties.
  • Still another capacitor element according to the present invention includes a first electrode layer, a dielectric layer formed on the first electrode layer, and a second electrode layer formed on the dielectric layer.
  • a metal layer containing at least one metal selected from the group consisting of aluminum, titanium, tantalum, niobium, nickel, and copper as a main component is interposed between the first electrode layer and the dielectric layer.
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas.
  • the powdered dielectric material violently collides with the metal layer, while the first electrode layer is protected from the collision of the dielectric material by the metal layer. become. Therefore, the surface of the first electrode layer is hardly damaged, and unevenness is hardly formed on the surface of the first electrode layer.
  • the metal layer is not easily damaged by the collision of the powdery dielectric material. Therefore, it is difficult for irregularities to be formed on the surface of the metal layer, and as a result, the electrical insulation resistance between the first electrode layer and the second electrode layer is difficult to decrease.
  • the first electrode layer includes copper as a main component
  • the metal layer includes nickel as a main component. According to the metal combination of copper composing the first electrode layer and nickel composing the metal layer, the metal layer can be easily formed on the surface of the first electrode layer using plating. In addition, the adhesion between the first electrode layer and the metal layer is improved.
  • the first electrode layer is partially covered by the second electrode layer, and the first electrode layer is formed of a metal foil.
  • the second electrode layer is formed of a metal thin film or a metal foil.
  • a substrate with a built-in capacitor in which the capacitor element is built in the insulating substrate has been manufactured.
  • a conductive via electrically connected to a surface of the second electrode layer opposite to the first electrode layer is formed on the insulating substrate, and the conductive via is formed on the surface of the insulating substrate.
  • it extends toward the surface region on the second electrode layer side of the capacitor element, and the tip end portion of the conductive via extending from the second electrode layer is exposed in the surface region.
  • a region not covered with the second electrode layer is formed on the surface of the first electrode layer on the second electrode layer side. Therefore, in the capacitor built-in substrate, a conductive via electrically connected to the region is formed, and the conductive via is not in electrical contact with the second electrode layer. Extending toward the surface region on the second electrode layer side (that is, the same region as the surface region where the tip of the conductive via extending from the second electrode layer is exposed) The leading end of the extended conductive via can be exposed.
  • a capacitor-embedded substrate manufactured as described above using the capacitor element according to the present invention has a conventional capacitor-embedded substrate, specifically, a conductive via to be electrically connected to the first electrode layer is formed on the insulating substrate.
  • the electrical path is shortened, and as a result, the inductance generated in the capacitor built-in substrate is reduced.
  • the first electrode layer is provided with a second electrode layer via the dielectric layer at a plurality of locations on the surface on the second electrode layer side, The second electrode layers are separated from each other.
  • the capacitor built-in substrate according to the present invention includes any of the capacitor elements described above and an insulating substrate, and the capacitor element is embedded in the insulating substrate by embedding the capacitor element in the insulating substrate.
  • a method of manufacturing a capacitor element according to the present invention includes a first electrode layer, a dielectric layer formed on the first electrode layer, and a second electrode layer formed on the dielectric layer.
  • a method for manufacturing an element which includes a metal layer forming step, a dielectric layer forming step, and an electrode layer forming step.
  • a metal layer containing as a main component one or more metals selected from the group consisting of aluminum, titanium, tantalum, niobium, nickel, and copper is formed on the first electrode layer.
  • the dielectric layer forming step the dielectric layer is formed on the metal layer using a powder spray coating method.
  • the electrode layer forming step the second electrode layer is formed on the dielectric layer.
  • the dielectric layer is formed on the metal layer in the dielectric layer forming step.
  • the powder spray coating method used for forming the dielectric layer forms a thin film on the target by spraying various powders mixed in the gas onto the target using the flow of the gas. This is a film forming method. Therefore, in the dielectric layer forming step, the powdery dielectric material collides with the metal layer and is crushed, and the powdery dielectric material collides with the metal layer and is crushed. As a result, the metal layer On top of this, a fine dielectric material is densely deposited to form a dielectric layer.
  • the powdery dielectric material violently collides with the metal layer, while the first electrode layer is protected from the collision of the dielectric material by the metal layer. Therefore, the surface of the first electrode layer is hardly damaged, and unevenness is hardly formed on the surface of the first electrode layer.
  • the metal layer is not easily damaged by the collision of the powdery dielectric material. Therefore, it is difficult for irregularities to be formed on the surface of the metal layer, and as a result, the electrical insulation resistance between the first electrode layer and the second electrode layer is difficult to decrease.
  • the manufacturing method includes performing a chemical conversion treatment or a heat treatment on the surface of the metal layer after performing the metal layer forming step of forming the metal layer. It further has an oxidation treatment step of oxidizing the substrate to form an oxide film.
  • an oxide film is interposed between the first electrode layer and the dielectric layer in the manufactured capacitor element. Therefore, even when unevenness is formed on the surface of the metal layer by forming the dielectric layer using the powder spray coating method, the oxide film causes a gap between the first electrode layer and the second electrode layer. Electrical breakdown is prevented.
  • an oxide film of a metal layer containing aluminum, tantalum, niobium, or nickel as a main component has high insulating properties.
  • the method for manufacturing a capacitor-embedded substrate according to the present invention includes an element sheet manufacturing step, a pasting step, an etching step, and a laminating step.
  • the capacitor-embedded substrate includes one or a plurality of capacitor elements having a dielectric layer interposed between the first electrode layer and the second electrode layer, and an insulating substrate, and the capacitor element is embedded in the insulating substrate.
  • a capacitor element is built in the insulating substrate.
  • using metal foil, aluminum, titanium, tantalum, niobium, nickel on one or a plurality of predetermined regions to be the first electrode layer of the one or more capacitor elements in the metal foil.
  • a metal layer containing one or more metals selected from the group consisting of copper as a main component By forming a second metal layer to be the second electrode layer on the body layer, a predetermined region of the metal foil, a metal layer formed on the predetermined region, and a metal layer formed on the metal layer
  • An element sheet having one or a plurality of element portions each including a dielectric layer and a second metal layer formed on the dielectric layer is produced.
  • the element sheet is affixed on one insulating base material among the two insulating base materials constituting the insulating substrate.
  • the metal foil is etched to leave the one or more predetermined regions on the one insulating base material, so that one or more elements of the element sheet are formed on the one insulating substrate.
  • the one or a plurality of capacitor elements each having a portion are formed.
  • the insulating substrate is formed by laminating the other insulating base material on the one insulating base material.
  • the capacitor element is mounted at a predetermined position on the insulating substrate.
  • the dielectric layer is formed using a powder spray coating method.
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas.
  • a dielectric layer having a desired film formation area and / or a desired thickness is formed in a predetermined region regardless of whether or not the surface of the metal foil or metal layer is masked. Is possible. Therefore, even when a dielectric layer is formed on a plurality of predetermined regions of the metal foil, the film formation area and / or thickness dimension of the dielectric layer can be changed for each predetermined region, and the change can be easily performed. Can be done. Further, according to the powder spray coating method, the type of dielectric material sprayed for each predetermined region can be changed, and the change can be easily performed.
  • a capacitor element having a desired capacitance can be mounted at a predetermined position on the insulating substrate. For this reason, even when the design related to the capacitance of the capacitor element is changed, at least one of the type of dielectric material constituting the dielectric layer, the film formation area of the dielectric layer, and the thickness dimension of the dielectric layer is changed. There is no need to redesign the arrangement of the capacitor elements.
  • the dielectric layer can be formed without masking the metal foil or the metal layer, and therefore the yield of the capacitor built-in substrate can be improved.
  • the dielectric layer is formed on the metal layer using the powder spray coating method in the dielectric layer forming step.
  • a body layer is formed. Therefore, in the dielectric layer forming step, the powdery dielectric material collides with the metal layer and is crushed, and the powdery dielectric material collides with the metal layer and is crushed. As a result, the metal layer On top of this, a fine dielectric material is densely deposited to form a dielectric layer.
  • the powdery dielectric material violently collides with the metal layer, while the first electrode layer is protected from the collision of the dielectric material by the metal layer. Therefore, the surface of the first electrode layer is hardly damaged, and unevenness is hardly formed on the surface of the first electrode layer.
  • the metal layer is not easily damaged by the collision of the powdery dielectric material. Therefore, it is difficult for irregularities to be formed on the surface of the metal layer, and as a result, the electrical insulation resistance between the first electrode layer and the second electrode layer is difficult to decrease.
  • the capacitor element mounted on the insulating substrate in the above manufacturing method has a small thickness dimension and is in the form of a sheet.
  • Such a capacitor element requires high handling performance when it is mounted on an insulating substrate. For this reason, if the capacitor elements to be mounted on the insulating base material are individually handled, the process of mounting the capacitor elements on the insulating base material becomes complicated.
  • the capacitor element is formed by performing the etching process, and the capacitor element is handled as an element sheet until the etching process is performed. Therefore, it is not necessary to handle the capacitor elements individually, and the process of mounting the capacitor elements on the insulating substrate is simplified.
  • the metal layer, the dielectric layer, and the second metal layer of the element portion to be the capacitor element are formed on the metal foil.
  • an element sheet is produced. Therefore, it is not necessary to form the metal layer, dielectric layer, and second metal layer of the element portion on the insulating base material. Therefore, there is no possibility that the dielectric material or the metal material for forming the dielectric layer and the metal layer is mixed into another component such as an insulating base material. Further, even when it is necessary to perform a heat treatment to form the capacitor element, there is no possibility that the heat treatment adversely affects another component.
  • the surface of the metal layer is oxidized by subjecting the surface of the metal layer to chemical conversion or heat treatment. To form an oxide film.
  • the oxide film is interposed between the first electrode layer and the dielectric layer. Therefore, even when unevenness is formed on the surface of the metal layer by forming the dielectric layer using the powder spray coating method, the oxide film causes a gap between the first electrode layer and the second electrode layer. Electrical breakdown is prevented.
  • an oxide film of a metal layer containing aluminum, tantalum, niobium, or nickel as a main component has high insulating properties.
  • the element sheet according to the present invention has one or a plurality of element portions to be one or a plurality of capacitor elements in which a dielectric layer is interposed between the first electrode layer and the second electrode layer.
  • the element sheet is formed on a metal foil and one or more predetermined regions of the metal foil that serve as a first electrode layer of the one or more capacitor elements, and includes aluminum, titanium, tantalum, and niobium.
  • a second metal layer serving as a second electrode layer, and the element portion includes a predetermined region of the metal foil, the metal layer formed on the predetermined region, and the metal layer formed on the metal layer. It consists of a dielectric layer and the second metal layer formed on the dielectric layer.
  • the element sheet can be used as an element sheet manufactured in an element sheet manufacturing step included in the method for manufacturing a capacitor-embedded substrate.
  • an oxide film formed by oxidizing the surface of the metal layer on the dielectric layer side is interposed between the metal layer and the dielectric layer.
  • the element sheet manufacturing method produces an element sheet having one or more element portions to be one or more capacitor elements in which a dielectric layer is interposed between the first electrode layer and the second electrode layer. And a metal layer forming step, a dielectric layer forming step, and a second metal layer forming step.
  • a metal layer forming step using metal foil, aluminum, titanium, tantalum, or the like on one or more predetermined regions to be the first electrode layer of the one or more capacitor elements in the metal foil.
  • a metal layer containing as a main component one or more metals selected from the group consisting of niobium, nickel, and copper is formed.
  • a dielectric layer is formed on the metal layer using a powder spray coating method.
  • a second metal layer to be the second electrode layer is formed on the dielectric layer.
  • the element portion is formed on the predetermined region of the metal foil, the metal layer formed on the predetermined region, the dielectric layer formed on the metal layer, and the dielectric layer. And the second metal layer.
  • the element sheet manufacturing method can be used as an element sheet manufacturing step included in the capacitor-embedded substrate manufacturing method.
  • the capacitor-embedded substrate including the capacitor element, the element sheet that can be used for the manufacture of the capacitor-embedded board, and the manufacturing method thereof Insulation resistance is difficult to decrease.
  • FIG. 1 is a cross-sectional view showing a capacitor built-in substrate according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of the capacitor element built in the capacitor built-in substrate as viewed from the second electrode layer side.
  • FIG. 3 is an enlarged cross-sectional view of a region near the interface between the first electrode layer and the dielectric layer of the capacitor element.
  • FIG. 4 is a diagram showing impedance characteristics of the capacitor built-in substrate.
  • FIG. 5 is a perspective view used for explaining the metal layer forming step in the method of manufacturing the capacitor element.
  • FIG. 6 is a perspective view used for explaining the dielectric layer forming step of the capacitor element manufacturing method.
  • FIG. 7 is a diagram showing a film forming apparatus used in the aerosol deposition method.
  • FIG. 1 is a cross-sectional view showing a capacitor built-in substrate according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of the capacitor element built in the capacitor built-in substrate
  • FIG. 8 is a diagram showing a film forming apparatus used in the powder jet deposition method.
  • FIG. 9 is a perspective view used for explaining the annealing step in the method of manufacturing the capacitor element.
  • FIG. 10 is a perspective view used for explaining the resist forming step in the method of manufacturing the capacitor element.
  • FIG. 11 is a perspective view used for explaining the plating process of the capacitor element manufacturing method.
  • FIG. 12 is a plan view showing the state of the second sheet for element formation after execution of the plating step.
  • FIG. 13: is a top view used for description of the resist peeling process about the manufacturing method of the said capacitor
  • FIG. 14 is a plan view used for explaining the cutting step of the method for manufacturing the capacitor element.
  • FIG. 14 is a plan view used for explaining the cutting step of the method for manufacturing the capacitor element.
  • FIG. 15 is a perspective view used for description of the sticking process about the manufacturing method of the said board
  • FIG. 16 is a perspective view used for explaining the pre-stage of the peeling step in the method for manufacturing the capacitor built-in substrate.
  • FIG. 17 is a perspective view used for explaining the middle stage of the peeling process.
  • FIG. 18 is a perspective view used for explaining the latter stage of the peeling step.
  • FIG. 19 is a perspective view used for explaining the stacking process of the method for manufacturing the capacitor built-in substrate.
  • FIG. 20 is a plan view of the capacitor element built in the capacitor built-in substrate as viewed from the second electrode layer side in the first variation of the capacitor built-in substrate.
  • FIG. 21 is a plan view of the capacitor element built in the capacitor built-in substrate as viewed from the second electrode layer side in the second modification of the capacitor built-in substrate.
  • FIG. 22 is a sectional view showing a third modification of the capacitor built-in substrate.
  • FIG. 23 is a cross-sectional view showing a fourth modification of the capacitor built-in substrate.
  • FIG. 24 is an enlarged cross-sectional view of a region in the vicinity of the interface between the first electrode layer and the dielectric layer of the capacitor element built in the capacitor built-in substrate according to the second embodiment of the present invention.
  • FIG. 25 is an enlarged cross-sectional view of a region in the vicinity of the interface between the first electrode layer and the dielectric layer of the capacitor element built in the capacitor built-in substrate according to the third embodiment of the present invention.
  • FIG. 26 (a) is a perspective view used for explaining the dielectric layer forming step of another method for manufacturing the capacitor-embedded substrate
  • FIG. 26 (b) is a view shown in FIG. 26 (a). It is sectional drawing which follows the -B line.
  • FIG. 27 is a perspective view used for explaining the annealing step for another manufacturing method of the capacitor built-in substrate.
  • FIG. 28 is a perspective view used for explaining the resist forming process of another method for manufacturing the capacitor-embedded substrate.
  • FIG. 29 is a perspective view used for explaining the plating process of another manufacturing method of the capacitor built-in substrate.
  • FIG. 30 is a plan view showing the state of the second sheet for element formation after execution of the plating step.
  • FIG. 31 is a plan view used for explaining the resist stripping step for another method for manufacturing the capacitor-embedded substrate.
  • 32 is a cross-sectional view taken along the line CC shown in FIG.
  • FIG. 33 is a cross-sectional view used for explaining the attaching step for another method for manufacturing the substrate with a built-in capacitor.
  • FIG. 34 is a cross-sectional view used for explaining the etching process of another method for manufacturing the capacitor-embedded substrate.
  • FIG. 35 is a cross-sectional view used for explaining the stacking process of another method for manufacturing the capacitor-embedded substrate.
  • FIG. 36 is a cross-sectional view showing a conventional capacitor built-in substrate.
  • FIG. 37 is a cross-sectional view showing a conventional capacitor mounting board.
  • FIG. 1 is a sectional view showing a capacitor built-in substrate according to a first embodiment of the present invention.
  • the substrate with a built-in capacitor according to this embodiment includes an insulating substrate (2), and a capacitor element (1) is embedded in the insulating substrate (2), whereby the capacitor is placed on the insulating substrate (2).
  • the element (1) is built in.
  • the insulating substrate (2) is formed of a material having flame retardancy, for example, a material of FR-4 (Flame Retardant Type 4).
  • the material of FR-4 is a flame retardant material made of, for example, a composite material of glass fiber and epoxy resin.
  • the capacitor element (1) includes a first electrode layer (11), a dielectric layer (13) formed on the first electrode layer (11), and a first electrode formed on the dielectric layer (13).
  • Two electrode layers (12) are provided, and the surfaces of both electrode layers (11) and (12) are embedded in the insulating substrate (2) in a posture that is substantially parallel to the surface of the insulating substrate (2).
  • Dielectric layer (13) consists of barium titanate (BaTiO3), lithium niobate (LiNbO3), lithium borate (Li2B4O7), lead zirconate titanate (PbZrTiO3), strontium titanate (SrTiO3), lanthanum zirconate titanate It is made of various dielectric materials mainly composed of lead (PbLaZrTiO3), lithium tantalate (LiTaO3), zinc oxide (ZnO), tantalum oxide (Ta2O5) and the like.
  • the dielectric layer (13) may contain an additive to improve dielectric properties, insulating properties, strength, and the like.
  • the first electrode layer (11) of the capacitor element (1) is formed of a metal foil.
  • the metal foil is formed of a metal material that can form a foil and can be an electrode layer, such as copper (Cu), nickel (Ni), aluminum (Al), platinum (Pt), or the like.
  • the metal foil can be handled by itself, for example, can hold itself.
  • the thickness dimension of the metal foil is preferably 1 ⁇ m or more.
  • copper (Cu) is used as the metal material of the metal foil forming the first electrode layer (11).
  • the second electrode layer (12) of the capacitor element (1) is formed of a metal thin film.
  • the metal thin film is a metal film formed thinly on the surface of the base material such as the dielectric layer (13), and a thin film such as copper (Cu) can be formed and can be an electrode layer. It is formed from a metal material. Therefore, the metal thin film is difficult to handle by itself, and is handled integrally with the base material.
  • the thickness dimension of the metal thin film is preferably 20 ⁇ m or less.
  • copper (Cu) is used as the metal material of the metal thin film that forms the second electrode layer (12).
  • FIG. 2 is a plan view of the capacitor element (1) as seen from the second electrode layer (12) side.
  • the first electrode layer (11) of the capacitor element (1) has a surface (111) on the second electrode layer (12) side (upper surface in FIG. 1; hereinafter referred to as “upper surface”). Is covered with the second electrode layer (12).
  • the first electrode layer (11) has a substantially square shape
  • the second electrode layer (12) has a substantially square shape having a smaller area than the first electrode layer (11).
  • the second electrode layer (12) covers the central region of the upper surface (111) of the first electrode layer (11).
  • the dielectric layer (13) is on the region (112) covered by the second electrode layer (12) in the upper surface (111) of the first electrode layer (11). And is not formed on the region (113) that is not covered by the second electrode layer (12).
  • FIG. 3 is an enlarged cross-sectional view of a region near the interface between the first electrode layer (11) and the dielectric layer (13) of the capacitor element (1).
  • a metal layer (14) between the first electrode layer (11) and the dielectric layer (13), there is a metal layer (14) and the surface of the metal layer (14) on the dielectric layer (13) side. And an oxide film (15) formed by oxidizing.
  • the metal layer (14) contains nickel (Ni) as a main component.
  • the metal layer (14) is made of one or more metals selected from the group consisting of aluminum (Al), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), and copper (Cu). It may be included as a main component.
  • a first conductive via (31) and a second conductive via (32) are formed in the insulating substrate (2).
  • the first conductive via (31) is electrically connected to a region (113) not covered by the second electrode layer (12) in the upper surface (111) of the first electrode layer (11).
  • the second conductive via (32) is electrically connected to the surface (121) of the second electrode layer (12) opposite to the first electrode layer (11) (the upper surface in FIG. 1).
  • the conductive vias 31 and 32 are formed on the surface region 21 on the second electrode layer 12 side of the capacitor element 1 on the surface of the insulating substrate 2 (the upper surface in FIG. 1).
  • both conductive vias (31) and (32) are exposed in the surface region (21).
  • a conductive material such as copper (Cu) is used to form both conductive vias (31) and (32).
  • the first conductive is provided at 12 positions on the region (113) not covered by the second electrode layer (12) among the upper surface (111) of the first electrode layer (11).
  • Vias (31) are formed, and second conductive vias (32) are formed at four locations on the upper surface (121) of the second electrode layer (12).
  • (31) and the second conductive vias (32) to (32) are arranged in a 4 ⁇ 4 matrix on the paper surface of FIG.
  • a ground terminal (41) and a power supply terminal (42) are formed on the upper surface (21) of the insulating substrate (2).
  • the tip of each first conductive via (31) exposed on the upper surface (21) of the insulating substrate (2) is electrically connected to the ground terminal (41), and the power terminal (42)
  • the tip of each second conductive via (32) exposed on the upper surface (21) of the insulating substrate (2) is electrically connected. Therefore, an electrical path is formed between the ground terminal (41) and the power supply terminal (42) via the capacitor element (1).
  • the tip of each second conductive via (32) may be connected to the ground terminal (41), and the tip of each first conductive via (31) may be connected to the power supply terminal (42).
  • each first conductive via (31) extends toward the upper surface (21) of the insulating substrate (2) without being in electrical contact with the second electrode layer (12), and is formed on the upper surface (21).
  • the front end portion of the first conductive via (31) can be exposed. Therefore, the conductive via to be electrically connected to the conventional capacitor-embedded substrate, specifically the first electrode layer (11), is the first electrode of the capacitor element (1) in the surface of the insulating substrate (2).
  • the capacitor is built in this embodiment.
  • the electrical path is shortened, and as a result, the inductance generated in the capacitor built-in substrate is reduced. This improves the impedance characteristics of the capacitor built-in substrate in the high frequency region.
  • FIG. 4 is a graph (91) showing the impedance characteristics obtained by simulation for the capacitor built-in substrate (FIG. 1) of this embodiment.
  • the impedance characteristic of the conventional capacitor mounting board as shown in FIG. 37 is also shown by a graph (92).
  • a chip-like capacitor element (316) is mounted on the lower surface (311) of the insulating substrate (304).
  • an electrical path is formed between the power supply terminal (306) and the ground terminal (307) formed on the upper surface (305) of the insulating substrate (304) via the capacitor element (316). Yes.
  • the metal layer forming step, the dielectric layer forming step, the annealing step, the resist forming step, the plating step, the resist stripping step, and the cutting step are performed in this order.
  • FIG. 5 is a perspective view used for explaining the metal layer forming step.
  • a metal foil (50) is prepared.
  • a foil containing copper (Cu) as a main component is used as the metal foil (50).
  • the surface (501) of the metal foil (50) is subjected to nickel ( A metal thin film (51) containing Ni) as a main component is formed.
  • the surface (501) of the metal foil (50) is used by plating.
  • the metal thin film (51) can be easily formed.
  • the adhesion between the metal foil (50) and the metal thin film (51) is improved.
  • the surface (501) of the metal foil (50) is not limited to the metal thin film (51) containing nickel (Ni) as a main component, but also aluminum (Al), titanium (Ti), tantalum (Ta), niobium ( A metal thin film (51) containing as a main component one or more metals selected from the group consisting of Nb), nickel (Ni), and copper (Cu) may be formed.
  • FIG. 6 is a perspective view used for explaining the dielectric layer forming step.
  • a dielectric layer (13) is formed on a plurality of predetermined regions (512) using a powder spray coating method.
  • the first sheet for element formation (61) in which the plurality of dielectric layers (13) are formed on the surface (511) of the metal thin film (51) is formed.
  • a film forming apparatus (7) is used for forming the dielectric layer (13).
  • a dielectric layer (13) having a square shape is powdered at 16 locations arranged in a 4 ⁇ 4 matrix shape on the surface (511) of the metal thin film (51). It is formed using a spray coating method.
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas.
  • the powder spray coating method includes various film forming methods such as an aerosol deposition method and a powder jet deposition method.
  • FIG. 7 is a view showing a film forming apparatus (7) used in the aerosol deposition method.
  • the film-forming apparatus (7) maintains the inside in a vacuum state with an aerosol generator (71) that stirs and mixes powder with high-pressure gas to form an aerosol, and a vacuum pump (73).
  • the film forming chamber (72) that can be connected is connected by a thin transfer tube (74).
  • the inside of the film formation chamber (72) is maintained in a vacuum state, whereby the space (high pressure space) in the aerosol generator (71) into which the high pressure gas flows and the film formation chamber (72) There will be a pressure difference between this space (low pressure space). Accordingly, the powder aerosolized by the aerosol generator (71) flows in the transfer tube (74) toward the film forming chamber (72).
  • a stage (75) for installing a target on which a thin film is to be formed is provided, and the stage (75) is an installation surface (751) on which the target is installed.
  • the stage (75) In the XY plane parallel to the XY plane, translation in the Z-axis direction perpendicular to the XY plane, and rotation around the Z-axis.
  • One end of the transfer tube (74) is disposed in the film forming chamber (72), and at one end, a slit-like nozzle (76) is positioned so that its tip faces the installation surface (751) of the stage (75). It is attached with.
  • the nozzle (76) has a shape capable of accelerating the powder discharged from one end of the transfer tube (74) to about 100 m / sec.
  • the powder is discharged from the tip of the nozzle (76) at a high speed, and the discharged powder is sprayed onto the surface of the target on the stage (75).
  • FIG. 8 is a view showing a film forming apparatus (7) used in the powder jet deposition method.
  • the film forming apparatus (7) includes a stepped nozzle (81) having two regions (811) and (812) having different inner diameters, and the nozzle (81) has an inner diameter.
  • a through hole (82) for supplying powder is formed at a position close to the second region (812) having a small inner diameter in the large first region (811).
  • the discharged powder is sprayed onto the surface of the target on the stage (75) as in the film forming apparatus (FIG. 7) used for the aerosol deposition method.
  • a powdery dielectric material is sprayed onto the surface (511) of the metal thin film (51) using the powder spray coating method. Thereby, the powdery dielectric material collides with and crushes the surface (511), and the powdery dielectric material collides with and crushes on the surface (511). On the surface (511) of (51), a fine dielectric material is densely deposited to form a dielectric layer (13).
  • a dielectric layer (13) having a desired thickness dimension is formed in each predetermined region (512) without masking the surface (511) of the metal thin film (51).
  • the thickness dimension of the dielectric layer (13) can be easily changed by adjusting the number of scans, scan speed, discharge speed, and the like of the film forming apparatus (7). Therefore, even when the dielectric layer (13) is formed on the plurality of predetermined regions (512) of the metal thin film (51), the thickness dimension of the dielectric layer (13) must be changed for each predetermined region (512). Can be changed easily.
  • the type of dielectric material sprayed for each predetermined region (512) can be changed, and the change can be easily performed.
  • the dielectric layer forming step masking may be performed on a region different from the region on each predetermined region (512) in the surface (511) of the metal thin film (51). Even in this case, it is possible to form the dielectric layer (13) having a desired thickness dimension on each predetermined region (512) by using the powder spray coating method. Further, on the plurality of predetermined regions (512) of the metal thin film (51), not only the plurality of dielectric layers (13) having different thickness dimensions but also a plurality of film formation areas and / or thickness dimensions different from each other. A dielectric layer (13) may be formed.
  • FIG. 9 is a perspective view used for explaining the annealing process.
  • each dielectric layer (13) is irradiated with a laser so that the dielectric layer (13) is annealed.
  • the characteristics of the dielectric layer (13) can be further improved.
  • the region covered with the dielectric layer (13) in the surface (511) of the metal thin film (51) is oxidized, thereby forming an oxide film (15) (see FIG. 3). Therefore, the annealing step is an oxidation treatment step in which the surface (511) of the metal thin film (51) is oxidized to form the oxide film (15) by heat-treating the surface (511) of the metal thin film (51). Will work.
  • various heat treatment methods such as microwave heating, heating in the air or nitrogen atmosphere (using a furnace or the like) can be used for the annealing treatment.
  • FIG. 10 is a perspective view used for explaining the resist formation process.
  • the first sheet for element formation (61) is subjected to a masking process.
  • a resist (52) is formed in the exposed surface of the first element forming sheet (61) in a region where plating is not desired to be applied in the plating process to be executed next.
  • the dielectric layer (13 The resist (52) is formed in the region not covered with (). Thereby, the second sheet for element formation (62) is formed.
  • FIG. 11 is a perspective view used for explaining the plating process.
  • the second sheet for element formation (62) is immersed in a plating solution (9) to perform an electroless plating process on the second sheet for element formation (62).
  • condenser element (1) is formed on each dielectric material layer (13).
  • copper (Cu) is used as the metal material for the electroless plating process.
  • the metal thin film (53) can be formed by a sputtering method, a vapor deposition method, a screen printing method, an ink jet method, or the like.
  • FIG. 13 is a plan view used for explaining the resist stripping process.
  • the resist (52) (see FIG. 12) formed on the surface (511) of the metal thin film (51) is stripped and the surface (511) of the metal thin film (51) is stripped. )
  • the third sheet for element formation (63) is formed.
  • a chemical method can be used for removing the resist (52).
  • FIG. 14 is a plan view used for explaining the cutting process.
  • the third sheet for element formation (63) is cut.
  • a plurality of metal foil pieces (502) are cut out from the metal foil (50) by cutting the metal foil (50) along the broken line shown in FIG.
  • the metal foil (50) is cut so that a part of the surface of each metal foil piece (502) is covered with the corresponding metal thin film (53).
  • the central region of the surface of each metal foil piece (502) is covered with the metal thin film (53), and the shape of each metal foil piece (502) is substantially square. Disconnected.
  • the capacitor element (1) shown in FIG. 1 and FIG. 3 is completed by executing the above cutting step, and the completed capacitor element (1) has a small thickness and becomes a sheet.
  • the cut metal foil piece (502) serves as the first electrode layer (11) of the capacitor element (1)
  • the metal thin film (51) formed on the metal foil piece (502) serves as a capacitor.
  • the metal layer (14) of the element (1) and the metal thin film (53) formed on the metal foil film (51) become the second electrode layer (12) of the capacitor element (1).
  • the dielectric layer forming step the dielectric layer (13) is formed on the metal thin film (51) using a powder spray coating method. Accordingly, when forming the dielectric layer (13), the powdery dielectric material violently collides with the metal thin film (51), while the metal foil (50) is made of the dielectric material by the metal thin film (51). You will be protected from collisions. Therefore, the surface (501) of the metal foil (50) is not easily damaged, and unevenness is hardly formed on the surface (501) of the metal foil (50).
  • the metal thin film (51) contains, as a main component, a metal (nickel (Ni) in this embodiment) whose hardness is higher than the metal (copper (Cu) in this embodiment) included in the metal foil (50) as a main component.
  • the metal thin film (51) is less likely to be damaged by the collision of the powdery dielectric material. Accordingly, it is difficult to form irregularities on the surface (511) of the metal thin film (51).
  • the first electrode layer (11) and the second electrode layer (12) It becomes difficult to reduce the electrical insulation resistance between the two.
  • the oxide film (15) is interposed between the first electrode layer (11) and the dielectric layer (13). Therefore, when the dielectric layer (13) is formed using the powder spray coating method, even when irregularities are formed on the surface (511) of the metal thin film (51) to be the metal layer (14), The oxide film (15) prevents electrical breakdown between the first electrode layer (11) and the second electrode layer (12).
  • the oxide film (15) of the metal layer (14) containing aluminum (Al), tantalum (Ta), niobium (Nb), or nickel (Ni) as a main component has high insulating properties. Among these metals, nickel (Ni) has particularly good insulating properties of its oxide film.
  • the element mounting process and the stacking process are executed in this order. Further, in the element mounting process, the bonding process and the peeling process are executed in this order, so that two of the insulating substrates (20), (20) (see FIG. 19) constituting the insulating substrate (2). One or a plurality of capacitor elements (1) are mounted on one insulating substrate (20). In the following, a method for producing a capacitor built-in substrate in which a plurality of capacitor elements (1) are mounted on an insulating substrate (2) will be described.
  • FIG. 15 is a perspective view used for explaining the sticking process.
  • the carrier sheet (80) capable of adhering and peeling the capacitor element (1) by applying an external action such as heat and pressure is used.
  • the element attachment sheet (8) is produced.
  • each capacitor element (1) is adhered to the carrier sheet (80) in a state where the first electrode layer (11) is in surface contact with a predetermined region (81) on the surface of the carrier sheet (80).
  • the predetermined area (81) is set corresponding to a predetermined position on the insulating base material (20) on which the capacitor element (1) is to be mounted.
  • FIG. 16 is a perspective view used for explaining the former stage of the peeling process.
  • the pair of prepregs (201) (201) and the core material (202) constituting the insulating base material (20) are combined with the pair of prepregs (201) (201).
  • the core material (202) is sandwiched between the layers.
  • the element attachment sheet (8) is superposed at a predetermined position on the prepreg (201) with the capacitor element (1) attached to the element attachment sheet (8) in a posture toward the prepreg (201). .
  • the laminated body (82) which consists of a pair of prepreg (201) (201), core material (202), and element attachment sheet (8) is formed.
  • FIG. 17 is a perspective view used for explaining the middle stage of the peeling process.
  • the pair of prepregs (201) (201) and the core material (202) are thermocompression bonded to each other.
  • the capacitor element (1) attached to the element attachment sheet (8) is thermocompression bonded to the surface of the prepreg (201) on which the element attachment sheet (8) overlaps, while forming the material (20).
  • the capacitor element (1) is easily peeled off from the carrier sheet (80).
  • FIG. 18 is a perspective view used for explaining the latter stage of the peeling process.
  • each capacitor element (1) is peeled from the carrier sheet (80) by peeling off the carrier sheet (80) from the insulating substrate (20).
  • a plurality of capacitor elements (1) are mounted at predetermined positions on the insulating base material (20).
  • the carrier sheet (80) A non-peelable sheet such as a PET (polyethylene terephthalate) sheet having adhesiveness can be used.
  • FIG. 19 is a perspective view used for explaining the stacking process.
  • another insulating base material (20) constituting the insulating substrate (2) is laminated on the insulating base material (20).
  • an insulating substrate (2) is formed by the two laminated insulating base materials (20).
  • a first conductive via (31) and a second conductive via (32) corresponding to each capacitor element (1) are formed on the insulating substrate (2), and the insulating substrate (2) is formed.
  • a ground terminal (41) and a power supply terminal (42) corresponding to each capacitor element (1) are formed on the upper surface (21). As a result, the capacitor built-in substrate is completed.
  • the capacitor element (1) mounted on the insulating base material (20) in the method for manufacturing a substrate with a built-in capacitor has a small thickness and a sheet shape.
  • Such a capacitor element (1) requires high handling performance when it is mounted on the insulating substrate (20). For this reason, if the capacitor elements (1) to be mounted on the insulating base material (20) are individually handled, the element mounting process for mounting the capacitor element (1) on the insulating base material (20) is complicated. Become.
  • the capacitor element (1) is mounted at a predetermined position on the insulating substrate (20) using the element attachment sheet (8) to which the capacitor element (1) is attached. For this reason, it is not necessary to handle the capacitor elements (1) individually, and the element mounting process for mounting the capacitor elements (1) on the insulating substrate (20) is simplified.
  • the first conductive layer (11) of the capacitor element (1) made of metal foil is hardly damaged even when it is peeled off after being stuck on the carrier sheet (80). Therefore, as in the above manufacturing method, after the first electrode layer (11) is stuck to the carrier sheet (80) in the sticking step, the capacitor element (1) is peeled from the carrier sheet (80) in the peeling step. Even in this case, the first electrode layer (11) is hardly damaged.
  • substrate with a built-in capacitor exists in the range of 5 micrometers or more and 100 micrometers or less. This is because when the thickness is smaller than 5 ⁇ m, it is difficult to handle the capacitor element (1), and problems such as an increase in resistance occur. Further, when the thickness dimension is larger than 100 ⁇ m, the thickness of the capacitor element (1) affects the surface of the insulating base material (20), so that irregularities are formed on the surface of the insulating base material (20). This is because it becomes difficult to laminate another insulating base material (20) thereon.
  • FIG. 20 is a plan view of the capacitor element (1) built in the capacitor built-in substrate as viewed from the second electrode layer (12) side in the first variation of the capacitor built-in substrate.
  • the first conductive via (31) is located on the upper surface (111) of the first electrode layer (11) over the region (113) not covered by the second electrode layer (12).
  • the second conductive vias (32) are formed at 25 locations on the upper surface (121) of the second electrode layer (12), and the first conductive vias (31) to (31) are formed.
  • the second conductive vias (32) to (32) may be arranged in a 7 ⁇ 7 matrix on the paper surface of FIG.
  • FIG. 21 is a plan view of the capacitor element (1) built in the capacitor built-in substrate as viewed from the second electrode layer (12) side in the second variation of the capacitor built-in substrate.
  • the dielectric layer (13) is interposed at four locations on the upper surface (111) of the first electrode layer (11) of the capacitor element (1).
  • the second electrode layer (12) may be provided, and the second electrode layers (12) provided at the four locations may be arranged apart from each other.
  • the conductive vias arranged in the first row, the fourth row, and the seventh row, the first column A total of 33 conductive vias arranged in the row and the seventh row are first conductive vias (31), and the other 16 conductive vias are second conductive vias (32).
  • the 16 second conductive vias (32) are connected to the second electrode layers (12) provided at the four locations, four by four.
  • the number of the first conductive vias (31) can be increased.
  • the first conductive via (31) has a gap between the second conductive via (32). There are many things with the smallest distance. Therefore, the inductance generated in the capacitor built-in substrate can be further reduced.
  • FIG. 22 is a cross-sectional view showing a third modification of the capacitor built-in substrate.
  • the insulating substrate (2) is opposite to the second electrode layer (12) of the first electrode layer (11) of the capacitor element (1).
  • a third conductive via (33) electrically connected to the surface (114) of the substrate (lower surface in FIG. 1 and FIG. 22) is further formed, and the third conductive via (33) is formed on the insulating substrate (2).
  • the tip of the third conductive via (33) may be exposed on the lower surface (22).
  • FIG. 23 is a cross-sectional view showing a fourth modification of the capacitor built-in substrate.
  • the dielectric layer (13) is formed on a region (112) covered with the second electrode layer (12) in the upper surface (111) of the first electrode layer (11).
  • it may be formed on a region (113) not covered with the second electrode layer (12).
  • the first conductive via (31) extends through the dielectric layer (13) toward the upper surface (21) of the insulating substrate (2).
  • FIG. 24 shows a capacitor element (1) built in a capacitor-embedded substrate according to a second embodiment of the present invention, its first electrode layer (11), dielectric layer (13), and It is sectional drawing to which the area
  • the first electrode layer (11) includes aluminum (Al), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), copper ( One or more metals selected from the group consisting of Cu) as a main component, and without the metal layer (14) interposed between the first electrode layer (11) and the dielectric layer (13), An oxide film (16) formed by oxidizing the surface of the first electrode layer (11) on the dielectric layer (13) side may be interposed.
  • a film forming method such as a sol-gel method, a sputtering method, a vacuum deposition method, or a powder spray coating method is used.
  • a sol-gel method a sol-gel method
  • a sputtering method a vacuum deposition method
  • a powder spray coating method is used.
  • the oxide film (16) is interposed between the first electrode layer (11) and the dielectric layer (13). Therefore, even when pinholes or cracks are generated in the dielectric layer (13), the electrical coating between the first electrode layer (11) and the second electrode layer (12) is caused by the oxide film (16).
  • Dielectric breakdown will be prevented. Further, even if the surface of the first electrode layer (11) is uneven by forming the dielectric layer (13) using the powder spray coating method, the first oxide film (16) is used to form the first layer. Electrical breakdown between the electrode layer (11) and the second electrode layer (12) is prevented.
  • FIG. 25 shows a capacitor element (1) built in a capacitor built-in substrate according to a third embodiment of the present invention, and its first electrode layer (11), dielectric layer (13), and It is sectional drawing to which the area
  • the capacitor element (1) may have a configuration without the oxide film (15) on the metal layer (14).
  • the metal layer (14) includes a metal having a higher hardness than the metal included in the first electrode layer (11) as a main component, so that the metal layer (14) is a powdery dielectric material. Less susceptible to damage from collisions. Accordingly, it is difficult for irregularities to be formed on the surface of the metal layer (14), and as a result, electrical insulation between the first electrode layer (11) and the second electrode layer (12) in the capacitor element (1). Resistance becomes difficult to decrease.
  • a metal thin film (51) containing nickel (Ni) as a main component is formed on the surface (501) of the metal foil (50) in the same manner as the metal layer forming step described with reference to FIG. To do.
  • the surface (501) of the metal foil (50) is not limited to the metal thin film (51) containing nickel (Ni) as a main component, but also aluminum (Al), titanium (Ti), tantalum (Ta), niobium ( A metal thin film (51) containing as a main component one or more metals selected from the group consisting of Nb), nickel (Ni), and copper (Cu) may be formed.
  • FIG. 26 (a) is a perspective view used for explaining the dielectric layer forming step
  • FIG. 26 (b) is a cross-sectional view taken along the line BB shown in FIG. 26 (a).
  • the metal foil (50) has predetermined regions (54) to be the first electrode layer (11) of the capacitor element (1) at a plurality of locations.
  • the dielectric layer (13) is formed on the surface (511) of the metal thin film (51) existing on each predetermined region (54) by using a powder spray coating method. .
  • the dielectric layer (13) is formed on each predetermined region (54) so as to cover a part of the predetermined region (54).
  • a first element forming sheet (61) in which a plurality of dielectric layers (13) are formed on the surface (511) of the metal thin film (51) on the metal foil (50) is formed.
  • a film forming apparatus (7) is used for forming the dielectric layer (13).
  • a dielectric layer (13) having a square shape is formed on each predetermined region (54) by using a powder spray coating method. At this time, the dielectric layer (13) is formed on each predetermined region (54) so as to cover the central portion of the predetermined region (54).
  • the powder spray coating method is a film forming method in which a thin film is formed on a target by spraying various powders mixed with the gas onto the target using the flow of the gas.
  • the powder spray coating method includes various film forming methods such as an aerosol deposition method and a powder jet deposition method.
  • a film forming apparatus (7) shown in FIGS. 7 and 8 is used, respectively.
  • the surface (511) of the metal thin film (51) is not masked on each predetermined region (54).
  • a dielectric layer (13) having a desired thickness dimension T can be formed on the surface (511) of the existing metal thin film (51).
  • the thickness dimension T of the dielectric layer (13) can be easily changed by adjusting the number of scans, scan speed, discharge speed, etc. of the film forming apparatus (7). Therefore, even when the dielectric layer (13) is formed at a plurality of locations on the surface (511) of the metal thin film (51), the thickness dimension T is set for each dielectric layer (13) as shown in FIG. It can be changed and the change can be easily performed.
  • the type of dielectric material sprayed for each dielectric layer (13) can be changed, and the change can be easily performed.
  • the dielectric layer forming step masking may be performed on a region different from the region on each predetermined region (54) of the metal foil (50) in the surface (511) of the metal thin film (51). Even in this case, by using the powder spray coating method, the dielectric layer (13) having a desired thickness is formed on the surface (511) of the metal thin film (51) existing on each predetermined region (54). It is possible to form. Further, the surface (511) of the metal thin film (51) existing on the plurality of predetermined regions (54) of the metal foil (50) is not limited to the plurality of dielectric layers (13) having different thickness dimensions. A plurality of dielectric layers (13) having different film areas and / or thickness dimensions may be formed.
  • FIG. 27 is a perspective view used for explaining the annealing process.
  • each dielectric layer (13) is irradiated with a laser to thereby anneal the dielectric layer (13).
  • the characteristics of the dielectric layer (13) can be further improved.
  • the region covered with the dielectric layer (13) in the surface (511) of the metal thin film (51) is oxidized, thereby forming an oxide film (15) (see FIG. 3). Therefore, the annealing step is an oxidation treatment step in which the surface (511) of the metal thin film (51) is oxidized to form the oxide film (15) by heat-treating the surface (511) of the metal thin film (51). Will work.
  • various heat treatment methods such as microwave heating, heating in the air or nitrogen atmosphere (using a furnace or the like) can be used for the annealing treatment.
  • FIG. 28 is a perspective view used for explaining the resist formation process.
  • a masking process is performed on the first element forming sheet (61).
  • a resist (52) is formed in the exposed surface of the first element forming sheet (61) in a region where plating is not desired to be applied in the plating process to be executed next.
  • the dielectric layer (13 The resist (52) is formed in the region not covered with (). Thereby, the second sheet for element formation (62) is formed.
  • FIG. 29 is a perspective view used for explaining the plating process.
  • the element forming second sheet (62) is subjected to electroless plating by immersing the element forming second sheet (62) in a plating solution (9).
  • a metal thin film (53) to be the second electrode layer (12) of the capacitor element (1) is formed on each dielectric layer (13).
  • copper (Cu) is used as the metal material for the electroless plating process.
  • the metal thin film (53) can be formed by a sputtering method, a vapor deposition method, a screen printing method, an ink jet method, or the like.
  • FIG. 31 is a plan view used for explaining the resist stripping process.
  • FIG. 32 is a sectional view taken along the line CC shown in FIG.
  • the resist (52) (see FIG. 30) formed on the surface (511) of the metal thin film (51) is stripped to remove the metal thin film (51).
  • the resist (52) is removed from the surface (511).
  • each predetermined region (54) of the metal foil (50), a metal thin film (51) formed on the predetermined region (54), and a dielectric layer (on the metal thin film (51) An element sheet (6) having a plurality of element portions (5) composed of 13) and a metal thin film (53) formed on the dielectric layer (13) is formed.
  • a chemical method can be used for removing the resist (52).
  • FIG. 33 is a cross-sectional view used for explaining the pasting process. As shown in FIG. 33, in the pasting step, the surface of one insulating base material (20) of the two insulating base materials (20) and (20) (see FIG. 35) constituting the insulating substrate (2) is applied. The element sheet (6) is pasted.
  • FIG. 34 is a cross-sectional view used for explaining the etching process. As shown in FIG. 34, in the etching process, pattern etching is performed on the metal foil (50) (see FIG. 33) of the element sheet (6) to thereby form each predetermined region set in the metal foil (50) (see FIG. 34). 54) is left on the insulating substrate (20).
  • each predetermined region (54) left on the insulating base (20) is a part of the surface on the metal thin film (53) side, specifically, the central region on the surface on the metal thin film (53) side. It will be covered by the metal thin film (53).
  • the metal thin film (53) In other words, in the etching process, a part of the surface on the metal thin film (53) side of the predetermined region (54) to be left out of the metal foil (50) is covered with the metal thin film (53).
  • pattern etching is performed on the metal foil (50).
  • the plurality of element portions (5) of the element sheet (6) are left at predetermined positions on the insulating base (20), and as a result, each element left on the insulating base (20).
  • the capacitor element (1) is formed from the portion (5). Specifically, a predetermined region (54) of the metal foil (50) left on the insulating substrate (20) in each element part (5) becomes the first electrode layer (11) of the capacitor element (1).
  • the metal thin film (51) formed on the predetermined region (54) becomes the metal layer (14) of the capacitor element (1), and is formed on the metal thin film (51) via the dielectric layer (13).
  • the metal thin film (53) thus formed becomes the second electrode layer (12).
  • each capacitor element (1) is mounted at a predetermined position on the insulating substrate (20).
  • the right capacitor element (1) and the left capacitor element (1) have different thickness dimensions T of the dielectric layer (13).
  • the capacitor elements (1) have different capacitances.
  • the insulating substrate (2) As shown in FIG. 34, in the etching process of the present embodiment, by performing pattern etching on the metal foil (50), in addition to the first electrode layer (11) of the capacitor element (1), the insulating substrate (2) An electrode pattern (55) such as a power supply pattern and a ground pattern to be formed therein is also formed.
  • FIG. 35 is a cross-sectional view used for explaining the stacking process.
  • another insulating base material (20) constituting the insulating substrate (2) is laminated on the insulating base material (20).
  • the insulating substrate (2) is formed by the two laminated insulating base materials (20).
  • a first conductive via (31) and a second conductive via (32) corresponding to each capacitor element (1) are formed on the insulating substrate (2), and the insulating substrate (2) is formed.
  • a ground terminal (41) and a power supply terminal (42) corresponding to each capacitor element (1) are formed on the upper surface (21). As a result, the capacitor built-in substrate is completed.
  • the dielectric layer (13) is formed using a powder spray coating method.
  • the powder spray coating method as described above, even when the dielectric layer (13) is formed at a plurality of locations on the surface (511) of the metal thin film (51), as shown in FIG.
  • the deposition area and / or thickness dimension T can be changed for each dielectric layer (13), and the change can be easily performed.
  • the type of dielectric material sprayed for each dielectric layer (13) can be changed, and the change can be easily performed.
  • the capacitor element (1) having a desired capacitance can be mounted at a predetermined position on the insulating substrate (20). .
  • the type of dielectric material constituting the dielectric layer (13), the film formation area of the dielectric layer (13), and the dielectric layer It is only necessary to change at least one of the thickness dimensions T in 13), and it is not necessary to redesign the arrangement of the capacitor element (1).
  • the dielectric layer (13) can be formed without masking the surface (511) of the metal thin film (51), and therefore the yield of the capacitor-embedded substrate can be improved.
  • the surface (501) of the metal foil (50) to be the first electrode layer (11) is covered with the metal thin film (51) to be the metal layer (14).
  • the dielectric layer forming step the dielectric layer (13) is formed on the metal thin film (51) using a powder spray coating method. Accordingly, when forming the dielectric layer (13), the powdery dielectric material violently collides with the metal thin film (51), while the metal foil (50) is made of the dielectric material by the metal thin film (51). You will be protected from collisions. Therefore, the surface (501) of the metal foil (50) is not easily damaged, and unevenness is hardly formed on the surface (501) of the metal foil (50).
  • the metal thin film (51) contains, as a main component, a metal (nickel (Ni) in this embodiment) whose hardness is higher than the metal (copper (Cu) in this embodiment) included in the metal foil (50) as a main component.
  • the metal thin film (51) is less likely to be damaged by the collision of the powdery dielectric material. Accordingly, it is difficult to form irregularities on the surface (511) of the metal thin film (51).
  • the first electrode layer (11) and the second electrode are formed. The electrical insulation resistance between the layer (12) is difficult to decrease.
  • the oxide film (15) is interposed between the first electrode layer (11) and the dielectric layer (13). It will be. Therefore, when the dielectric layer (13) is formed using the powder spray coating method, even when irregularities are formed on the surface (511) of the metal thin film (51) to be the metal layer (14), The oxide film (15) prevents electrical breakdown between the first electrode layer (11) and the second electrode layer (12).
  • the oxide film (15) of the metal layer (14) containing aluminum (Al), tantalum (Ta), niobium (Nb), or nickel (Ni) as a main component has high insulating properties.
  • nickel (Ni) has particularly good insulating properties of its oxide film.
  • the capacitor element (1) mounted on the insulating substrate (20) in the above manufacturing method has a small thickness dimension and is in the form of a sheet.
  • Such a capacitor element (1) requires high handling performance when it is mounted on the insulating substrate (20). For this reason, if the capacitor elements (1) to be mounted on the insulating base material (20) are individually handled, the process of mounting the capacitor elements (1) on the insulating base material (20) becomes complicated.
  • the capacitor element (1) is formed by performing the etching process, and the capacitor element (1) is handled as the element sheet (6) until the etching process is performed. Therefore, it is not necessary to handle the capacitor elements (1) individually, and the process of mounting the capacitor elements (1) on the insulating base material (20) is simplified.
  • the metal that becomes the metal layer (14) of the capacitor element (1) is formed on the metal foil (50).
  • a thin film (51), an oxide film (15), a dielectric layer (13), and a metal thin film (53) to be the second electrode layer (12) of the capacitor element (1) an element sheet (6) Is making. Therefore, the metal thin film (51) to be the metal layer (14), the oxide film (15), the dielectric layer (13), and the metal thin film (53) to be the second electrode layer (12) are combined with the insulating base (20 ) No need to form on.
  • the dielectric material or the metal material for forming the dielectric layer (13) and the metal thin films (51) and (53) is mixed into another component such as the insulating base (20). Further, even when it is necessary to perform a heat treatment, specifically, the above-described annealing step, in order to form the capacitor element (1), there is no possibility that another component is adversely affected by the heat treatment.
  • each part of the present invention is not limited to the first to fourth embodiments, and various modifications can be made within the technical scope described in the claims.
  • the method for manufacturing a capacitor built-in substrate can also be applied to the manufacture of a capacitor built-in substrate in which the capacitor element (1) is embedded only at one location in the insulating substrate (2).
  • the dielectric layer (13) in the dielectric layer forming step, may be formed by using a film forming method such as a sol-gel method, a sputtering method, or a vacuum evaporation method.
  • a film forming method such as a sol-gel method, a sputtering method, or a vacuum evaporation method.
  • the oxide film (15) is interposed between the metal layer (14) and the dielectric layer (13). Therefore, even when pinholes or cracks are generated in the dielectric layer (13), the electrical coating between the first electrode layer (11) and the second electrode layer (12) is caused by the oxide film (15). Dielectric breakdown will be prevented.
  • the surface (511) of the metal thin film (51) is formed.
  • an oxide film (15) is previously formed on the surface of the metal foil to be the metal layer (14), and the metal foil is attached to a predetermined region on the metal foil (50) to be the first electrode layer (11). May be attached.
  • the annealing step is not an essential step, but only when the characteristics of the dielectric layer (13) are further improved or when the insulating characteristics of the capacitor element (1) to be manufactured are further improved. An annealing step may be performed.
  • the surface (511) of the metal thin film (51) or the metal foil (50) to be the metal layer (14) is formed.
  • an oxide film can be formed on these surfaces.
  • the metal thin film (51) to be the metal layer (14) is formed by plating the metal foil (50) to be the first electrode layer (11).
  • the present invention is not limited to this.
  • another metal foil to be the metal layer (14) may be attached on the metal foil (50) to be the first electrode layer (11).
  • the metal foil is formed into the first metal foil. It can be affixed to a metal foil (50) to be an electrode layer (11).
  • the second electrode layer (12) of the capacitor element (1) may be formed of a metal foil.
  • the shape of the first electrode layer (11) and the second electrode layer (12) of the capacitor element (1) is not limited to a substantially square shape, but the first electrode layer (11) and the second electrode layer (12). ) Various shapes can be used.
  • the first conductive via (31) may be formed only at one location in the insulating substrate (2).
  • the second conductive via (32) may be formed only at one place in the insulating substrate (2).
  • Capacitor element (11) First electrode layer (12) Second electrode layer (13) Dielectric layer (14) Metal layer (15) Oxide film (16) Oxide film (2) Insulating substrate (20) Insulating substrate (31) First conductive via (32) Second conductive via (33) Third conductive via (41) Ground terminal (42) Power supply terminal (5) Element section (50) Metal foil (51) Metal thin film (metal layer) (53) Metal thin film (second metal layer) (54) Predetermined area (6) Element sheet (7) Deposition system (8) Element attachment sheet (80) Carrier sheet (81) Predetermined area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明に係るコンデンサ素子１は、第１電極層11と、該第１電極層11上に形成された誘電体層13と、該誘電体層13上に形成された第２電極層とを具えている。ここで、第１電極層11と誘電体層13との間には、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層14と、該金属層14の誘電体層13側の表面を酸化することにより形成された酸化被膜15とが介在している。

Description

コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
　本発明は、コンデンサ素子、該コンデンサ素子を具えたコンデンサ内蔵基板、及び該コンデンサ内蔵基板の製造に使用可能な素子シート、並びにこれらの製造方法に関する。
　従来から、回路基板を小型化及び薄型化するべく、絶縁基板内に電子部品を埋設することにより絶縁基板に電子部品が内蔵された電子部品内蔵基板が提案されている。特に、本願に関連する技術として、図３６に示す様に、絶縁基板(304)に、第１電極層(301)と第２電極層(302)との間に誘電体層(303)が介在したコンデンサ素子(300)を埋設したコンデンサ内蔵基板が提案されている（例えば、特許文献１参照）。
　具体的には、絶縁基板(304)の表面の内、ＣＰＵ等の半導体素子が搭載される表面領域(305)（図３６の紙面において上面。以下、「上面」という）の複数箇所に、コンデンサ素子(300)の両電極層(301)(302)がそれぞれ電気的に接続されるべきグランド端子(306)及び電源端子(307)が形成されている。そして、コンデンサ素子(300)は、その両電極層(301)(302)が絶縁基板(304)の上面(305)に略平行となる姿勢で絶縁基板(304)内に埋設され、コンデンサ素子(300)の第１電極層(301)と各グランド端子(306)とが、絶縁基板(304)内に形成された導電ビア(308)(309)を通じて互いに電気的に接続される一方、コンデンサ素子(300)の第２電極層(302)と各電源端子(307)とが、絶縁基板(304)内に形成された導電ビア(310)を通じて互いに電気的に接続されている。
特開２００４－１０３９６７号公報 特許第３８４１８１４号公報 特開２００８－２１８７５３号公報
　従来、誘電体層(303)は、ゾルゲル法、スパッタリング法、真空蒸着法等、周知の種々の成膜法を用いて第１電極層(301)上に形成されている（例えば、特許文献２参照）。しかし、これらの成膜法によれば、誘電体層(303)にピンホールやクラックが発生し易い。このため、誘電体層(303)上に直接、第２電極層(302)を形成した場合、第２導電層(302)を構成する金属の一部がピンホールやクラック内に浸入し、これにより両電極層(301)(302)間の電気的な絶縁抵抗が著しく低下する虞があった。
　近年、誘電体膜(303)をより緻密なバルク状の膜にするべく、エアロゾルデポジション法、パウダージェットデポジション法等、種々の粉末噴射コーティング法を用いて第１電極層(301)上に誘電体層(303)を形成することが提案されている（例えば、特許文献３）。ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。このため、粉末噴射コーティング法を用いて第１電極層(301)上に誘電体層(303)を形成した場合、第１電極層(301)の表面に粉末状の誘電体材料が衝突し、これにより第１電極層(301)の表面が損傷する問題があった。
　第１電極層(301)の表面が損傷して該表面に凹凸が形成されると、誘電体層(303)の膜厚が不均一となる。従って、誘電体層(303)の一部の領域において膜厚が著しく小さくなり、或いは誘電体層(303)の表面に第１電極層(301)の一部が露出し、両電極層(301)(302)間の電気的な絶縁抵抗が著しく低下する虞があった。
　更に、従来のコンデンサ内蔵基板においては、図３６に示す様に、コンデンサ素子(300)の第１電極層(301)と第２電極層(302)とが同一の形状を有していた。このため、両電極層(301)(302)の内、絶縁基板(304)の上面(305)に近い第２電極層(302)と各電源端子(307)との電気的な接続には、１本の導電ビア(310)を形成するだけでよいのに対し、絶縁基板(304)の上面(305)から遠い第１電極層(301)と各グランド端子(306)との電気的な接続には、２本の導電ビア(308)(309)を形成する必要があった。具体的には、２本の導電ビア(308)(309)の内、一方の導電ビア(308)は、第１電極層(301)の下面(312)に電気的に接続され、他方の導電ビア(309)は、絶縁基板(304)上のグランド端子(306)に電気的に接続されており、両導電ビア(308)(309)は、絶縁基板(304)の下面(311)まで延びて、該下面(311)に形成されている接続端子(313)によって互いに電気的に接続されている。
　ここで、上記コンデンサ内蔵基板においては、グランド端子(306)と電源端子(307)との間に、コンデンサ素子(300)を介して電気的な経路が形成されている。従来のコンデンサ内蔵基板においては、上述の如く、コンデンサ素子(300)の第１電極層(301)とグランド端子(306)とを、２本の導電ビア(308)(309)と接続端子(313)とによって電気的に接続する必要があった。このため、従来のコンデンサ内蔵基板は、前記電気的な経路が長くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが大きくなっていた。
　そこで本発明の目的は、２つの電極層間の電気的な絶縁抵抗が低下し難いコンデンサ素子、該コンデンサ素子を具えたコンデンサ内蔵基板、及び該コンデンサ内蔵基板の製造に使用可能な素子シート、並びにこれらの製造方法を提供することである。
　本発明に係るコンデンサ素子は、第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えている。ここで、前記第１電極層と誘電体層との間には、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層と、該金属層の誘電体層側の表面を酸化することにより形成された酸化被膜とが介在している。
　上記コンデンサ素子の製造過程において第１電極層上に誘電体層を形成するとき、ゾルゲル法、スパッタリング法、真空蒸着法、粉末噴射コーティング法等の成膜法が用いられる。ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。
　粉末噴射コーティング法を用いて誘電体層を形成した場合、粉末状の誘電体材料が金属層に激しく衝突する一方で、第１電極層は、金属層によって誘電体材料の衝突から保護されることになる。従って、第１電極層の表面は損傷し難く、第１電極層の表面には凹凸が形成され難くなる。ここで、金属層に、第１電極層が主成分として含む金属より硬度の高い金属を主成分として含ませることにより、金属層は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属層の表面にも凹凸が形成され難くなり、その結果、第１電極層と第２電極層との間の電気的な絶縁抵抗が低下し難くなる。
　又、ゾルゲル法、スパッタリング法、真空蒸着法を用いて誘電体層を形成した場合、誘電体層にはピンホールやクラックが発生し易い。ここで、上記コンデンサ素子においては、金属層と誘電体層との間に酸化被膜が介在することになる。従って、誘電体層にピンホールやクラックが発生している場合でも、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。粉末噴射コーティング法を用いて誘電体層を形成することにより金属層の表面に凹凸が形成された場合であっても、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム、タンタル、ニオブ、又はニッケルを主成分として含む金属層の酸化被膜は、高い絶縁特性を有している。
　上記コンデンサ素子の具体的構成において、前記第１電極層は銅を主成分として含み、前記金属層はニッケルを主成分として含んでいる。第１電極層を構成する銅と金属層を構成するニッケルとの金属の組み合わせによれば、メッキ処理を用いて第１電極層の表面に金属層を容易に形成することが出来る。又、第１電極層と金属層との密着性が向上することになる。更に、ニッケルは、その酸化被膜の絶縁特性が、他の金属に比べて特に良い。
　本発明に係る他のコンデンサ素子は、第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えている。ここで、前記第１電極層は、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含み、前記第１電極層と誘電体層との間には、該第１電極層の誘電体層側の表面を酸化することにより形成された酸化被膜が介在している。
　上記他のコンデンサ素子の製造過程において第１電極層上に誘電体層を形成するとき、ゾルゲル法、スパッタリング法、真空蒸着法、粉末噴射コーティング法等の成膜法が用いられる。ゾルゲル法、スパッタリング法、真空蒸着法を用いて誘電体層を形成した場合、誘電体層にはピンホールやクラックが発生し易い。ここで、上記コンデンサ素子においては、第１電極層と誘電体層との間に酸化被膜が介在することになる。従って、誘電体層にピンホールやクラックが発生している場合でも、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。又、粉末噴射コーティング法を用いて誘電体層を形成することにより第１電極層の表面に凹凸が形成された場合であっても、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム、タンタル、ニオブ、又はニッケルを主成分として含む第１電極層の酸化被膜は、高い絶縁特性を有している。
　本発明に係る更なる他のコンデンサ素子は、第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えている。ここで、前記第１電極層と誘電体層との間には、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層が介在している。
　上記更なる他のコンデンサ素子の製造過程において第１電極層上に誘電体層を形成するとき、ゾルゲル法、スパッタリング法、真空蒸着法、粉末噴射コーティング法等の成膜法が用いられる。ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。
　粉末噴射コーティング法を用いて誘電体層を形成した場合、粉末状の誘電体材料が金属層に激しく衝突する一方で、第１電極層は、金属層によって誘電体材料の衝突から保護されることになる。従って、第１電極層の表面は損傷し難く、第１電極層の表面には凹凸が形成され難くなる。ここで、金属層に、第１電極層が主成分として含む金属より硬度の高い金属を主成分として含ませることにより、金属層は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属層の表面にも凹凸が形成され難くなり、その結果、第１電極層と第２電極層との間の電気的な絶縁抵抗が低下し難くなる。
　上記更なる他のコンデンサ素子の具体的構成において、前記第１電極層は銅を主成分として含み、前記金属層はニッケルを主成分として含んでいる。第１電極層を構成する銅と金属層を構成するニッケルとの金属の組み合わせによれば、メッキ処理を用いて第１電極層の表面に金属層を容易に形成することが出来る。又、第１電極層と金属層との密着性が向上することになる。
　上述したコンデンサ素子の他の具体的構成において、前記第１電極層は、前記第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されている。
　従来から、コンデンサ素子を絶縁基板内に埋設することにより、絶縁基板にコンデンサ素子が内蔵されたコンデンサ内蔵基板が作製されている。該コンデンサ内蔵基板においては、絶縁基板に、第２電極層の第１電極層とは反対側の表面に電気的に接続された導電ビアが形成されており、該導電ビアは、絶縁基板の表面の内、コンデンサ素子の第２電極層側の表面領域に向けて延び、該表面領域に、第２電極層から延びた導電ビアの先端部が露出している。
　ここで、上記コンデンサ素子においては、第１電極層の第２電極層側の表面に、該第２電極層によって覆われていない領域が形成されている。従って、コンデンサ内蔵基板において、前記領域に電気的に接続された導電ビアを形成し、該導電ビアを、第２電極層に電気的に接触させることなく、絶縁基板の表面の内、コンデンサ素子の第２電極層側の表面領域（即ち、第２電極層から延びた導電ビアの先端部が露出している表面領域と同じ領域）に向けて延ばして、該表面領域に、第１電極層から延びた導電ビアの先端部を露出させることが出来る。
　上記コンデンサ内蔵基板においては、絶縁基板の表面に露出した両導電ビアの先端部間に、コンデンサ素子を介して電気的な経路が形成されることになる。本発明に係る上記コンデンサ素子を用いて上述の如く作製されたコンデンサ内蔵基板は、従来のコンデンサ内蔵基板、具体的には第１電極層に電気的に接続されるべき導電ビアが、絶縁基板の表面の内、コンデンサ素子の第１電極層側の表面領域に引き回されていたコンデンサ内蔵基板に比べて、前記電気的な経路が短くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが小さくなる。
　上述したコンデンサ素子の更なる他の具体的構成において、前記第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該第２電極層は互いに離間している。
　本発明に係るコンデンサ内蔵基板は、上述した何れかのコンデンサ素子と、絶縁基板とを具え、該絶縁基板内に前記コンデンサ素子を埋設することにより該絶縁基板に前記コンデンサ素子が内蔵されている。
　本発明に係るコンデンサ素子の製造方法は、第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えたコンデンサ素子を製造する方法であって、金属層形成工程と、誘電体層形成工程と、電極層形成工程とを有している。ここで、金属層形成工程では、前記第１電極層上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成する。誘電体層形成工程では、前記金属層上に、粉末噴射コーティング法を用いて前記誘電体層を形成する。電極層形成工程では、前記誘電体層上に前記第２電極層を形成する。
　上記製造方法によれば、金属層形成工程にて第１電極層の表面が金属層によって被覆された後、誘電体層形成工程にて金属層上に誘電体層が形成される。ここで、誘電体層の形成に用いられる粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。従って、誘電体層形成工程では、金属層に粉末状の誘電体材料が衝突して破砕し、又、金属層上で粉末状の誘電体材料どうしが衝突して破砕し、その結果、金属層上には、微細な誘電体材料が緻密に堆積して誘電体層が形成されることになる。
　又、誘電体層の形成時においては、粉末状の誘電体材料が金属層に激しく衝突する一方で、第１電極層は、金属層によって誘電体材料の衝突から保護されることになる。従って、第１電極層の表面は損傷し難く、第１電極層の表面には凹凸が形成され難くなる。ここで、金属層に、第１電極層が主成分として含む金属より硬度の高い金属を主成分として含ませることにより、金属層は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属層の表面にも凹凸が形成され難くなり、その結果、第１電極層と第２電極層との間の電気的な絶縁抵抗が低下し難くなる。
　上記コンデンサ素子の製造方法の具体的構成において、該製造方法は、前記金属層を形成する金属層形成工程の実行後、該金属層の表面に化成処理又は熱処理を施すことにより該金属層の表面を酸化させて酸化被膜を形成する酸化処理工程を更に有している。
　上記具体的構成によれば、作製されたコンデンサ素子において、第１電極層と誘電体層との間に酸化被膜が介在することになる。従って、粉末噴射コーティング法を用いて誘電体層を形成することにより金属層の表面に凹凸が形成された場合であっても、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム、タンタル、ニオブ、又はニッケルを主成分として含む金属層の酸化被膜は、高い絶縁特性を有している。
　本発明に係るコンデンサ内蔵基板の製造方法は、素子シート作製工程と、貼付け工程と、エッチング工程と、積層工程とを有している。ここで、コンデンサ内蔵基板は、第１電極層と第２電極層との間に誘電体層が介在した１又複数のコンデンサ素子と、絶縁基板とを具え、該絶縁基板内にコンデンサ素子を埋設することにより該絶縁基板にコンデンサ素子が内蔵されている。素子シート作製工程では、金属箔を用いて、該金属箔の内、前記１又複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成し、その後、該金属層上に、粉末噴射コーティング法を用いて誘電体層を形成し、更にその後、該誘電体層上に前記第２電極層となる第２の金属層を形成することにより、前記金属箔の所定領域と、該所定領域上に形成された金属層と、該金属層上に形成された誘電体層と、該誘電体層上に形成された第２の金属層とからなる１又は複数の素子部を有する素子シートを作製する。貼付け工程では、前記素子シートを、前記絶縁基板を構成する２つの絶縁基材の内、一方の絶縁基材上に貼り付ける。エッチング工程では、前記金属箔にエッチングを施して前記一方の絶縁基材上に前記１又は複数の所定領域を残置させることにより、該一方の絶縁基板上に、前記素子シートの１又は複数の素子部からなる前記１又は複数のコンデンサ素子を形成する。積層工程では、前記一方の絶縁基材上に他方の絶縁基材を積層することにより前記絶縁基板を形成する。
　上記製造方法を実施することにより、コンデンサ素子が、絶縁基材上の所定位置に搭載されることになる。
　上記製造方法においては、誘電体層が粉末噴射コーティング法を用いて形成されている。ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。粉末噴射コーティング法によれば、金属箔や金属層の表面にマスキングを施すことの有無に拘わらず、所定領域に、所望の成膜面積及び／又は所望の厚さ寸法を有する誘電体層を形成することが可能である。従って、金属箔の複数の所定領域上に誘電体層を形成する場合でも、所定領域毎に誘電体層の成膜面積及び／又は厚さ寸法を変更することが出来、且つその変更を容易に行うことが出来る。又、粉末噴射コーティング法によれば、所定領域毎に噴射する誘電体材料の種類を変更することが出来、且つその変更を容易に行うことが出来る。
　よって、本発明に係る製造方法によれば、それが簡易な方法であるにも拘わらず、絶縁基材上の所定位置に所望の静電容量を有するコンデンサ素子を搭載することが出来る。このため、コンデンサ素子の静電容量に関する設計を変更する場合でも、誘電体層を構成する誘電体材料の種類、誘電体層の成膜面積及び誘電体層の厚さ寸法の少なくとも何れかを変更するだけでよく、コンデンサ素子の配置を設計し直す必要がない。又、金属箔や金属層にマスキングを施すことなしに誘電体層を形成することが可能であり、従って、コンデンサ内蔵基板の歩留まりを向上させることが出来る。
　更に、上記製造方法によれば、金属層形成工程にて第１電極層の表面が金属層によって被覆された後、誘電体層形成工程にて、粉末噴射コーティング法を用いて金属層上に誘電体層が形成される。従って、誘電体層形成工程では、金属層に粉末状の誘電体材料が衝突して破砕し、又、金属層上で粉末状の誘電体材料どうしが衝突して破砕し、その結果、金属層上には、微細な誘電体材料が緻密に堆積して誘電体層が形成されることになる。
　又、誘電体層の形成時においては、粉末状の誘電体材料が金属層に激しく衝突する一方で、第１電極層は、金属層によって誘電体材料の衝突から保護されることになる。従って、第１電極層の表面は損傷し難く、第１電極層の表面には凹凸が形成され難くなる。ここで、金属層に、第１電極層が主成分として含む金属より硬度の高い金属を主成分として含ませることにより、金属層は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属層の表面にも凹凸が形成され難くなり、その結果、第１電極層と第２電極層との間の電気的な絶縁抵抗が低下し難くなる。
　更に又、上記製造方法において絶縁基材上に搭載するコンデンサ素子は、その厚さ寸法が小さくてシート状のものである。この様なコンデンサ素子は、これを絶縁基材上に搭載するときに高いハンドリング性能を必要とする。このため、絶縁基材上に搭載せんとするコンデンサ素子を個々にハンドリングしたのでは、絶縁基材上にコンデンサ素子を搭載する工程が煩雑になる。
　上記製造方法によれば、コンデンサ素子はエッチング工程の実行により形成され、該エッチング工程を実行する迄は、コンデンサ素子は素子シートとして扱われることになる。よって、コンデンサ素子を個々にハンドリングする必要がなく、絶縁基材上にコンデンサ素子を搭載する工程が簡略化されることになる。
　更に、上記製造方法においては、金属箔を絶縁基材上に貼り付ける前に、該金属箔上に、コンデンサ素子となる素子部の金属層、誘電体層、及び第２の金属層を形成することにより、素子シートを作製している。従って、素子部の金属層、誘電体層、及び第２の金属層を絶縁基材上で形成する必要がない。よって、誘電体層及び金属層を形成するための誘電体材料や金属材料が絶縁基材等の別の部品に混入する虞がない。又、コンデンサ素子を形成するために熱処理を実行する必要である場合でも、該熱処理により別の部品に悪影響が及ぶ虞もない。
　上記コンデンサ内蔵基板の製造方法の具体的構成において、前記素子シート作製工程では更に、前記金属層を形成した後、該金属層の表面に化成処理又は熱処理を施すことにより該金属層の表面を酸化させて酸化被膜を形成する。
　上記具体的構成によれば、作製されたコンデンサ内蔵基板のコンデンサ素子において、第１電極層と誘電体層との間に酸化被膜が介在することになる。従って、粉末噴射コーティング法を用いて誘電体層を形成することにより金属層の表面に凹凸が形成された場合であっても、酸化被膜により、第１電極層と第２電極層との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム、タンタル、ニオブ、又はニッケルを主成分として含む金属層の酸化被膜は、高い絶縁特性を有している。
　本発明に係る素子シートは、第１電極層と第２電極層との間に誘電体層が介在した１又は複数のコンデンサ素子となる１又は複数の素子部を有している。そして、該素子シートは、金属箔と、前記金属箔の内、前記１又複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に形成されて、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層と、前記金属層上に形成された誘電体層と、前記誘電体層上に形成されて、前記コンデンサ素子の第２電極層となる第２の金属層とを具え、前記素子部は、前記金属箔の所定領域と、該所定領域上に形成された前記金属層と、該金属層上に形成された前記誘電体層と、該誘電体層上に形成された前記第２の金属層とからなる。
　上記素子シートは、上記コンデンサ内蔵基板の製造方法に含まれる素子シート作製工程にて作製される素子シートとして用いることが出来る。
　上記素子シートの具体的構成において、前記金属層と誘電体層との間には、該第金属層の誘電体層側の表面を酸化することにより形成された酸化被膜が介在している。
　本発明に係る素子シートの製造方法は、第１電極層と第２電極層との間に誘電体層が介在した１又は複数のコンデンサ素子となる１又は複数の素子部を有する素子シートを作製する方法であって、金属層形成工程と、誘電体層形成工程と、第２の金属層形成工程とを有している。ここで、金属層形成工程では、金属箔を用いて、該金属箔の内、前記１又は複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成する。誘電体層形成工程では、前記金属層上に、粉末噴射コーティング法を用いて誘電体層を形成する。第２の金属層形成工程では、前記誘電体層上に前記第２電極層となる第２の金属層を形成する。そして、前記素子部は、前記金属箔の所定領域と、該所定領域上に形成された前記金属層と、該金属層上に形成された前記誘電体層と、該誘電体層上に形成された前記第２の金属層とからなる。
　上記素子シートの製造方法は、上記コンデンサ内蔵基板の製造方法に含まれる素子シート作製工程として用いることが出来る。
　本発明に係るコンデンサ素子、該コンデンサ素子を具えたコンデンサ内蔵基板、及び該コンデンサ内蔵基板の製造に使用可能な素子シート、並びにこれらの製造方法によれば、コンデンサ素子において、２つの電極層間の電気的な絶縁抵抗が低下し難い。
図１は、本発明の第１の実施形態に係るコンデンサ内蔵基板を示す断面図である。 図２は、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図３は、該コンデンサ素子の第１電極層と誘電体層との界面近傍の領域を拡大した断面図である。 図４は、該コンデンサ内蔵基板のインピーダンス特性を示す図である。 図５は、上記コンデンサ素子の製造方法について、その金属層形成工程の説明に用いられる斜視図である。 図６は、上記コンデンサ素子の製造方法について、その誘電体層形成工程の説明に用いられる斜視図である。 図７は、エアロゾルデポジション法に用いられる成膜装置を示す図である。 図８は、パウダージェットデポジション法に用いられる成膜装置を示す図である。 図９は、上記コンデンサ素子の製造方法について、そのアニール工程の説明に用いられる斜視図である。 図１０は、上記コンデンサ素子の製造方法について、そのレジスト形成工程の説明に用いられる斜視図である。 図１１は、上記コンデンサ素子の製造方法について、そのメッキ工程の説明に用いられる斜視図である。 図１２は、該メッキ工程の実行後の素子形成用第２シートの状態を示した平面図である。 図１３は、上記コンデンサ素子の製造方法について、そのレジスト剥離工程の説明に用いられる平面図である。 図１４は、上記コンデンサ素子の製造方法について、その切断工程の説明に用いられる平面図である。 図１５は、上記コンデンサ内蔵基板の製造方法について、その貼着工程の説明に用いられる斜視図である。 図１６は、上記コンデンサ内蔵基板の製造方法について、その剥離工程の前段についての説明に用いられる斜視図である。 図１７は、該剥離工程の中段についての説明に用いられる斜視図である。 図１８は、該剥離工程の後段についての説明に用いられる斜視図である。 図１９は、上記コンデンサ内蔵基板の製造方法について、その積層工程の説明に用いられる斜視図である。 図２０は、上記コンデンサ内蔵基板の第１変形例について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図２１は、上記コンデンサ内蔵基板の第２変形例について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図２２は、上記コンデンサ内蔵基板の第３変形例を示した断面図である。 図２３は、上記コンデンサ内蔵基板の第４変形例を示した断面図である。 図２４は、本発明の第２の実施形態に係るコンデンサ内蔵基板に内蔵されているコンデンサ素子について、その第１電極層と誘電体層との界面近傍の領域を拡大した断面図である。 図２５は、本発明の第３の実施形態に係るコンデンサ内蔵基板に内蔵されているコンデンサ素子について、その第１電極層と誘電体層との界面近傍の領域を拡大した断面図である。 図２６（ａ）は、上記コンデンサ内蔵基板の他の製造方法について、その誘電体層形成工程の説明に用いられる斜視図であり、図２６（ｂ）は、図２６（ａ）に示されるＢ－Ｂ線に沿う断面図である。 図２７は、上記コンデンサ内蔵基板の他の製造方法について、そのアニール工程の説明に用いられる斜視図である。 図２８は、上記コンデンサ内蔵基板の他の製造方法について、そのレジスト形成工程の説明に用いられる斜視図である。 図２９は、上記コンデンサ内蔵基板の他の製造方法について、そのメッキ工程の説明に用いられる斜視図である。 図３０は、該メッキ工程の実行後の素子形成用第２シートの状態を示した平面図である。 図３１は、上記コンデンサ内蔵基板の他の製造方法について、そのレジスト剥離工程の説明に用いられる平面図である。 図３２は、図３１に示されるＣ－Ｃ線に沿う断面図である。 図３３は、上記コンデンサ内蔵基板の他の製造方法について、その貼付け工程の説明に用いられる断面図である。 図３４は、上記コンデンサ内蔵基板の他の製造方法について、そのエッチング工程の説明に用いられる断面図である。 図３５は、上記コンデンサ内蔵基板の他の製造方法について、その積層工程の説明に用いられる断面図である。 図３６は、従来のコンデンサ内蔵基板を示した断面図である。 図３７は、従来のコンデンサ搭載基板を示した断面図である。
　以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
　１．第１の実施形態
　図１は、本発明の第１の実施形態に係るコンデンサ内蔵基板を示す断面図である。図１に示す様に、本実施形態のコンデンサ内蔵基板は絶縁基板(２)を具え、該絶縁基板(２)内にはコンデンサ素子(１)が埋設され、これにより絶縁基板(２)にコンデンサ素子(１)が内蔵されている。ここで、絶縁基板(２)は、難燃性を有する材料、例えばＦＲ－４（Flame　Retardant　Type　4）の材料から形成されている。ここで、ＦＲ－４の材料は、例えばガラス繊維とエポキシ樹脂の複合材料からなる難燃性の材料である。
　コンデンサ素子(１)は、第１電極層(11)と、該第１電極層(11)上に形成された誘電体層(13)と、該誘電体層(13)上に形成された第２電極層(12)とを具え、その両電極層(11)(12)の表面が絶縁基板(２)の表面と略平行となる姿勢で絶縁基板(２)内に埋設されている。誘電体層(13)は、チタン酸バリウム(BaTiO3)、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等を主成分とする種々の誘電体材料から形成されている。尚、誘電体層(13)には、誘電特性、絶縁特性、強度等を向上させるべく添加物が含まれていてもよい。
　コンデンサ素子(１)の第１電極層(11)は、金属箔により形成されている。ここで、金属箔は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）等、箔を形成することが可能であって且つ電極層となり得る金属材料から形成されている。又、金属箔は、それ単独での取り扱いが可能であり、例えばそれ自体を保持することが可能である。金属箔の厚さ寸法は１μｍ以上であることが好ましい。尚、本実施形態においては、第１電極層(11)を形成する金属箔の金属材料として銅（Ｃｕ）が用いられている。
　一方、コンデンサ素子(１)の第２電極層(12)は、金属薄膜により形成されている。ここで、金属薄膜は、誘電体層(13)等の基材の表面に薄く形成された金属膜であり、銅（Ｃｕ）等、薄膜を形成することが可能であって且つ電極層となり得る金属材料から形成されている。従って、金属薄膜は、それ単独での取り扱いが困難であり、基材と一体で取り扱われる。金属薄膜の厚さ寸法は２０μｍ以下であることが好ましい。尚、本実施形態においては、第２電極層(12)を形成する金属薄膜の金属材料として銅（Ｃｕ）が用いられている。
　図２は、コンデンサ素子(１)を第２電極層(12)側から見た平面図である。図２に示す様に、コンデンサ素子(１)の第１電極層(11)は、第２電極層(12)側の表面(111)（図１の紙面において上面。以下、「上面」という）の一部が該第２電極層(12)によって覆われている。具体的には、第１電極層(11)は略正方形の形状を有する一方、第２電極層(12)は、第１電極層(11)よりも面積の小さい略正方形の形状を有しており、第２電極層(12)は、第１電極層(11)の上面(111)の中央領域を覆っている。
　本実施形態においては（図１参照）、誘電体層(13)は、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われた領域(112)上に形成され、第２電極層(12)によって覆われていない領域(113)上には形成されていない。
　図３は、コンデンサ素子(１)の第１電極層(11)と誘電体層(13)との界面近傍の領域を拡大した断面図である。図３に示す様に、第１電極層(11)と誘電体層(13)との間には、金属層(14)と、該金属層(14)の誘電体層(13)側の表面を酸化することにより形成された酸化被膜(15)とが介在している。ここで、金属層(14)には、ニッケル（Ｎｉ）が主成分として含まれている。尚、金属層(14)には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、銅（Ｃｕ）からなる群より選ばれる１以上の金属が主成分として含まれていてもよい。
　図１に示す様に、絶縁基板(２)には、第１導電ビア(31)と第２導電ビア(32)とが形成されている。第１導電ビア(31)は、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)に電気的に接続されている。第２導電ビア(32)は、第２電極層(12)の第１電極層(11)とは反対側の表面(121)（図１の紙面において上面。以下、「上面」という）に電気的に接続されている。又、両導電ビア(31)(32)は、絶縁基板(２)の表面の内、コンデンサ素子(１)の第２電極層(12)側の表面領域(21)（図１の紙面において上面。以下、「上面」という）に向けて延び、該表面領域(21)に両導電ビア(31)(32)の先端部が露出している。ここで、両導電ビア(31)(32)の形成には、銅（Ｃｕ）等の導電材料が用いられている。
　本実施形態においては（図２参照）、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)上の１２箇所に第１導電ビア(31)が形成されると共に、第２電極層(12)の上面(121)上の４箇所に第２導電ビア(32)が形成されており、これらの第１導電ビア(31)～(31)と第２導電ビア(32)～(32)とが、図２の紙面において４×４のマトリクス状に配列されている。
　図１に示す様に、絶縁基板(２)の上面(21)には、グランド端子(41)と電源端子(42)とが形成されている。ここで、グランド端子(41)には、絶縁基板(２)の上面(21)に露出した各第１導電ビア(31)の先端部が電気的に接続され、電源端子(42)には、絶縁基板(２)の上面(21)に露出した各第２導電ビア(32)の先端部が電気的に接続されている。従って、グランド端子(41)と電源端子(42)との間には、コンデンサ素子(１)を介して電気的な経路が形成されている。勿論、グランド端子(41)に各第２導電ビア(32)の先端部が接続され、電源端子(42)に各第１導電ビア(31)の先端部が接続されてもよい。
　上記コンデンサ内蔵基板においては、第１電極層(11)の上面(111)に第２電極層(12)によって覆われていない領域(113)が形成されており、該領域(113)に複数の第１導電ビア(31)～(31)が電気的に接続されている。従って、各第１導電ビア(31)を、第２電極層(12)に電気的に接触させることなく、絶縁基板(２)の上面(21)に向けて延ばして、該上面(21)に第１導電ビア(31)の先端部を露出させることが出来る。よって、従来のコンデンサ内蔵基板、具体的には第１電極層(11)に電気的に接続されるべき導電ビアが、絶縁基板(２)の表面の内、コンデンサ素子(１)の第１電極層(11)側の表面領域(22)（図１の紙面において下面。以下、「下面」という）に引き回されていたコンデンサ内蔵基板（図３６参照）に比べて、本実施形態のコンデンサ内蔵基板（図１）は、前記電気的な経路が短くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが小さくなる。これにより、高周波領域でのコンデンサ内蔵基板のインピーダンス特性が向上することになる。
　本願発明者は、本実施形態のコンデンサ内蔵基板（図１）について、高周波領域でのインピーダンス特性が向上することをシミュレーションによって確かめた。図４は、本実施形態のコンデンサ内蔵基板（図１）について、シミュレーションによって得られたインピーダンス特性をグラフ(91)で示した図である。
　尚、図４には、図３７に示す如く従来のコンデンサ搭載基板のインピーダンス特性も、グラフ(92)によって示されている。ここで、従来のコンデンサ搭載基板においては、図３７に示す様に、絶縁基板(304)の複数箇所に、その上面(305)から下面(311)に貫通する一対の導電ビア(314)(315)が形成されると共に、該絶縁基板(304)の下面(311)にチップ状のコンデンサ素子(316)が搭載されている。これにより、絶縁基板(304)の上面(305)に形成されている電源端子(306)とグランド端子(307)との間に、コンデンサ素子(316)を介して電気的な経路が形成されている。
　図４に示す２つのグラフ(91)(92)を比較することにより、本実施形態のコンデンサ内蔵基板において、高周波領域でのインピーダンス特性が向上していることがわかる。
　次に、上記コンデンサ素子(１)の製造方法について、図面に沿って具体的に説明する。該製造方法においては、金属層形成工程、誘電体層形成工程、アニール工程、レジスト形成工程、メッキ工程、レジスト剥離工程、及び切断工程が、この順に実行される。
　図５は、金属層形成工程の説明に用いられる斜視図である。図５に示す様に、金属層形成工程では、先ず金属箔(50)を用意する。本実施形態では、金属箔(50)として、銅（Ｃｕ）を主成分として含む箔が用いられる。次に、金属箔(50)をメッキ液(90)に浸漬させて金属箔(50)の表面(501)にメッキ処理を施すことにより、金属箔(50)の表面(501)に、ニッケル（Ｎｉ）を主成分として含む金属薄膜(51)を形成する。金属箔(50)を構成する銅（Ｃｕ）と金属薄膜(51)を構成するニッケル（Ｎｉ）との金属の組み合わせによれば、メッキ処理を用いて金属箔(50)の表面(501)に金属薄膜(51)を容易に形成することが出来る。又、金属箔(50)と金属薄膜(51)との密着性が向上することになる。
　尚、金属箔(50)の表面(501)には、ニッケル(Ｎｉ)を主成分として含む金属薄膜(51)に限らず、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、銅（Ｃｕ）からなる群より選ばれる１以上の金属を主成分として含む金属薄膜(51)を形成してもよい。
　図６は、誘電体層形成工程の説明に用いられる斜視図である。図６に示す様に、誘電体層形成工程では、金属薄膜(51)の表面(511)、具体的には該金属薄膜(51)の内、各コンデンサ素子(１)の金属層(14)となる複数の所定領域(512)上に、粉末噴射コーティング法を用いて誘電体層(13)を形成する。これにより、金属薄膜(51)の表面(511)に複数の誘電体層(13)が形成された素子形成用第１シート(61)が形成される。尚、誘電体層(13)の形成には成膜装置(７)が用いられる。
　本実施形態では（図６参照）、金属薄膜(51)の表面(511)の内、４×４のマトリクス状に配列された１６箇所に、正方形の形状を有する誘電体層(13)が粉末噴射コーティング法を用いて形成される。
　ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。粉末噴射コーティング法には、エアロゾルデポジション法、パウダージェットデポジション法等、種々の成膜法が含まれる。
　図７は、エアロゾルデポジション法に用いられる成膜装置(７)を示す図である。図７に示す様に、該成膜装置(７)は、粉末を高圧ガスと攪拌・混合してエアロゾル化するエアロゾル発生器(71)と、真空ポンプ(73)にて内部を真空状態に維持することが可能な成膜チャンバ(72)とを、細い搬送チューブ(74)により接続して構成されている。成膜時においては、成膜チャンバ(72)の内部が真空状態に維持され、これにより、高圧ガスが流れ込むエアロゾル発生器(71)内の空間（高圧空間）と、成膜チャンバ(72)内の空間（低圧空間）との間には、圧力差が生じることとなる。したがって、エアロゾル発生器(71)にてエアロゾル化された粉末は、搬送チューブ(74)内を成膜チャンバ(72)へ向けて流れることになる。
　成膜チャンバ(72)の内部には、薄膜が形成されるべきターゲットを設置するためのステージ(75)が配備されており、該ステージ(75)は、ターゲットが設置される設置面(751)に平行なＸＹ平面内での並進と、該ＸＹ平面に垂直なＺ軸方向への並進と、該Ｚ軸周りの回転とが可能な構成を有している。
　搬送チューブ(74)の一端は成膜チャンバ(72)内に配置され、該一端には、スリット状のノズル(76)が、その先端をステージ(75)の設置面(751)へ向けた姿勢で取り付けられている。又、該ノズル(76)は、搬送チューブ(74)の一端から吐出する粉末を１００ｍ／ｓｅｃ程度まで加速することが可能な形状を有している。
　従って、ノズル(76)の先端からは粉末が高速で吐出され、吐出された粉末は、ステージ(75)上のターゲットの表面に噴き付けられることになる。
　図８は、パウダージェットデポジション法に用いられる成膜装置(７)を示す図である。図８に示す様に、該成膜装置(７)は、内径の異なる２つの領域(811)(812)を有する段付きのノズル(81)を具え、該ノズル(81)には、内径の大きな第１領域(811)の内、内径の小さな第２領域(812)に近い位置に、粉末を供給するための貫通孔(82)が形成されている。
　従って、ノズル(81)内に、第２領域(812)から第１領域(811)へ向けて圧縮ガスを流すことにより、内径が変化する第２領域(812)の出口付近の位置にて負圧が発生し、該負圧によって粉末がノズル(81)内へ吸入される。これにより、吸入された粉末が圧縮ガスと共に高速でノズル(81)の先端(813)から吐出されることになる。
　吐出された粉末は、エアロゾルデポジション法に用いられる成膜装置（図７）と同様、ステージ(75)上のターゲットの表面に噴き付けられる。
　誘電体層形成工程では、上記粉末噴射コーティング法を用いて粉末状の誘電体材料が金属薄膜(51)の表面(511)に噴き付けられる。これにより、該表面(511)に粉末状の誘電体材料が衝突して破砕し、又、該表面(511)上で粉末状の誘電体材料どうしが衝突して破砕し、その結果、金属薄膜(51)の表面(511)上には、微細な誘電体材料が緻密に堆積して誘電体層(13)が形成されることになる。
　上記粉末噴射コーティング法によれば、金属薄膜(51)の表面(511)にマスキングを施すことなしに、各所定領域(512)に所望の厚さ寸法の誘電体層(13)を形成することが可能である。具体的には、成膜装置(７)のスキャン回数、スキャン速度、吐出速度等を調整することにより、誘電体層(13)の厚さ寸法を容易に変更することが出来る。従って、金属薄膜(51)の複数の所定領域(512)上に誘電体層(13)を形成する場合でも、所定領域(512)毎に誘電体層(13)の厚さ寸法を変更することが出来、且つその変更を容易に行うことが出来る。又、上記粉末噴射コーティング法によれば、所定領域(512)毎に噴射する誘電体材料の種類を変更することが出来、且つその変更を容易に行うことが出来る。
　尚、誘電体層形成工程では、金属薄膜(51)の表面(511)の内、各所定領域(512)上の領域とは異なる領域にマスキングを施してもよい。この場合においても、上記粉末噴射コーティング法を用いることにより、各所定領域(512)上に所望の厚さ寸法の誘電体層(13)を形成することが可能である。又、金属薄膜(51)の複数の所定領域(512)上には、厚さ寸法が異なる複数の誘電体層(13)に限らず、成膜面積及び／又は厚さ寸法が互いに異なる複数の誘電体層(13)を形成してもよい。
　図９は、アニール工程の説明に用いられる斜視図である。図９に示す様に、アニール工程では、各誘電体層(13)にレーザを照射することにより、該誘電体層(13)にアニール処理を施す。これにより、誘電体層(13)の特性を更に向上させることが出来る。又、このとき、金属薄膜(51)の表面(511)の内、誘電体層(13)で覆われた領域が酸化され、これにより酸化被膜(15)（図３参照）が形成される。従って、上記アニール工程は、金属薄膜(51)の表面(511)を熱処理することにより該金属薄膜(51)の表面(511)を酸化させて酸化被膜(15)を形成する酸化処理工程としても機能することになる。尚、アニール処理には、レーザ照射の他に、マイクロ波加熱、大気又は窒素雰囲気中での加熱（炉などを使用）等、様々な熱処理法を用いることが出来る。
　図１０は、レジスト形成工程の説明に用いられる斜視図である。図１０に示す様に、レジスト形成工程では、素子形成用第１シート(61)にマスキング処理を施す。具体的には、素子形成用第１シート(61)の露出表面の内、次に実行されるメッキ工程においてメッキを付着させたくない領域にレジスト(52)を形成する。本実施形態では、メッキ工程にて誘電体層(13)の表面(131)にのみメッキを付着させるべく、本工程において、金属薄膜(51)の表面(511)の内、誘電体層(13)によって覆われていない領域にレジスト(52)を形成する。これにより、素子形成用第２シート(62)が形成される。
　図１１は、メッキ工程の説明に用いられる斜視図である。図１１に示す様に、メッキ工程では、素子形成用第２シート(62)をメッキ液(９)に浸漬させることにより、素子形成用第２シート(62)に無電解メッキ処理を施す。これにより、図１２に示す様に、各誘電体層(13)上に、コンデンサ素子(１)の第２電極層(12)となる金属薄膜(53)が形成される。本実施形態では、無電解メッキ処理用の金属材料として銅（Ｃｕ）が用いられる。尚、金属薄膜(53)の形成には、メッキ処理の他に、スパッタリング法、蒸着法、スクリーン印刷法、インクジェット法等の手法を用いることが出来る。
　図１３は、レジスト剥離工程の説明に用いられる平面図である。図１３に示す様に、レジスト剥離工程では、金属薄膜(51)の表面(511)上に形成されているレジスト(52)（図１２参照）を剥離し、金属薄膜(51)の表面(511)からレジスト(52)を除去する。これにより、素子形成用第３シート(63)が形成される。尚、レジスト(52)の剥離には、例えば化学的な手法を用いることが出来る。
　図１４は、切断工程の説明に用いられる平面図である。図１４に示す様に、切断工程では、素子形成用第３シート(63)に切断加工を施す。具体的には、図１４に示される破線に沿って金属箔(50)を切断することにより、金属箔(50)から複数の金属箔片(502)を切り出す。このとき、金属箔(50)は、各金属箔片(502)の表面の一部がこれに対応する金属薄膜(53)によって覆われることとなる様に切断される。具体的には、金属箔(50)は、各金属箔片(502)の表面の中央領域が金属薄膜(53)によって覆われると共に、各金属箔片(502)の形状が略正方形となる様に切断される。
　上記切断工程の実行により、図１及び図３に示すコンデンサ素子(１)が完成し、完成したコンデンサ素子(１)は、その厚さ寸法が小さくてシート状のものとなる。具体的には、切り出された金属箔片(502)がコンデンサ素子(１)の第１電極層(11)となり、該金属箔片(502)上に形成されている金属薄膜(51)がコンデンサ素子(１)の金属層(14)となり、該金属箔膜(51)上に形成されている金属薄膜(53)がコンデンサ素子(１)の第２電極層(12)となる。
　上記コンデンサ素子(１)の製造方法によれば、金属層形成工程において、第１電極層(11)となる金属箔(50)の表面(501)が金属層(14)となる金属薄膜(51)によって被覆された後、誘電体層形成工程において、粉末噴射コーティング法を用いて金属薄膜(51)上に誘電体層(13)が形成される。従って、誘電体層(13)の形成時においては、粉末状の誘電体材料が金属薄膜(51)に激しく衝突する一方で、金属箔(50)は、金属薄膜(51)によって誘電体材料の衝突から保護されることになる。従って、金属箔(50)の表面(501)は損傷し難く、金属箔(50)の表面(501)には凹凸が形成され難くなる。ここで、金属薄膜(51)に、金属箔(50)が主成分として含む金属（本実施形態では銅（Ｃｕ））より硬度の高い金属（本実施形態ではニッケル（Ｎｉ））を主成分として含ませることにより、金属薄膜(51)は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属薄膜(51)の表面(511)にも凹凸が形成され難くなり、その結果、作製されたコンデンサ素子(１)において、第１電極層(11)と第２電極層(12)との間の電気的な絶縁抵抗が低下し難くなる。
　又、上記製造方法によれば、作製されたコンデンサ素子(１)において、第１電極層(11)と誘電体層(13)との間に酸化被膜(15)が介在することになる。従って、粉末噴射コーティング法を用いて誘電体層(13)を形成したときに、金属層(14)となる金属薄膜(51)の表面(511)に凹凸が形成された場合であっても、酸化被膜(15)により、第１電極層(11)と第２電極層(12)との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、又はニッケル（Ｎｉ）を主成分として含む金属層(14)の酸化被膜(15)は、高い絶縁特性を有している。これらの金属の中でもニッケル（Ｎｉ）は、その酸化被膜の絶縁特性が特に良い。
　次に、上記コンデンサ素子(１)を用いてコンデンサ内蔵基板を作製する方法について、図面に沿って具体的に説明する。該製造方法においては、素子搭載工程及び積層工程がこの順に実行される。又、素子搭載工程においては、貼着工程及び剥離工程がこの順に実行されることにより、絶縁基板(２)を構成する２枚の絶縁基材(20)(20)（図１９参照）の内、一方の絶縁基材(20)上に１又は複数のコンデンサ素子(１)が搭載される。以下では、絶縁基板(２)に複数のコンデンサ素子(１)が搭載されたコンデンサ内蔵基板を作製する方法について説明する。
　図１５は、貼着工程の説明に用いられる斜視図である。図１５に示す様に、貼着工程では、熱や圧力等の外的な作用を与えることによりコンデンサ素子(１)の貼着と剥離とが可能なキャリアシート(80)を用いて、該キャリアシート(80)の表面の内、複数の所定領域(81)にコンデンサ素子(１)を貼着して添付することにより素子添付シート(８)を作製する。このとき、各コンデンサ素子(１)は、その第１電極層(11)をキャリアシート(80)の表面の所定領域(81)に面接触させた状態で該キャリアシート(80)に貼着される。ここで、所定領域(81)は、コンデンサ素子(１)が搭載されるべき絶縁基材(20)上の所定位置に対応して設定されている。
　図１６は、剥離工程の前段についての説明に用いられる斜視図である。図１６に示す様に、剥離工程の前段では、絶縁基材(20)を構成する一対のプリプレグ(201)(201)とコア材(202)とを、該一対のプリプレグ(201)(201)の間にコア材(202)を挟んで積層する。又、プリプレグ(201)上の所定位置に、素子添付シート(８)を、該素子添付シート(８)に添付されているコンデンサ素子(１)を該プリプレグ(201)に向けた姿勢で重ね合わせる。これにより、一対のプリプレグ(201)(201)、コア材(202)、及び素子添付シート(８)からなる積層体(82)が形成される。
　図１７は、剥離工程の中段についての説明に用いられる斜視図である。図１７に示す様に、剥離工程の中段では、積層体(82)に熱と圧力を与えることにより、一対のプリプレグ(201)(201)とコア材(202)とを熱圧着して絶縁基材(20)を形成すると共に、素子添付シート(８)が重なっているプリプレグ(201)の表面に、該素子添付シート(８)に添付されているコンデンサ素子(１)を熱圧着する。このとき、素子添付シート(８)には熱が与えられているので、コンデンサ素子(１)はキャリアシート(80)から剥離し易くなっている。
　図１８は、剥離工程の後段についての説明に用いられる斜視図である。図１８に示す様に、剥離工程の後段では、キャリアシート(80)を絶縁基材(20)から引き剥がすことにより、各コンデンサ素子(１)をキャリアシート(80)から剥離する。これにより、複数のコンデンサ素子(１)が、絶縁基材(20)上の所定位置に搭載されることになる。
　尚、プリプレグ(201)の表面へのコンデンサ素子(１)の接着強度が、キャリアシート(80)への該コンデンサ素子(１)の接着強度より大きい場合には、キャリアシート(80)として、熱剥離性のないシート、例えば粘着性を有するＰＥＴ（ポリエチレンテレフタレート）シート等を用いることが出来る。
　図１９は、積層工程の説明に用いられる斜視図である。図１９に示す様に、積層工程では、絶縁基材(20)上に、絶縁基板(２)を構成する別の絶縁基材(20)を積層する。これにより、積層された２つの絶縁基材(20)により絶縁基板(２)が形成される。
　その後、図１に示す様に、絶縁基板(２)に、各コンデンサ素子(１)に対応する第１導電ビア(31)と第２導電ビア(32)とを形成し、絶縁基板(２)の上面(21)に、各コンデンサ素子(１)に対応するグランド端子(41)と電源端子(42)とを形成する。これにより、コンデンサ内蔵基板が完成することになる。
　上記コンデンサ内蔵基板の製造方法において絶縁基材(20)上に搭載するコンデンサ素子(１)は、その厚さ寸法が小さくてシート状のものである。この様なコンデンサ素子(１)は、これを絶縁基材(20)上に搭載するときに高いハンドリング性能を必要とする。このため、絶縁基材(20)上に搭載せんとするコンデンサ素子(１)を個々にハンドリングしたのでは、絶縁基材(20)上にコンデンサ素子(１)を搭載する素子搭載工程が煩雑になる。
　上記製造方法によれば、コンデンサ素子(１)が添付された素子添付シート(８)を用いて絶縁基材(20)上の所定位置にコンデンサ素子(１)が搭載される。このため、コンデンサ素子(１)を個々にハンドリングする必要がなく、絶縁基材(20)上にコンデンサ素子(１)を搭載する素子搭載工程が簡略化されることになる。
　又、金属箔からなるコンデンサ素子(１)の第１導電層(11)は、それをキャリアシート(80)に貼着した後で剥離した場合でも損傷し難い。従って、上記製造方法の如く、貼着工程にて第１電極層(11)をキャリアシート(80)に貼着した後、剥離工程にてコンデンサ素子(１)をキャリアシート(80)から剥離した場合でも、第１電極層(11)には損傷が生じ難い。
　尚、上記コンデンサ内蔵基板の作製に用いるコンデンサ素子(１)の厚さ寸法は、５μｍ以上１００μｍ以下の範囲内であることが好ましい。なぜなら、該厚さ寸法が５μｍより小さい場合、コンデンサ素子(１)のハンドリングが困難になり、又、抵抗が大きくなる等の問題が生じるからである。又、該厚さ寸法が１００μｍより大きい場合、コンデンサ素子(１)の厚さが影響して絶縁基材(20)の表面上に凹凸が形成され、上記積層工程にて絶縁基材(20)上に別の絶縁基材(20)を積層することが困難になるからである。
　図２０は、上記コンデンサ内蔵基板の第１変形例について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子(１)を第２電極層(12)側から見た平面図である。図２０に示す様に、第１導電ビア(31)が、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)上の２４箇所に形成されると共に、第２導電ビア(32)が、第２電極層(12)の上面(121)上の２５箇所に形成され、これらの第１導電ビア(31)～(31)と第２導電ビア(32)～(32)とが、図２０の紙面において７×７のマトリクス状に配列されていてもよい。
　図２１は、上記コンデンサ内蔵基板の第２変形例について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子(１)を第２電極層(12)側から見た平面図である。図２１に示す様に、上述した図２０に示すコンデンサ内蔵基板において、コンデンサ素子(１)の第１電極層(11)の上面(111)の４箇所に、誘電体層(13)を介して第２電極層(12)が設けられ、該４箇所に設けられた第２電極層(12)が互いに離間して配置されていてもよい。
　本変形例においては、図２１の紙面において７×７のマトリクス状に配列された導電ビアの内、１行目、４行目、及び７行目に配列された導電ビアと１列目、４列目、及び７列目に配列された導電ビアの合計３３個の導電ビアが第１導電ビア(31)であり、その他の１６個の導電ビアが第２導電ビア(32)である。そして、１６個の第２導電ビア(32)は、上記４箇所に設けられた第２電極層(12)に４個ずつ接続されている。
　本変形例に係るコンデンサ内蔵基板によれば、第１導電ビア(31)の本数を増やすことが出来、その結果、第１導電ビア(31)には、第２導電ビア(32)との間の距離が最も小さいものが多く存在することになる。よって、コンデンサ内蔵基板に生じるインダクタンスを更に小さくすることが出来る。
　図２２は、上記コンデンサ内蔵基板の第３変形例を示した断面図である。図２２に示す様に、上述した図１に示すコンデンサ内蔵基板において、絶縁基板(２)に、コンデンサ素子(１)の第１電極層(11)の第２電極層(12)とは反対側の表面(114)（図１及び図２２の紙面において下面）に電気的に接続された第３導電ビア(33)が更に形成され、該第３導電ビア(33)が、絶縁基板(２)の下面(22)に向けて延び、該下面(22)に第３導電ビア(33)の先端部が露出していてもよい。
　図２３は、上記コンデンサ内蔵基板の第４変形例を示した断面図である。図２３に示す様に、誘電体層(13)は、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われた領域(112)上に形成されると共に、第２電極層(12)によって覆われていない領域(113)上に形成されていてもよい。この場合、第１導電ビア(31)は、誘電体層(13)を貫通して絶縁基板(２)の上面(21)に向けて延びることになる。
　２．第２の実施形態
　図２４は、本発明の第２の実施形態に係るコンデンサ内蔵基板に内蔵されているコンデンサ素子(１)について、その第１電極層(11)と誘電体層(13)との界面近傍の領域を拡大した断面図である。図２４に示す様に、コンデンサ素子(１)において、第１電極層(11)が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、銅（Ｃｕ）からなる群より選ばれる１以上の金属を主成分として含み、第１電極層(11)と誘電体層(13)との間には、金属層(14)を介在させずに、該第１電極層(11)の誘電体層(13)側の表面を酸化することにより形成された酸化被膜(16)を介在させてもよい。
　第１電極層(11)上に誘電体層(13)を形成するとき、ゾルゲル法、スパッタリング法、真空蒸着法、粉末噴射コーティング法等の成膜法が用いられる。ゾルゲル法、スパッタリング法、真空蒸着法を用いて誘電体層(13)を形成した場合、誘電体層(13)にはピンホールやクラックが発生し易い。ここで、本実施形態のコンデンサ素子(１)においては、第１電極層(11)と誘電体層(13)との間に酸化被膜(16)が介在している。従って、誘電体層(13)にピンホールやクラックが発生している場合でも、酸化被膜(16)により、第１電極層(11)と第２電極層(12)との間の電気的な絶縁破壊が防止されることになる。又、粉末噴射コーティング法を用いて誘電体層(13)を形成することにより第１電極層(11)の表面に凹凸が形成された場合であっても、酸化被膜(16)により、第１電極層(11)と第２電極層(12)との間の電気的な絶縁破壊が防止されることになる。
　３．第３の実施形態
　図２５は、本発明の第３の実施形態に係るコンデンサ内蔵基板に内蔵されているコンデンサ素子(１)について、その第１電極層(11)と誘電体層(13)との界面近傍の領域を拡大した断面図である。図２５に示す様に、コンデンサ素子(１)は、金属層(14)上に酸化被膜(15)のない構成を有していてもよい。
　本実施形態の構成によれば、粉末噴射コーティング法を用いて誘電体層(13)を形成した場合、粉末状の誘電体材料が金属層(14)に激しく衝突する一方で、第１電極層(11)は、金属層(14)によって誘電体材料の衝突から保護されることになる。従って、第１電極層(11)の表面は損傷し難く、第１電極層(11)の表面には凹凸が形成され難くなる。ここで、金属層(14)に、第１電極層(11)が主成分として含む金属より硬度の高い金属を主成分として含ませることにより、金属層(14)は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属層(14)の表面にも凹凸が形成され難くなり、その結果、コンデンサ素子(１)において第１電極層(11)と第２電極層(12)との間の電気的な絶縁抵抗が低下し難くなる。
　４．第４の実施形態
　上記コンデンサ内蔵基板の他の製造方法について、図面に沿って具体的に説明する。該製造方法においては、素子シート作製工程、貼付け工程、エッチング工程、及び積層工程が、この順に実行される。又、素子シート作製工程においては、金属層形成工程、誘電体層形成工程、アニール工程、レジスト形成工程、メッキ工程、及びレジスト剥離工程が、この順に実行される。
　金属層形成工程では、図５を用いて説明した上記金属層形成工程と同様に、金属箔(50)の表面(501)に、ニッケル（Ｎｉ）を主成分として含む金属薄膜(51)を形成する。尚、金属箔(50)の表面(501)には、ニッケル(Ｎｉ)を主成分として含む金属薄膜(51)に限らず、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、銅（Ｃｕ）からなる群より選ばれる１以上の金属を主成分として含む金属薄膜(51)を形成してもよい。
　図２６（ａ）は、誘電体層形成工程の説明に用いられる斜視図であり、図２６（ｂ）は、図２６（ａ）に示されるＢ－Ｂ線に沿う断面図である。図２６（ａ）及び図２６（ｂ）に示す様に、金属箔(50)には、その複数箇所に、コンデンサ素子(１)の第１電極層(11)となる所定領域(54)が設定されており、誘電体層形成工程では、各所定領域(54)上に存在する金属薄膜(51)の表面(511)に、粉末噴射コーティング法を用いて誘電体層(13)を形成する。このとき、各所定領域(54)上には、誘電体層(13)は、該所定領域(54)の一部を覆うこととなる様に形成される。これにより、金属箔(50)上の金属薄膜(51)の表面(511)に複数の誘電体層(13)が形成された素子形成用第１シート(61)が形成される。尚、誘電体層(13)の形成には成膜装置(７)が用いられる。
　本実施形態では（図２６（ａ）参照）、各所定領域(54)上に、正方形の形状を有する誘電体層(13)が、粉末噴射コーティング法を用いて形成される。このとき、各所定領域(54)上には、誘電体層(13)は、該所定領域(54)の中央部を覆うこととなる様に形成される。
　ここで、粉末噴射コーティング法は、気体に混合された種々の粉末を、該気体の流れを利用してターゲットに噴き付けることにより、該ターゲット上に薄膜を形成する成膜法である。粉末噴射コーティング法には、エアロゾルデポジション法、パウダージェットデポジション法等、種々の成膜法が含まれる。エアロゾルデポジション法及びパウダージェットデポジション法にはそれぞれ、図７及び図８に示す成膜装置(７)が用いられる。
　上記粉末噴射コーティング法によれば、図２６（ａ）及び図２６（ｂ）に示す様に金属薄膜(51)の表面(511)にマスキングを施すことなしに、各所定領域(54)上に存在する金属薄膜(51)の表面(511)に所望の厚さ寸法Ｔの誘電体層(13)を形成することが可能である。具体的には、成膜装置(７)のスキャン回数、スキャン速度、吐出速度等を調整することにより、誘電体層(13)の厚さ寸法Ｔを容易に変更することが出来る。従って、金属薄膜(51)の表面(511)の複数箇所に誘電体層(13)を形成する場合でも、図２６（ｂ）に示す如く誘電体層(13)毎にその厚さ寸法Ｔを変更することが出来、且つその変更を容易に行うことが出来る。又、上記粉末噴射コーティング法によれば、誘電体層(13)毎に噴射する誘電体材料の種類を変更することが出来、且つその変更を容易に行うことが出来る。
　尚、誘電体層形成工程では、金属薄膜(51)の表面(511)の内、金属箔(50)の各所定領域(54)上の領域とは異なる領域にマスキングを施してもよい。この場合においても、上記粉末噴射コーティング法を用いることにより、各所定領域(54)上に存在する金属薄膜(51)の表面(511)に、所望の厚さ寸法の誘電体層(13)を形成することが可能である。又、金属箔(50)の複数の所定領域(54)上に存在する金属薄膜(51)の表面(511)には、厚さ寸法が異なる複数の誘電体層(13)に限らず、成膜面積及び／又は厚さ寸法が互いに異なる複数の誘電体層(13)を形成してもよい。
　図２７は、アニール工程の説明に用いられる斜視図である。図２７に示す様に、アニール工程では、各誘電体層(13)にレーザを照射することにより、該誘電体層(13)にアニール処理を施す。これにより、誘電体層(13)の特性を更に向上させることが出来る。又、このとき、金属薄膜(51)の表面(511)の内、誘電体層(13)で覆われた領域が酸化され、これにより酸化被膜(15)（図３参照）が形成される。従って、上記アニール工程は、金属薄膜(51)の表面(511)を熱処理することにより該金属薄膜(51)の表面(511)を酸化させて酸化被膜(15)を形成する酸化処理工程としても機能することになる。尚、アニール処理には、レーザ照射の他に、マイクロ波加熱、大気又は窒素雰囲気中での加熱（炉などを使用）等、様々な熱処理法を用いることが出来る。
　図２８は、レジスト形成工程の説明に用いられる斜視図である。図２８に示す様に、レジスト形成工程では、素子形成用第１シート(61)にマスキング処理を施す。具体的には、素子形成用第１シート(61)の露出表面の内、次に実行されるメッキ工程においてメッキを付着させたくない領域にレジスト(52)を形成する。本実施形態では、メッキ工程にて誘電体層(13)の表面(131)にのみメッキを付着させるべく、本工程において、金属薄膜(51)の表面(511)の内、誘電体層(13)によって覆われていない領域にレジスト(52)を形成する。これにより、素子形成用第２シート(62)が形成される。
　図２９は、メッキ工程の説明に用いられる斜視図である。図２９に示す様に、メッキ工程では、素子形成用第２シート(62)をメッキ液(９)に浸漬させることにより、素子形成用第２シート(62)に無電解メッキ処理を施す。これにより、図３０に示す様に、各誘電体層(13)上に、コンデンサ素子(１)の第２電極層(12)となる金属薄膜(53)が形成される。本実施形態では、無電解メッキ処理用の金属材料として銅（Ｃｕ）が用いられる。尚、金属薄膜(53)の形成には、メッキ処理の他に、スパッタリング法、蒸着法、スクリーン印刷法、インクジェット法等の手法を用いることが出来る。
　図３１は、レジスト剥離工程の説明に用いられる平面図である。又、図３２は、図３１に示されるＣ－Ｃ線に沿う断面図である。図３１及び図３２に示す様に、レジスト剥離工程では、金属薄膜(51)の表面(511)上に形成されているレジスト(52)（図３０参照）を剥離し、金属薄膜(51)の表面(511)からレジスト(52)を除去する。これにより、金属箔(50)の各所定領域(54)と、該所定領域(54)上に形成された金属薄膜(51)と、該金属薄膜(51)上に形成された誘電体層(13)と、該誘電体層(13)上に形成された金属薄膜(53)とからなる複数の素子部(５)を有する素子シート(６)が形成される。尚、レジスト(52)の剥離には、例えば化学的な手法を用いることが出来る。
　図３３は、貼付け工程の説明に用いられる断面図である。図３３に示す様に、貼付け工程では、絶縁基板(２)を構成する２枚の絶縁基材(20)(20)（図３５参照）の内、一方の絶縁基材(20)の表面に素子シート(６)を貼り付ける。
　図３４は、エッチング工程の説明に用いられる断面図である。図３４に示す様に、エッチング工程では、素子シート(６)の金属箔(50)（図３３参照）にパターンエッチングを施すことにより、該金属箔(50)に設定されている各所定領域(54)を絶縁基材(20)上に残置させる。
　ここで、各所定領域(54)上には、該所定領域(54)の中央部を覆って誘電体層(13)が形成され、該誘電体層(13)上に金属薄膜(53)が形成されている。従って、絶縁基材(20)上に残置した各所定領域(54)は、金属薄膜(53)側の表面の一部、具体的には金属薄膜(53)側の表面の中央領域が、該金属薄膜(53)によって覆われることになる。言い換えると、エッチング工程では、金属箔(50)の内、残置することとなる所定領域(54)の金属薄膜(53)側の表面の一部が該金属薄膜(53)によって覆われることとなる様に、金属箔(50)にパターンエッチングが施される。
　エッチング工程の実行により、素子シート(６)が有する複数の素子部(５)が絶縁基材(20)上の所定位置に残置し、その結果、絶縁基材(20)上に残置した各素子部(５)からコンデンサ素子(１)が形成されることになる。具体的には、各素子部(５)の内、絶縁基材(20)上に残置した金属箔(50)の所定領域(54)がコンデンサ素子(１)の第１電極層(11)となり、該所定領域(54)上に形成されている金属薄膜(51)がコンデンサ素子(１)の金属層(14)となり、該金属薄膜(51)上に誘電体層(13)を介して形成されている金属薄膜(53)が第２電極層(12)となる。
　これにより、絶縁基材(20)上の所定位置に、各コンデンサ素子(１)が搭載されることになる。又、本実施形態においては、図３４に示す様に、右側のコンデンサ素子(１)と左側のコンデンサ素子(１)とでは誘電体層(13)の厚さ寸法Ｔが異なっているので、両コンデンサ素子(１)は、互いに異なった静電容量を有することになる。
　図３４に示す様に本実施形態のエッチング工程においては、金属箔(50)にパターンエッチングを施すことにより、コンデンサ素子(１)の第１電極層(11)の他に、絶縁基板(２)内に形成されるべき電源パターンやグランドパターン等の電極パターン(55)をも形成している。
　図３５は、積層工程の説明に用いられる断面図である。図３５に示す様に、積層工程では、絶縁基材(20)上に、絶縁基板(２)を構成する別の絶縁基材(20)を積層する。これにより、積層された２つの絶縁基材(20)によって絶縁基板(２)が形成される。
　その後、図１に示す様に、絶縁基板(２)に、各コンデンサ素子(１)に対応する第１導電ビア(31)と第２導電ビア(32)とを形成し、絶縁基板(２)の上面(21)に、各コンデンサ素子(１)に対応するグランド端子(41)と電源端子(42)とを形成する。これにより、コンデンサ内蔵基板が完成することになる。
　上記製造方法においては、誘電体層(13)が粉末噴射コーティング法を用いて形成されている。ここで、粉末噴射コーティング法によれば、上述した様に、金属薄膜(51)の表面(511)の複数箇所に誘電体層(13)を形成する場合でも、図２６（ｂ）に示す如く誘電体層(13)毎にその成膜面積及び／又は厚さ寸法Ｔを変更することが出来、且つその変更を容易に行うことが出来る。又、粉末噴射コーティング法によれば、誘電体層(13)毎に噴射する誘電体材料の種類を変更することが出来、且つその変更を容易に行うことが出来る。
　従って、上記製造方法によれば、それが簡易な方法であるにも拘わらず、絶縁基材(20)上の所定位置に所望の静電容量を有するコンデンサ素子(１)を搭載することが出来る。このため、コンデンサ素子(１)の静電容量に関する設計を変更する場合でも、誘電体層(13)を構成する誘電体材料の種類、誘電体層(13)の成膜面積及び誘電体層(13)の厚さ寸法Ｔの少なくとも何れかを変更するだけでよく、コンデンサ素子(１)の配置を設計し直す必要がない。又、金属薄膜(51)の表面(511)にマスキングを施すことなしに誘電体層(13)を形成することが可能であり、従って、コンデンサ内蔵基板の歩留まりを向上させることが出来る。
　又、上記製造方法によれば、金属層形成工程において、第１電極層(11)となる金属箔(50)の表面(501)が金属層(14)となる金属薄膜(51)によって被覆された後、誘電体層形成工程において、粉末噴射コーティング法を用いて金属薄膜(51)上に誘電体層(13)が形成される。従って、誘電体層(13)の形成時においては、粉末状の誘電体材料が金属薄膜(51)に激しく衝突する一方で、金属箔(50)は、金属薄膜(51)によって誘電体材料の衝突から保護されることになる。従って、金属箔(50)の表面(501)は損傷し難く、金属箔(50)の表面(501)には凹凸が形成され難くなる。ここで、金属薄膜(51)に、金属箔(50)が主成分として含む金属（本実施形態では銅（Ｃｕ））より硬度の高い金属（本実施形態ではニッケル（Ｎｉ））を主成分として含ませることにより、金属薄膜(51)は、粉末状の誘電体材料の衝突による損傷を受け難くなる。従って、金属薄膜(51)の表面(511)にも凹凸が形成され難くなり、その結果、作製されたコンデンサ内蔵基板の各コンデンサ素子(１)において、第１電極層(11)と第２電極層(12)との間の電気的な絶縁抵抗が低下し難くなる。
　更に、上記製造方法によれば、作製されたコンデンサ内蔵基板の各コンデンサ素子(１)において、第１電極層(11)と誘電体層(13)との間に酸化被膜(15)が介在することになる。従って、粉末噴射コーティング法を用いて誘電体層(13)を形成したときに、金属層(14)となる金属薄膜(51)の表面(511)に凹凸が形成された場合であっても、酸化被膜(15)により、第１電極層(11)と第２電極層(12)との間の電気的な絶縁破壊が防止されることになる。特に、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、又はニッケル（Ｎｉ）を主成分として含む金属層(14)の酸化被膜(15)は、高い絶縁特性を有している。これらの金属の中でもニッケル（Ｎｉ）は、その酸化被膜の絶縁特性が特に良い。
　更に又、上記製造方法において絶縁基材(20)上に搭載するコンデンサ素子(１)は、その厚さ寸法が小さくてシート状のものである。この様なコンデンサ素子(１)は、これを絶縁基材(20)上に搭載するときに高いハンドリング性能を必要とする。このため、絶縁基材(20)上に搭載せんとするコンデンサ素子(１)を個々にハンドリングしたのでは、絶縁基材(20)上にコンデンサ素子(１)を搭載する工程が煩雑になる。
　上記製造方法によれば、コンデンサ素子(１)はエッチング工程の実行により形成され、該エッチング工程を実行する迄は、コンデンサ素子(１)は素子シート(６)として扱われることになる。よって、コンデンサ素子(１)を個々にハンドリングする必要がなく、絶縁基材(20)上にコンデンサ素子(１)を搭載する工程が簡略化されることになる。
　又、上記製造方法においては、金属箔(50)を絶縁基材(20)上に貼り付ける前に、該金属箔(50)上に、コンデンサ素子(１)の金属層(14)となる金属薄膜(51)、酸化被膜(15)、誘電体層(13)、及びコンデンサ素子(１)の第２電極層(12)となる金属薄膜(53)を形成することにより、素子シート(６)を作製している。従って、金属層(14)となる金属薄膜(51)、酸化被膜(15)、誘電体層(13)、及び第２電極層(12)となる金属薄膜(53)を、絶縁基材(20)上で形成する必要がない。よって、誘電体層(13)及び金属薄膜(51)(53)を形成するための誘電体材料や金属材料が絶縁基材(20)等の別の部品に混入する虞がない。又、コンデンサ素子(１)を形成するために、熱処理、具体的には上記アニール工程を実行する必要がある場合でも、該熱処理により別の部品に悪影響が及ぶ虞もない。
　尚、本発明の各部構成は上記第１～第４の実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上記コンデンサ内蔵基板の製造方法は、絶縁基板(２)内の１箇所にのみコンデンサ素子(１)が埋設されているコンデンサ内蔵基板の製造にも適用することが出来る。
　又、上記製造方法において、誘電体層形成工程では、ゾルゲル法、スパッタリング法、真空蒸着法等の成膜法を用いて誘電体層(13)を形成してもよい。該成膜法を用いて誘電体層(13)を形成した場合、誘電体層(13)にはピンホールやクラックが発生し易い。しかし、作製されるコンデンサ素子(１)においては、金属層(14)と誘電体層(13)との間に酸化被膜(15)が介在することになる。従って、誘電体層(13)にピンホールやクラックが発生している場合でも、酸化被膜(15)により、第１電極層(11)と第２電極層(12)との間の電気的な絶縁破壊が防止されることになる。
　更に、上記製造方法において、第１電極層(11)となる金属箔(50)上に金属層(14)となる金属薄膜(51)を形成した直後に、金属薄膜(51)の表面(511)を酸化することにより酸化被膜(15)を形成してもよい。或いは、金属層(14)となる金属箔の表面に予め酸化被膜(15)を形成しておき、該金属箔を第１電極層(11)となる金属箔(50)上の所定領域に貼り付けてもよい。これらの製造方法においては、上記アニール工程は必須の工程ではなく、誘電体層(13)の特性を更に向上させる場合や、作製されるコンデンサ素子(１)の絶縁特性を更に向上させる場合にのみ、アニール工程を実行してもよい。又、これらの製造方法では、熱処理だけでなく、化成処理等の電気化学的な手法を用いて、金属層(14)となる金属薄膜(51)の表面(511)或いは金属箔(50)の表面(501)を酸化させることにより、これらの表面に酸化被膜を形成することが出来る。
　又、上記製造方法においては、第１電極層(11)となる金属箔(50)上にメッキ処理を施すことにより、金属層(14)となる金属薄膜(51)を形成していたが、本発明はこれに限られるものではない。例えば、第１電極層(11)となる金属箔(50)上に、金属層(14)となる別の金属箔を貼り付けてもよい。この場合、該別の金属箔上に誘電体層(13)を形成し、次に誘電体層(13)上に第２電極層(12)を形成した後で、その金属箔を、第１電極層(11)となる金属箔(50)に貼り付けることが出来る。
　更に又、上記コンデンサ内蔵基板において、コンデンサ素子(１)の第２電極層(12)は、金属箔により形成されていてもよい。又、コンデンサ素子(１)の第１電極層(11)及び第２電極層(12)の形状は略正方形に限定されるものではなく、第１電極層(11)及び第２電極層(12)には様々な形状を採用することが出来る。
　又、上記コンデンサ内蔵基板において、第１導電ビア(31)は、絶縁基板(２)内の１箇所にだけ形成されていてもよい。同様に、第２導電ビア(32)は、絶縁基板(２)内の１箇所にだけ形成されていてもよい。
(１)　コンデンサ素子
(11)　第１電極層
(12)　第２電極層
(13)　誘電体層
(14)　金属層
(15)　酸化被膜
(16)　酸化被膜
(２)　絶縁基板
(20)　絶縁基材
(31)　第１導電ビア
(32)　第２導電ビア
(33)　第３導電ビア
(41)　グランド端子
(42)　電源端子
(５)　素子部
(50)　金属箔
(51)　金属薄膜（金属層）
(53)　金属薄膜（第２の金属層）
(54)　所定領域
(６)　素子シート
(７)　成膜装置
(８)　素子添付シート
(80)　キャリアシート
(81)　所定領域

Claims (14)

  1. 　第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えたコンデンサ素子において、前記第１電極層と誘電体層との間には、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層と、該金属層の誘電体層側の表面を酸化することにより形成された酸化被膜とが介在していることを特徴とするコンデンサ素子。
  2. 　第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えたコンデンサ素子において、前記第１電極層は、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含み、前記第１電極層と誘電体層との間には、該第１電極層の誘電体層側の表面を酸化することにより形成された酸化被膜が介在していることを特徴とするコンデンサ素子。
  3. 　第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えたコンデンサ素子において、前記第１電極層と誘電体層との間には、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層が介在していることを特徴とするコンデンサ素子。
  4. 　前記第１電極層は銅を主成分として含み、前記金属層はニッケルを主成分として含んでいる請求項１又は請求項３に記載のコンデンサ素子。
  5. 　前記第１電極層は、前記第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されている請求項１乃至請求項３の何れかに記載のコンデンサ素子。
  6. 　前記第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該第２電極層は互いに離間している請求項５に記載のコンデンサ素子。
  7. 　請求項１乃至請求項３の何れかに記載のコンデンサ素子と、絶縁基板とを具え、該絶縁基板内に前記コンデンサ素子を埋設することにより該絶縁基板に前記コンデンサ素子が内蔵されているコンデンサ内蔵基板。
  8. 　第１電極層と、該第１電極層上に形成された誘電体層と、該誘電体層上に形成された第２電極層とを具えたコンデンサ素子を製造する方法であって、
    　前記第１電極層上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成する金属層形成工程と、
    　前記金属層上に、粉末噴射コーティング法を用いて前記誘電体層を形成する誘電体層形成工程と、
    　前記誘電体層上に前記第２電極層を形成する電極層形成工程
    とを有するコンデンサ素子の製造方法。
  9. 　前記金属層を形成する金属層形成工程の実行後、該金属層の表面に化成処理又は熱処理を施すことにより該金属層の表面を酸化させて酸化被膜を形成する酸化処理工程を更に有する請求項８に記載のコンデンサ素子の製造方法。
  10. 　第１電極層と第２電極層との間に誘電体層が介在した１又複数のコンデンサ素子と、絶縁基板とを具え、該絶縁基板内にコンデンサ素子を埋設することにより該絶縁基板にコンデンサ素子が内蔵されたコンデンサ内蔵基板を製造する方法であって、
    　金属箔を用いて、該金属箔の内、前記１又複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成し、その後、該金属層上に、粉末噴射コーティング法を用いて誘電体層を形成し、更にその後、該誘電体層上に前記第２電極層となる第２の金属層を形成することにより、前記金属箔の所定領域と、該所定領域上に形成された金属層と、該金属層上に形成された誘電体層と、該誘電体層上に形成された第２の金属層とからなる１又は複数の素子部を有する素子シートを作製する素子シート作製工程と、
    　前記素子シートを、前記絶縁基板を構成する２つの絶縁基材の内、一方の絶縁基材上に貼り付ける貼付け工程と、
    　前記金属箔にエッチングを施して前記一方の絶縁基材上に前記１又は複数の所定領域を残置させることにより、該一方の絶縁基板上に、前記素子シートの１又は複数の素子部からなる前記１又は複数のコンデンサ素子を形成するエッチング工程と、
    　前記一方の絶縁基材上に他方の絶縁基材を積層することにより前記絶縁基板を形成する積層工程
    とを有するコンデンサ内蔵基板の製造方法。
  11. 　前記素子シート作製工程では更に、前記金属層を形成した後、該金属層の表面に化成処理又は熱処理を施すことにより該金属層の表面を酸化させて酸化被膜を形成する請求項１０に記載のコンデンサ内蔵基板の製造方法。
  12. 　第１電極層と第２電極層との間に誘電体層が介在した１又は複数のコンデンサ素子となる１又は複数の素子部を有する素子シートであって、
    　金属箔と、
    　前記金属箔の内、前記１又複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に形成されて、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層と、
    　前記金属層上に形成された誘電体層と、
    　前記誘電体層上に形成されて、前記コンデンサ素子の第２電極層となる第２の金属層とを具え、前記素子部は、前記金属箔の所定領域と、該所定領域上に形成された前記金属層と、該金属層上に形成された前記誘電体層と、該誘電体層上に形成された前記第２の金属層とからなる素子シート。
  13. 　前記金属層と誘電体層との間には、該第金属層の誘電体層側の表面を酸化することにより形成された酸化被膜が介在している請求項１２に記載の素子シート。
  14. 　第１電極層と第２電極層との間に誘電体層が介在した１又は複数のコンデンサ素子となる１又は複数の素子部を有する素子シートを作製する方法であって、
    　金属箔を用いて、該金属箔の内、前記１又は複数のコンデンサ素子の第１電極層となる１又は複数の所定領域上に、アルミニウム、チタン、タンタル、ニオブ、ニッケル、銅からなる群より選ばれる１以上の金属を主成分として含む金属層を形成する金属層形成工程と、
    　前記金属層上に、粉末噴射コーティング法を用いて誘電体層を形成する誘電体層形成工程と、
    　前記誘電体層上に前記第２電極層となる第２の金属層を形成する第２の金属層形成工程とを有し、前記素子部は、前記金属箔の所定領域と、該所定領域上に形成された前記金属層と、該金属層上に形成された前記誘電体層と、該誘電体層上に形成された前記第２の金属層とからなる素子シートの製造方法。
PCT/JP2011/053640 2010-03-26 2011-02-21 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法 WO2011118308A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010071841A JP2013127993A (ja) 2010-03-26 2010-03-26 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP2010-071841 2010-03-26

Publications (1)

Publication Number Publication Date
WO2011118308A1 true WO2011118308A1 (ja) 2011-09-29

Family

ID=44672880

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/053640 WO2011118308A1 (ja) 2010-03-26 2011-02-21 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法

Country Status (2)

Country Link
JP (1) JP2013127993A (ja)
WO (1) WO2011118308A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228390A (ja) * 2010-04-16 2011-11-10 Fujitsu Ltd キャパシタ及びその製造方法
JP2017224757A (ja) * 2016-06-16 2017-12-21 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
WO2018034753A3 (en) * 2016-08-18 2018-06-14 Qualcomm Incorporated Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216713A (ja) * 1988-07-04 1990-01-19 Sumitomo Metal Ind Ltd 電解コンデンサ用電極材料とその製造方法
JPH1154366A (ja) * 1997-07-31 1999-02-26 Hokuriku Electric Ind Co Ltd キャパシタとその製造方法
JP2001203455A (ja) * 1999-11-12 2001-07-27 Matsushita Electric Ind Co Ltd コンデンサ搭載金属箔およびその製造方法、ならびに回路基板およびその製造方法
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2008172186A (ja) * 2006-03-29 2008-07-24 Matsushita Electric Ind Co Ltd 電極箔の製造方法
JP2008205112A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 電解コンデンサおよびその製造方法
JP2008258404A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd コンデンサ用電極箔
JP2008270525A (ja) * 2007-04-20 2008-11-06 Fujitsu Ltd 電解コンデンサ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216713A (ja) * 1988-07-04 1990-01-19 Sumitomo Metal Ind Ltd 電解コンデンサ用電極材料とその製造方法
JPH1154366A (ja) * 1997-07-31 1999-02-26 Hokuriku Electric Ind Co Ltd キャパシタとその製造方法
JP2001203455A (ja) * 1999-11-12 2001-07-27 Matsushita Electric Ind Co Ltd コンデンサ搭載金属箔およびその製造方法、ならびに回路基板およびその製造方法
JP2004103967A (ja) * 2002-09-12 2004-04-02 Tdk Corp コンデンサ内蔵基板の製造方法
JP2008172186A (ja) * 2006-03-29 2008-07-24 Matsushita Electric Ind Co Ltd 電極箔の製造方法
JP2008205112A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 電解コンデンサおよびその製造方法
JP2008258404A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd コンデンサ用電極箔
JP2008270525A (ja) * 2007-04-20 2008-11-06 Fujitsu Ltd 電解コンデンサ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228390A (ja) * 2010-04-16 2011-11-10 Fujitsu Ltd キャパシタ及びその製造方法
JP2017224757A (ja) * 2016-06-16 2017-12-21 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
WO2018034753A3 (en) * 2016-08-18 2018-06-14 Qualcomm Incorporated Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance
US10141908B2 (en) 2016-08-18 2018-11-27 Qualcomm Incorporated Multi-density MIM capacitor for improved passive on glass (POG) multiplexer performance
CN109644558A (zh) * 2016-08-18 2019-04-16 高通股份有限公司 用于改进的玻璃上无源（pog）多路复用器性能的多密度mim电容器
KR20190040486A (ko) * 2016-08-18 2019-04-18 퀄컴 인코포레이티드 개선된 pog(passive on glass) 멀티플렉서 성능을 위한 다밀도 mim 커패시터
JP2019533300A (ja) * 2016-08-18 2019-11-14 クアルコム，インコーポレイテッド 改善されたパッシブオンガラス（ｐｏｇ）マルチプレクサ性能のための多密度ｍｉｍキャパシタ
CN109644558B (zh) * 2016-08-18 2021-06-11 高通股份有限公司 用于改进的多路复用器性能的多密度mim电容器
JP7051814B2 (ja) 2016-08-18 2022-04-11 クアルコム，インコーポレイテッド 改善されたパッシブオンガラス（ｐｏｇ）マルチプレクサ性能のための多密度ｍｉｍキャパシタ
KR102529815B1 (ko) * 2016-08-18 2023-05-08 퀄컴 인코포레이티드 개선된 pog(passive on glass) 멀티플렉서 성능을 위한 다밀도 mim 커패시터

Also Published As

Publication number Publication date
JP2013127993A (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
US9773611B2 (en) Chip electronic component and manufacturing method thereof
KR100867038B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
US6838377B2 (en) High frequency circuit chip and method of producing the same
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
US8410536B2 (en) Substrate with embedded patterned capacitance
US10770223B2 (en) High frequency component
KR20200011380A (ko) 적층 세라믹 전자 부품
WO2011118308A1 (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
WO2011118307A1 (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
JP2012227240A (ja) 積層構造体及びその製造方法
WO2012014648A1 (ja) 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
JP2022032641A (ja) 部品内蔵基板
WO2011086796A1 (ja) コンデンサ内蔵基板の製造方法
US20130120904A1 (en) Substrate-incorporated capacitor, capacitor-incorporating substrate provided with the same, and method for manufacturing substrate-incorporated capacitor
CN219677248U (zh) 高频电子部件和模块
WO2012014646A1 (ja) 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板
WO2010137522A1 (ja) 積層構造体及びその製造方法
WO2011086797A1 (ja) コンデンサ内蔵基板の製造方法
JP2004134421A (ja) コンデンサ内蔵配線基板及びその製造方法
WO2021261273A1 (ja) 電子部品
WO2022044515A1 (ja) 高周波電子部品及びモジュール
US20240249885A1 (en) Multilayer ceramic electronic component
US10720338B1 (en) Low temperature cofired ceramic substrates and fabrication techniques for the same
WO2011086795A1 (ja) コンデンサ素子及びコンデンサ内蔵基板
JP2013089614A (ja) 積層構造体及びコンデンサ内蔵基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759116

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11759116

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP