JP2012227240A - 積層構造体及びその製造方法 - Google Patents
積層構造体及びその製造方法 Download PDFInfo
- Publication number
- JP2012227240A JP2012227240A JP2011091689A JP2011091689A JP2012227240A JP 2012227240 A JP2012227240 A JP 2012227240A JP 2011091689 A JP2011091689 A JP 2011091689A JP 2011091689 A JP2011091689 A JP 2011091689A JP 2012227240 A JP2012227240 A JP 2012227240A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- dielectric layer
- electrode layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】積層構造体において高容量化を実現する。
【解決手段】本発明に係る積層構造体は、貫通孔10を有する金属製の基材1と、基材1の表面11上に形成された第1誘電体層21と、基材1の裏面12上に形成された第2誘電体層22と、第1誘電体層21上に形成された第1電極層31と、第2誘電体層22上に形成された第2電極層32と、導電部4と、電気絶縁層5とを備えている。導電部4は、貫通孔10の内側を通って、第1電極層31と第2電極層32とを互いに電気的に接続させている。電気絶縁層5は、導電部4と基材1との間に介在すると共に、樹脂材及び/又は誘電体材料から形成されている。
【選択図】図2
【解決手段】本発明に係る積層構造体は、貫通孔10を有する金属製の基材1と、基材1の表面11上に形成された第1誘電体層21と、基材1の裏面12上に形成された第2誘電体層22と、第1誘電体層21上に形成された第1電極層31と、第2誘電体層22上に形成された第2電極層32と、導電部4と、電気絶縁層5とを備えている。導電部4は、貫通孔10の内側を通って、第1電極層31と第2電極層32とを互いに電気的に接続させている。電気絶縁層5は、導電部4と基材1との間に介在すると共に、樹脂材及び/又は誘電体材料から形成されている。
【選択図】図2
Description
本発明は、コンデンサ回路を有した回路基板や薄膜キャパシタ等の積層構造体、及びその製造方法に関する。
本願に関連する技術として、絶縁基板内に薄膜キャパシタを埋め込む技術が存在する(例えば、特許文献1参照)。この技術により作製された基板は、コンデンサ内蔵基板と呼ばれ、薄膜キャパシタの高密度化が可能である。ここで、薄膜キャパシタは、電極箔と、該電極箔上に形成された誘電体層と、該誘電体層上に形成された電極層とから構成されており、シート状である。
近年、コンデンサ内蔵基板の小型化や、コンデンサ内蔵基板に搭載する能動素子の高性能化に伴い、薄膜キャパシタの高容量化が望まれている。具体的には、薄膜キャパシタについて、その単位面積あたりの静電容量を増大させることが望まれている。しかしながら、従来の薄膜キャパシタは、誘電体層が1層だけ積層された単層構造を有しているに過ぎない。このため、従来の薄膜キャパシタにおいては、その高容量化に限界があった。
そこで本発明の目的は、積層構造体において高容量化を実現することである。
本発明に係る積層構造体は、貫通孔を有する金属製の基材と、前記基材の表面上に形成された第1誘電体層と、前記基材の裏面上に形成された第2誘電体層と、前記第1誘電体層上に形成された第1電極層と、前記第2誘電体層上に形成された第2電極層と、導電部と、電気絶縁層とを備えている。導電部は、前記貫通孔の内側を通って、前記第1電極層と第2電極層とを互いに電気的に接続させている。電気絶縁層は、前記導電部と基材との間に介在すると共に、樹脂材及び/又は誘電体材料から形成されている。
上記積層構造体の具体的構成において、前記第1電極層には、互いに離間して配置された第1電極部と第2電極部とが形成され、前記第1誘電体層には、該第1誘電体層を貫通した導電ビアが形成されている。そして、前記第1電極部と基材とが、前記導電ビアを介して互いに電気的に接続され、前記第2電極部と第2電極層とが、前記導電部を介して互いに電気的に接続されている。
本発明に係る積層構造体の製造方法は、工程(a)〜(g)を有している。工程(a)では、金属製の基材の表面上に第1誘電体層を形成する。工程(b)では、前記基材の裏面上に第2誘電体層を形成する。工程(c)では、前記第1誘電体層上に第1電極層を形成する。工程(d)では、前記第2誘電体層上に第2電極層を形成する。工程(e)は、前記工程(a)乃至工程(d)の何れかの後に実行される。工程(e)では、該工程(e)に至る迄の過程で作製された積層体に対して、該積層体をその表面から裏面まで貫通する貫通孔を形成する。工程(f)では、前記貫通孔の形成により出現する前記基材の露出面を、電気絶縁層によって被覆する。工程(g)は、前記工程(f)の後に実行される。工程(g)では、前記貫通孔内に、第1電極層と第2電極層とを互いに電気的に接続させる導電部を形成する。
本発明に係る積層構造体の他の製造方法は、工程(h)〜(m)を有している。工程(h)では、貫通孔を有する金属製の基材の表面上に第1誘電体層を形成する。工程(i)では、前記基材の裏面上に第2誘電体層を形成する。工程(j)では、前記貫通孔の内周面を電気絶縁層によって被覆する。工程(k)では、前記第1誘電体層上に第1電極層を形成する。工程(l)では、前記第2誘電体層上に第2電極層を形成する。工程(m)は、前記工程(j)の後に実行される。工程(m)では、前記貫通孔内に、第1電極層と第2電極層とを互いに電気的に接続させる導電部を形成する。
より具体的には、前記工程(j)は、前記工程(h)及び/又は工程(i)に並行して実行される工程であって、工程(j)では、前記第1誘電体層の一部及び/又は第2誘電体層の一部を前記貫通孔の内周面上に形成し、これにより前記電気絶縁層が形成される。
上記製造方法の具体的態様において、該製造方法は、工程(n)及び工程(o)を更に有している。工程(n)は、前記第1電極層の形成後(工程(c)又は工程(k)の後)に実行される。工程(n)では、該第1電極層に加工を施すことにより、互いに離間して配置される第1電極部と第2電極部とを形成する。そして、前記導電部によって、前記第2電極部と第2電極層とを互いに電気的に接続させる。工程(o)は、前記第1誘電体層の形成後(工程(a)又は工程(h)の後)に実行される。工程(o)では、該第1誘電体層に対して、前記第1電極部と基材とを互いに電気的に接続させる導電ビアを形成する。
本発明に係る積層構造体及びその製造方法によれば、積層構造体の高容量化を実現することが出来る。
図1は、本発明の一実施形態に係る薄膜キャパシタを示した平面図である。図2は、図1に示されるA−A線に沿う断面図である。図2に示す様に、薄膜キャパシタは、電極箔1、第1誘電体層21、第2誘電体層22、第1電極層31、第2電極層32、導電部4、及び電気絶縁層5を備えている。
電極箔1は、金属製の基材である。電極箔1には、該電極箔1をその表面11から裏面12まで貫通した貫通孔10が形成されている。具体的には、貫通孔10は、電極箔1の4箇所に形成されている。電極箔1を構成する金属材料には、銅(Cu)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)、白金(Pt)等、箔を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
第1誘電体層21は、電極箔1の表面11上に形成されている。第2誘電体層22は、電極箔1の裏面12上に形成されている。ここで、第1誘電体層21及び第2誘電体層22の形成にはそれぞれ、ゾル‐ゲル法、MOCVD(Metal Organic Chemical Vapor Deposition)法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法が用いられる。尚、粉末噴射コーティング法は、気体の流れを利用して、粉末をターゲット(電極箔1)に噴き付け、これにより該ターゲット上に粉末を堆積させて薄膜を形成する方法である。粉末噴射コーティング法には、PJD(Powder Jet Deposition)法やAD(Aerosol Deposition)法の方法が存在する。
第1誘電体層21及び第2誘電体層22を構成する誘電体材料にはそれぞれ、チタン酸バリウム(BaTiO3)、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等を主成分とする種々の誘電体材料を用いることが出来る。尚、誘電体材料には、第1誘電体層21及び第2誘電体層22の誘電特性、絶縁特性、及び強度等の物性を向上させるべく、種々の添加物が含まれていてもよい。
第1電極層31は、第1誘電体層21上に形成されている。第2電極層32は、第2誘電体層22上に形成されている。ここで、第1電極層31及び第2電極層32の形成にはそれぞれ、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法が用いられる。又、第1電極層31及び第2電極層32を構成する金属材料にはそれぞれ、銅(Cu)、ニッケル(Ni)、コバルト(Co)、アルミニウム(Al)、白金(Pt)等、薄膜を形成することが可能であって、且つ薄膜キャパシタの電極となり得る物質が用いられる。
図1及び図2に示す様に、第1電極層31には、互いに離間して配置された第1電極部311と第2電極部312とが形成されている。具体的には、第1電極部311は、第1電極層31の4箇所に形成されている(図1参照)。第2電極部312は、4つの第1電極部311〜311をそれぞれ包囲すると共に、各第1電極部311から離間して形成されている。
図2に示す様に、第1誘電体層21には、該第1誘電体層21をその表面から裏面まで貫通した導電ビア6が形成されている。具体的には、導電ビア6は、4つの第1電極部311〜311に1つずつ対応させて、第1誘電体層21の4箇所に形成されている。そして、第1電極部311〜311と電極箔1とが、各第1電極部311に対応する導電ビア6を介して、互いに電気的に接続されている。
導電部4は、4つの貫通孔10〜10に1つずつ対応させて設けられている。各導電部4は、これに対応する貫通孔10の内側を通って延びると共に、第1誘電体層21及び第2誘電体層22を貫いている。そして、第2電極部312と第2電極層32とが、導電部4〜4を介して互いに電気的に接続されている。尚、本実施形態においては、電極箔1の側端面14に沿って別の導電部41が形成されており、該導電部41によって、第2電極部312と第2電極層32とが側端面14側の位置にて互いに電気的に接続されている。
電気絶縁層5は、各導電部4と電極箔1との間に介在すると共に、各貫通孔10の内周面全体を被覆している。本実施形態においては、電気絶縁層5の一部が、各導電部4と第1誘電体層21との間にも介在し、又、各導電部4と第2誘電体層22との間にも介在している。尚、本実施形態においては、導電部41と電極箔1との間に別の電気絶縁層51が介在しており、該電気絶縁層51によって電極箔1の側端面14が覆われている。
電気絶縁層5,51を構成する電気絶縁材料にはそれぞれ、樹脂材又は誘電体材料が用いられる。尚、電気絶縁層5は、各貫通孔10の内周面を酸化させることによって形成された酸化被膜であってもよい。又、電気絶縁層5は、各貫通孔10の内周面に電気絶縁性の高分子材料を付着させることによって形成された高分子層であってもよい。同様に、電気絶縁層51は酸化被膜や高分子層であってもよい。
斯くして、導電部4〜4と電極箔1とは、電気絶縁層5によって互いに電気的に絶縁されている。又、導電部41と電極箔1とは、電気絶縁層51によって互いに電気的に絶縁されている。ここで、各第1電極部311と第2電極部312とは、互いに離間して配置されている。従って、各第1電極部311は、これに対応する導電ビア6に電気的に接続される一方で、導電部4〜4からは電気的に絶縁されている。又、第2電極部312は、導電部4〜4に電気的に接続される一方で、導電ビア6〜6からは電気的に絶縁されている。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、ビア形成工程、電気絶縁層形成工程、電極層形成工程、及びパターニング工程が、順に実行される。
図3は、成膜工程の説明に用いられる断面図である。図3に示す様に、成膜工程では、ゾル‐ゲル法、MOCVD法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法を用いて、電極箔1の表面11上に第1誘電体層21を形成し、又、電極箔1の裏面12上に第2誘電体層22を形成する。これにより、電極箔1に第1誘電体層21と第2誘電体層22とが積層された積層体7を作製する。尚、第2誘電体層22の形成は、第1誘電体層21の形成に並行して行われてもよいし、第1誘電体層21の形成の前又は後に行われてもよい。
成膜工程では、第1誘電体層21及び第2誘電体層22の形成後、該第1誘電体層21及び第2誘電体層22に対して熱処理を施してもよい。尚、該熱処理は、後述する電気絶縁層形成工程の後に実行してもよい。但し、電気絶縁層5を構成する電気絶縁材料として樹脂材や高分子材料を用いる場合には、熱処理は、電気絶縁層形成工程の前に実行されることが好ましい。
図4は、ビア形成工程の説明に用いられる断面図である。図4に示す様に、ビア形成工程では、積層体7に対してレーザ加工等の加工を施すことにより、積層体7の所定箇所に、該積層体7をその表面から裏面まで貫通する第1貫通孔71を形成する。ここで、所定箇所は、導電部4〜4を形成せんとする4箇所に設定されている。第1貫通孔71〜71の形成により、電極箔1に貫通孔10〜10が形成されると共に、各第1貫通孔71の内周面に電極箔1の露出面13(各貫通孔10の内周面)が出現することになる。
ビア形成工程では更に、第1誘電体層21に対してレーザ加工等の加工を施すことにより、第1誘電体層21の内、第1貫通孔71〜71の形成箇所とは別の所定箇所に、該第1誘電体層21をその表面から裏面まで貫通する第2貫通孔72を形成する。これによって、電極箔1の表面11の一部を露出させる。ここで、所定箇所は、導電ビア6〜6を形成せんとする4箇所に設定されている。
図5は、電気絶縁層形成工程の説明に用いられる断面図である。図5に示す様に、電気絶縁層形成工程では、各第1貫通孔71の内周面上に電気絶縁層5を形成し、これにより該電気絶縁層5によって電極箔1の露出面13を被覆する。電気絶縁層5を構成する電気絶縁材料には、樹脂材又は誘電体材料が用いられる。
一例として、樹脂材を用いて電気絶縁層5を形成する場合について説明する。先ず、軟化させた樹脂材を各第1貫通孔71内に滴下することにより、該第1貫通孔71の内周面上に樹脂材の塗布膜を形成する。その後、該塗布膜に対して硬化処理を施す。これにより、各第1貫通孔71の内周面上に樹脂膜が形成され、該樹脂膜が電気絶縁層5となる。尚、塗布膜の形成には、樹脂材の滴下に代えて、ディップコート法、印刷法、スプレーコート法等の手法を用いてもよい。又、塗布膜を形成する際、積層体7に対してマスキング処理を施してもよい。更に又、樹脂材に代えて、誘電体微粒子を主成分として含む分散溶液を用いて、電気絶縁層5となる塗布膜を形成してもよい。
他の例として、電気絶縁層形成工程では、電極箔1の露出面13を酸化させることによって酸化被膜を形成し、該酸化被膜を電気絶縁層5として用いてもよい。例えば、積層体7に対して化成処理や焼成処理等の処理を施すことにより、酸化被膜を形成することが出来る。そして、化成処理を用いる場合には、積層体7に対してマスキング処理を施すことにより、又、焼成処理を用いる場合には、高温に加熱された焼成棒を各第1貫通孔71内に挿入することにより、電極箔1の露出面13を選択的に酸化させることが出来る。
更なる他の例として、電気絶縁層形成工程では、電極箔1の露出面13に電気絶縁性の高分子材料を付着させることによって高分子層を形成し、該高分子層を電気絶縁層5として用いてもよい。例えば、積層体7に対して電着処理を施すことにより、高分子層を形成することが出来る。
尚、本実施形態においては、電気絶縁層形成工程にて更に、積層体7の側端面上に別の電気絶縁層51を形成し、これにより該電気絶縁層51によって電極箔1の側端面14を被覆している。電気絶縁層51を構成する電気絶縁材料には、電気絶縁層5と同様、樹脂材又は誘電体材料が用いられる。又、電気絶縁層51として、酸化被膜や高分子層を形成してもよい。
図6は、電極層形成工程の説明に用いられる断面図である。図6に示す様に、電極層形成工程では、第1誘電体層21上に第1電極層31を形成し、又、第2誘電体層22上に第2電極層32を形成する。ここで、第1電極層31及び第2電極層32の形成にはそれぞれ、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法が用いられる。従って、第1電極層31及び第2電極層32の形成に伴い、該形成に用いられる金属材料の一部によって第1貫通孔71〜71が充填され、或いは、第1電極層31の一部及び/又は第2電極層32の一部が第1貫通孔71〜71内にも形成される。これにより、各第1貫通孔71内に導電部4が形成され、該導電部4〜4によって、第1電極層31と第2電極層32とが互いに電気的に接続される。又、第1電極層31の形成に伴い、該形成に用いられる金属材料の一部によって第2貫通孔72〜72が充填され、或いは、第1電極層31の一部が第2貫通孔72〜72内にも形成される。これにより、第1誘電体層21に導電ビア6〜6が形成され、該導電ビア6〜6によって、第1電極層31と電極箔1とが互いに電気的に接続される。
尚、本実施形態においては、第1電極層31及び第2電極層32の形成に伴い、第1電極層31の一部及び/又は第2電極層32の一部が、電気絶縁層51上にも形成されている。これにより、別の導電部41が形成され、該導電部41によって、第1電極層31と第2電極層32とが積層体7の側端面側の位置にて互いに電気的に接続されることになる。
図7(a)〜図7(c)は、パターニング工程の説明に用いられる断面図である。パターニング工程では先ず、図7(a)に示す様に、第1電極層31の表面上にレジスト膜8を形成することにより、第1電極層31に対してマスキング処理を施す。このとき、第1電極層31の表面の内、第1電極部311〜311を形成せんとする領域P1と、第2電極部312を形成せんとする領域P2とを、レジスト膜8によって被覆し、それ以外の領域上にはレジスト膜8を形成しない。
次に、図7(b)に示す様に、第1電極層31に対してレジスト膜8側からエッチング処理を施す。これにより、第1電極層31の内、レジスト膜8によって覆われている部分を残置させると共に、それ以外の部分を除去する。斯くして、第1電極層31には、第1電極部311〜311と第2電極部312とが形成されることになる。尚、本実施形態においては、エッチング処理により、各領域P1と領域P2との間の領域にて、第1電極層31を構成している金属材料の一部を除去することに加えて、各導電ビア6を構成している金属材料の一部をも除去している。これにより、第1電極部311〜311及び導電ビア6〜6を、第2電極部312から離間させている。
その後、図7(c)に示す様に、第1電極層31の表面からレジスト膜8を除去する。これにより、図1及び図2に示す薄膜キャパシタが完成する。
本実施形態の薄膜キャパシタは、電極箔1、第1誘電体層21、及び第2電極部312によって構成されるコンデンサ部分と、電極箔1、第2誘電体層22、及び第2電極層32によって構成されるコンデンサ部分とを有している。そして、本実施形態の薄膜キャパシタは、これら2つのコンデンサ部分が積層された多層構造を有している。ここで、第2電極層32は、導電部4〜4,41を介して第2電極部312に電気的に接続されている。又、導電部4〜4,41と電極箔1との短絡が、電気絶縁層5,51によって防止されている。従って、電極箔1から第2電極部312へ至る電気的な経路には、第1誘電体層21を通る経路と、第2誘電体層22、第2電極層32、及び導電部4〜4,41を順に通る経路とが存在している。即ち、本実施形態の薄膜キャパシタにおいては、上記2つのコンデンサ部分が並列に接続されている。よって、本実施形態の薄膜キャパシタによれば、単層構造の薄膜キャパシタに比べて単位面積あたりの静電容量が増大する。これにより、薄膜キャパシタの高容量化が実現されている。
又、本実施形態の薄膜キャパシタにおいては、導電部4〜4によって、第2電極部312と第2電極層32とが、これらの外周端の位置に限定されない複数の位置にて電気的に接続されている。従って、第2電極部312と第2電極層32との間に生じる電気抵抗は大きくなり難い。よって、本実施形態の薄膜キャパシタは、多層構造を有しているにも拘らず、インピーダンス特性等の電気特性が低下し難い。
図8は、本実施形態の薄膜キャパシタを用いて作製されたコンデンサ内蔵基板を示した断面図である。図8に示す様に、絶縁基板9は、2つの絶縁基材91,92を積層して構成されている。そして、薄膜キャパシタは、2つの絶縁基材91,92の間に挟み込まれている。ここで、本実施形態の薄膜キャパシタにおいては、図2に示す様に、薄膜キャパシタの電極(陽極又は陰極)の内、電極箔1によって構成される電極が、導電ビア6〜6及び第1電極部311〜311によって第1誘電体層21上に引き出されている。又、第2電極層32によって構成される電極が、導電部4〜4,41を介して第2電極部312に電気的に接続されている。従って、コンデンサ内蔵基板に回路を構築する場合において、図8に示す様に、導電ビア93〜93を用いて、薄膜キャパシタに対して片側(第1電極層31側)から配線することが可能となる。従って、コンデンサ内蔵基板を作製する過程において、回路の構築が容易となる。
図9は、薄膜キャパシタの変形例を示した断面図である。図9に示す様に、上述した薄膜キャパシタにおいて、電気絶縁層5は、第1誘電体層21の一部及び/又は第2誘電体層22の一部によって構成されていてもよい。尚、本変形例においては、電気絶縁層51も、第1誘電体層21の一部及び/又は第2誘電体層22の一部によって構成されている。
本変形例に係る薄膜キャパシタの製造方法では、準備工程、成膜工程、ビア形成工程、電極層形成工程、及びパターニング工程が、順に実行される。尚、本変形例でのパターニング工程は、上述したパターニング工程(図7(a)〜図7(c)参照)と同じであるので、説明を省略する。
図10は、準備工程の説明に用いられる断面図である。図10に示す様に、準備工程では、電極箔1として、貫通孔10〜10を有する金属箔を準備する。
図11は、成膜工程の説明に用いられる断面図である。図11に示す様に、成膜工程では、第1誘電体層21及び第2誘電体層22の形成に加えて、電気絶縁層5,51を形成する。具体的には、第1誘電体層21及び/又は第2誘電体層22の形成に並行して、第1誘電体層21の一部及び/又は第2誘電体層22の一部を各貫通孔10の内周面上に形成する。これにより、電気絶縁層5が形成され、該電気絶縁層5によって各貫通孔10の内周面全体が覆われる。
ここで、電気絶縁層5の形成には、ゾル‐ゲル法、MOCVD法、スパッタリング法、蒸着法、粉末噴射コーティング法等、周知の種々の成膜法の内、貫通孔10〜10内への誘電体層の形成が可能な方法を、適宜選択して用いることが出来る。成膜法として、例えば粉末噴射コーティング法を選択することが出来る。この場合、電極箔1の表面11又は裏面12に対して斜め方向から誘電体粉末を噴き付けることにより、貫通孔10〜10内に誘電体層を効率良く形成することが出来る。このとき、誘電体粉末が噴射されるノズル又は電極箔1を回転させることにより、誘電体粉末の噴付け方向を変化させてもよい。
尚、本変形例においては、成膜工程にて更に、第1誘電体層21及び/又は第2誘電体層22の形成に並行して、第1誘電体層21の一部及び/又は第2誘電体層22の一部を電極箔1の側端面14上にも形成している。これにより、電気絶縁層51が形成され、該電気絶縁層51によって電極箔1の側端面14が覆われる。
成膜工程の後、電気絶縁層5,51上にこれとは別の電気絶縁層を形成することにより、電気絶縁層5,51を別の電気絶縁層によって被覆してもよい。
図12は、ビア形成工程の説明に用いられる断面図である。図12に示す様に、ビア形成工程では、第1誘電体層21に対してレーザ加工等の加工を施すことにより、第1誘電体層21の所定箇所に、該第1誘電体層21をその表面から裏面まで貫通する貫通孔73を形成する。これによって、電極箔1の表面11の一部を露出させる。ここで、所定箇所は、導電ビア6〜6を形成せんとする複数箇所に設定されている。
図13は、電極層形成工程の説明に用いられる断面図である。図13に示す様に、電極層形成工程では、第1誘電体層21上に第1電極層31を形成し、又、第2誘電体層22上に第2電極層32を形成する。ここで、第1電極層31及び第2電極層32の形成にはそれぞれ、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法が用いられる。従って、第1電極層31及び第2電極層32の形成に伴い、該形成に用いられる金属材料の一部によって貫通孔10〜10が充填され、或いは、第1電極層31の一部及び/又は第2電極層32の一部が貫通孔10〜10内にも形成される。これにより、各貫通孔10内に導電部4が形成され、該導電部4〜4によって、第1電極層31と第2電極層32とが互いに電気的に接続される。又、第1電極層31の形成に伴い、該形成に用いられる金属材料の一部によって貫通孔73〜73が充填され、或いは、第1電極層31の一部が貫通孔73〜73内にも形成される。これにより、第1誘電体層21に導電ビア6〜6が形成され、該導電ビア6〜6によって、第1電極層31と電極箔1とが互いに電気的に接続される。
尚、本変形例においては、第1電極層31及び第2電極層32の形成に伴い、第1電極層31の一部及び/又は第2電極層32の一部が、電気絶縁層51上にも形成されている。これにより、別の導電部41が形成され、該導電部41によって、第1電極層31と第2電極層32とが電極箔1の側端面14側の位置にて互いに電気的に接続されることになる。
その後、パターニング工程(図7(a)〜図7(c)参照)を実行することにより、図9に示す薄膜キャパシタが完成する。本変形例に係る薄膜キャパシタにおいても、図1及び図2に示す薄膜キャパシタと同様、薄膜キャパシタの高容量化が実現される。又、インピーダンス特性等の電気特性が低下し難い。更に、コンデンサ内蔵基板を作製する過程において、回路の構築が容易となる。
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上述した薄膜キャパシタは、導電ビア6〜6が設けられていない構成に変形されてもよい。更に、上述した薄膜キャパシタは、導電ビア6〜6が設けられておらず、且つ第1電極層31に第1電極部311〜311と第2電極部312とが形成されていない構成に変形されてもよい。
製造方法の工程順は、上述したものに限定されるものではなく、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、第1貫通孔71〜71の形成(図4参照)及び電気絶縁層形成工程(図5参照)は、電極層形成工程の後に実行されてもよい。この場合、第1貫通孔71〜71の形成は、電極層形成工程の実行により作製された積層体に対して行われる。又、導電部4〜4の形成は、電気絶縁層形成工程の後、電極層形成工程とは別の工程にて行われる。
上述した薄膜キャパシタ及びその製造方法において、電極箔1に代えて、種々の金属製の基材を採用することが出来る。又、上述した薄膜キャパシタ及びその製造方法の各種構成は、コンデンサ回路を有した回路基板等、種々の積層構造体に適用することが出来る。
1 電極箔
10 貫通孔
11 表面
12 裏面
13 露出面
21 第1誘電体層
22 第2誘電体層
31 第1電極層
311 第1電極部
312 第2電極部
32 第2電極層
4 導電部
5 電気絶縁層
6 導電ビア
7 積層体
71 第1貫通孔
10 貫通孔
11 表面
12 裏面
13 露出面
21 第1誘電体層
22 第2誘電体層
31 第1電極層
311 第1電極部
312 第2電極部
32 第2電極層
4 導電部
5 電気絶縁層
6 導電ビア
7 積層体
71 第1貫通孔
Claims (6)
- 貫通孔を有する金属製の基材と、
前記基材の表面上に形成された第1誘電体層と、
前記基材の裏面上に形成された第2誘電体層と、
前記第1誘電体層上に形成された第1電極層と、
前記第2誘電体層上に形成された第2電極層と、
前記貫通孔の内側を通って、前記第1電極層と第2電極層とを互いに電気的に接続させる導電部と、
前記導電部と基材との間に介在すると共に、樹脂材及び/又は誘電体材料から形成された電気絶縁層と
を備える、積層構造体。 - 前記第1電極層には、互いに離間して配置された第1電極部と第2電極部とが形成され、前記第1誘電体層には、該第1誘電体層を貫通した導電ビアが形成されており、
前記第1電極部と基材とが、前記導電ビアを介して互いに電気的に接続され、前記第2電極部と第2電極層とが、前記導電部を介して互いに電気的に接続されている、
請求項1に記載の積層構造体。 - (a)金属製の基材の表面上に第1誘電体層を形成する工程と、
(b)前記基材の裏面上に第2誘電体層を形成する工程と、
(c)前記第1誘電体層上に第1電極層を形成する工程と、
(d)前記第2誘電体層上に第2電極層を形成する工程と、
(e)前記工程(a)乃至工程(d)の何れかの後に実行される工程であって、該工程に至る迄の過程で作製された積層体に対して、該積層体をその表面から裏面まで貫通する貫通孔を形成する工程と、
(f)前記貫通孔の形成により出現する前記基材の露出面を、電気絶縁層によって被覆する工程と、
(g)前記工程(f)の後、前記貫通孔内に、第1電極層と第2電極層とを互いに電気的に接続させる導電部を形成する工程と
を有する、積層構造体の製造方法。 - (h)貫通孔を有する金属製の基材の表面上に第1誘電体層を形成する工程と、
(i)前記基材の裏面上に第2誘電体層を形成する工程と、
(j)前記貫通孔の内周面を電気絶縁層によって被覆する工程と、
(k)前記第1誘電体層上に第1電極層を形成する工程と、
(l)前記第2誘電体層上に第2電極層を形成する工程と、
(m)前記工程(j)の後、前記貫通孔内に、第1電極層と第2電極層とを互いに電気的に接続させる導電部を形成する工程と
を有する、積層構造体の製造方法。 - 前記工程(j)は、前記工程(h)及び/又は工程(i)に並行して実行される工程であって、工程(j)では、前記第1誘電体層の一部及び/又は第2誘電体層の一部を前記貫通孔の内周面上に形成し、これにより前記電気絶縁層が形成される、請求項4に記載の積層構造体の製造方法。
- (n)前記第1電極層の形成後、該第1電極層に加工を施すことにより、互いに離間して配置される第1電極部と第2電極部とを形成する工程と、
(o)前記第1誘電体層の形成後、該第1誘電体層に対して、前記第1電極部と基材とを互いに電気的に接続させる導電ビアを形成する工程と
を更に有し、
前記導電部によって、前記第2電極部と第2電極層とを互いに電気的に接続させる、
請求項3乃至請求項5の何れかに記載の積層構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091689A JP2012227240A (ja) | 2011-04-18 | 2011-04-18 | 積層構造体及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091689A JP2012227240A (ja) | 2011-04-18 | 2011-04-18 | 積層構造体及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012227240A true JP2012227240A (ja) | 2012-11-15 |
Family
ID=47277104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011091689A Withdrawn JP2012227240A (ja) | 2011-04-18 | 2011-04-18 | 積層構造体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012227240A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160021484A (ko) * | 2014-08-18 | 2016-02-26 | (주)포인트엔지니어링 | 접철형 커패시터 |
CN105390284A (zh) * | 2014-09-01 | 2016-03-09 | 普因特工程有限公司 | 电容器 |
KR101623866B1 (ko) * | 2014-08-18 | 2016-05-24 | (주)포인트엔지니어링 | 커패시터 |
WO2019058922A1 (ja) * | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | キャパシタ |
US11285700B2 (en) * | 2016-03-10 | 2022-03-29 | Mitsui Mining & Smelting Co., Ltd. | Multilayer laminate and method for producing multilayer printed wiring board using same |
-
2011
- 2011-04-18 JP JP2011091689A patent/JP2012227240A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105374556B (zh) * | 2014-08-18 | 2019-01-04 | 普因特工程有限公司 | 包括通孔的折叠型电容器 |
KR20160021484A (ko) * | 2014-08-18 | 2016-02-26 | (주)포인트엔지니어링 | 접철형 커패시터 |
CN105374556A (zh) * | 2014-08-18 | 2016-03-02 | 普因特工程有限公司 | 包括通孔的折叠型电容器 |
KR101623866B1 (ko) * | 2014-08-18 | 2016-05-24 | (주)포인트엔지니어링 | 커패시터 |
KR101661141B1 (ko) * | 2014-08-18 | 2016-09-29 | (주)포인트엔지니어링 | 접철형 커패시터 |
US9773617B2 (en) | 2014-08-18 | 2017-09-26 | Point Engineering Co., Ltd. | Folding type capacitor comprising through hole |
CN105390284A (zh) * | 2014-09-01 | 2016-03-09 | 普因特工程有限公司 | 电容器 |
CN105390284B (zh) * | 2014-09-01 | 2019-01-04 | 普因特工程有限公司 | 电容器 |
US11285700B2 (en) * | 2016-03-10 | 2022-03-29 | Mitsui Mining & Smelting Co., Ltd. | Multilayer laminate and method for producing multilayer printed wiring board using same |
JPWO2019058922A1 (ja) * | 2017-09-19 | 2020-03-26 | 株式会社村田製作所 | キャパシタ |
CN110914973A (zh) * | 2017-09-19 | 2020-03-24 | 株式会社村田制作所 | 电容器 |
WO2019058922A1 (ja) * | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | キャパシタ |
US10903309B2 (en) | 2017-09-19 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Capacitor |
CN110914973B (zh) * | 2017-09-19 | 2023-05-30 | 株式会社村田制作所 | 电容器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315138B2 (ja) | 積層セラミックキャパシタ | |
CN101677035B (zh) | 超宽带电容器 | |
US20170047160A1 (en) | Chip electronic component and manufacturing method thereof | |
EP2313900B1 (en) | Substrate with embedded patterned capacitance | |
US10410793B2 (en) | Thin film capacitor and method of manufacturing the same | |
US10679794B2 (en) | Thin film capacitor and electronic apparatus | |
KR101141369B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
KR20160000753A (ko) | 박막형 커패시터 소자 및 이의 제조 방법 | |
JP2012227240A (ja) | 積層構造体及びその製造方法 | |
JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
US10553363B2 (en) | Multilayer ceramic capacitor having via electrode and method of manufacturing the same | |
CN110880417A (zh) | 陶瓷电子组件 | |
JP2018063989A (ja) | 薄膜キャパシタ | |
WO2012014648A1 (ja) | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 | |
WO2011118307A1 (ja) | コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法 | |
US20170338042A1 (en) | Thin-film capacitor and method of manufacturing the same | |
JP2018133362A (ja) | 電子部品内蔵基板 | |
WO2011118308A1 (ja) | コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法 | |
WO2012014647A1 (ja) | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 | |
WO2012014646A1 (ja) | 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板 | |
JP2013089614A (ja) | 積層構造体及びコンデンサ内蔵基板の製造方法 | |
JP2012212750A (ja) | 積層構造体及びその製造方法 | |
WO2011086796A1 (ja) | コンデンサ内蔵基板の製造方法 | |
KR101396744B1 (ko) | 홀 구조를 갖는 커패시터 및 그 제조방법 | |
US20240029960A1 (en) | Thin-film chip resistor-capacitor and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130301 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |