JPWO2019058922A1 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JPWO2019058922A1
JPWO2019058922A1 JP2019543516A JP2019543516A JPWO2019058922A1 JP WO2019058922 A1 JPWO2019058922 A1 JP WO2019058922A1 JP 2019543516 A JP2019543516 A JP 2019543516A JP 2019543516 A JP2019543516 A JP 2019543516A JP WO2019058922 A1 JPWO2019058922 A1 JP WO2019058922A1
Authority
JP
Japan
Prior art keywords
region
main surface
capacitor
bonding pad
trench portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019543516A
Other languages
English (en)
Other versions
JP6853967B2 (ja
Inventor
竹内　雅樹
雅樹 竹内
智行 芦峰
智行 芦峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019058922A1 publication Critical patent/JPWO2019058922A1/ja
Application granted granted Critical
Publication of JP6853967B2 publication Critical patent/JP6853967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有し、第１主面１１０Ａ側に複数のトレンチ部１１１が形成された基材１１０と、基材１１０の第１主面１１０Ａ側で複数のトレンチ部１１１の内側を含む領域に設けられた誘電体膜１３０と、複数のトレンチ部１１１の内側を含む領域であって誘電体膜１３０の上に設けられた導電体膜１４０と、導電体膜１４０と電気的に接続されたボンディングパッド１６１とを備え、複数のトレンチ部１１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、ボンディングパッド１６１の周囲の領域のうち、ボンディングパッド１６１と電気的に接続するボンディングワイヤ１６２が延出される第１方向Ｘに沿った第１領域１０１を避けて第１方向Ｘと交差する第２方向Ｙに沿った第２領域１０２に設けられている。

Description

本発明は、キャパシタに関する。
キャパシタが搭載される電子機器の高機能化・小型化に対応するように、キャパシタは容量密度の向上が求められている。例えば、特許文献１には、基板のスルーホール内に中心導体を中心として誘電体と外側導体とが同軸状に配置された複数のキャパシタ構造部と、基板の表面側に形成され中心導体と電気的に接続された上面配線とを有し、上面配線を接続端子として、接続端子がボンディングワイヤを介して外部端子に接続される半導体装置が開示されている。これにより、チップ面積を拡大しなくてもキャパシタ構造部でのキャパシタ容量を増加させることができる。
ところで、このようなキャパシタの接続端子（ボンディングパッド）とボンディングワイヤは、例えば超音波を用いて互いに接続される。超音波を用いたワイヤボンディングでは、ボンディングワイヤをボンディングパッドに押し当てて、ボンディングワイヤとボンディングパッドとの接合部が一方向に振動するように超音波を掛けることによって、ボンディングワイヤとボンディングパッドを接合させる。超音波の振動方向は、典型的にはボンディングワイヤの延出方向である。
特許第５５２２０７７号公報
特許文献１に図示されるように、ボンディングワイヤの延在方向に沿ってボンディングパッドとキャパシタ構造部が並ぶ場合、ワイヤボンディング時の超音波によってキャパシタ構造部が損傷する恐れがある。
本発明はこのような事情に鑑みてなされたものであり、信頼性の向上を図ることが可能なキャパシタを提供することを目的とする。
本発明の一態様に係るキャパシタは、互いに対向する第１主面及び第２主面を有し、第１主面側に複数のトレンチ部が形成された基材と、基材の第１主面側で複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、複数のトレンチ部の内側を含む領域であって誘電体膜の上に設けられた導電体膜と、導電体膜と電気的に接続されたボンディングパッドとを備え、複数のトレンチ部は、基材の第１主面の法線方向から平面視したとき、ボンディングパッドの周囲の領域のうち、ボンディングパッドと電気的に接続するボンディングワイヤが延出される第１方向に沿った第１領域を避けて第１方向と交差する第２方向に沿った第２領域に設けられている。
本発明の他の一態様に係るキャパシタは、互いに対向する第１主面及び第２主面を有し、第１主面側に複数のトレンチ部が形成された基材と、基材の第１主面側で複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、複数のトレンチ部の内側を含む領域であって誘電体膜の上に設けられた導電体膜と、導電体膜と電気的に接続されたボンディングパッドとを備え、複数のトレンチ部は、基材の第１主面の法線方向から平面視したとき、第１方向に沿って細長い開口形状を有している。
本発明の他の一態様に係るキャパシタは、互いに対向する第１主面及び第２主面を有し、第１主面側に複数のトレンチ部が形成された基材と、基材の第１主面側で複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、複数のトレンチ部の内側を含む領域であって誘電体膜の上に設けられた導電体膜と、導電体膜と電気的に接続されたボンディングパッドとを備え、複数のトレンチ部は、基材の第１主面の法線方向から平面視したとき、ボンディングパッドの周囲の領域のうち、ボンディングパッドと電気的に接続するボンディングワイヤが延出される第１方向に沿った第１領域の開口面積密度が、第１方向と交差する第２方向に沿った第２領域の開口面積密度よりも小さくなるように設けられている。
本発明によれば、信頼性の向上を図ることが可能なキャパシタを提供することが可能となる。
図１は、第１実施形態に係るキャパシタの構成を概略的に示す平面図である。 図２は、図１に示したキャパシタのＩＩ−ＩＩ´線に沿った断面の構成を概略的に示す断面図である。 図３は、第２実施形態に係るキャパシタの構成を概略的に示す平面図である。 図４は、第３実施形態に係るキャパシタの構成を概略的に示す平面図である。 図５は、第４実施形態に係るキャパシタの構成を概略的に示す平面図である。 図６は、第５実施形態に係るキャパシタの構成を概略的に示す平面図である。 図７は、第６実施形態に係るキャパシタの構成を概略的に示す平面図である。 図８は、第７実施形態に係るキャパシタの構成を概略的に示す平面図である。
以下、図面を参照しながら本発明の実施形態について説明する。但し、第２実施形態以降において、第１実施形態と同一又は類似の構成要素は、第１実施形態と同一又は類似の符号で表し、詳細な説明を適宜省略する。また、第２実施形態以降の実施形態において得られる効果について、第１実施形態と同様のものについては説明を適宜省略する。各実施形態の図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
＜第１実施形態＞
まず、図１及び図２を参照しつつ、本発明の第１実施形態に係るキャパシタ１００の構成について説明する。図１は、第１実施形態に係るキャパシタの構成を概略的に示す平面図である。図２は、図１に示したキャパシタのＩＩ−ＩＩ´線に沿った断面の構成を概略的に示す断面図である。
なお、図中に示した第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、それぞれ、互いに直交する方向であるが、互いに交差する方向であればこれに限定されるものではなく、互いに９０°以外の角度で交差する方向であってもよい。また、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、それぞれ交差する異なる方向を意味するものであり、各方向は、図１に示す矢印の正方向に限定されず、矢印とは反対の負方向も含む。
キャパシタ１００は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、第１領域１０１、第２領域１０２、及び第３領域１０３を有する。第３領域１０３は、後述するボンディングパッド１６１と重なる領域であって、基材１１０の第１主面１１０Ａの法線方向から平面視したときにボンディングパッド１６１とほぼ同じ大きさの領域を指す。第１領域１０１は、ボンディングパッド１６１の周囲の領域のうち、第１方向Ｘに沿った領域である。第２領域１０２は、ボンディングパッド１６１の周囲の領域のうち、第２方向Ｙに沿った領域である。第１領域１０１は第１方向Ｘにおいて第３領域１０３と並び、第２領域１０２は第２方向Ｙにおいて第３領域１０３と並んでいる。
第１領域１０１は、第３領域１０３に対して第１方向Ｘの正方向側に位置する第１部分領域１０１Ａと、第３領域１０３に対して第１方向Ｘの負方向側に位置する第２部分領域１０１Ｂとを有する。第１部分領域１０１Ａ及び第２部分領域１０１Ｂは、第１方向Ｘにおいて第３領域１０３と隣接する。第１部分領域１０１Ａ及び第２部分領域１０１Ｂは、一例として、第２方向Ｙに沿った幅が第３領域１０３と同等であり、第１方向Ｘに沿った幅が第３領域１０３と同等である。
第２領域１０２は、第３領域１０３に対して第２方向Ｙの正方向側に位置する第３部分領域１０２Ａと、第３領域１０３に対して第２方向Ｙの負方向側に位置する第４部分領域１０２Ｂとを有する。第３部分領域１０２Ａ及び第４部分領域１０２Ｂは、第２方向Ｙにおいて第３領域１０３と隣接する。第３部分領域１０２Ａ及び第４部分領域１０２Ｂは、一例として、第１方向Ｘに沿った幅が第３領域１０３と同等であり、第２方向Ｙに沿った幅が第３領域１０３と同等である。なお、第１部分領域１０１Ａ、第２部分領域１０１Ｂ、第３部分領域１０２Ａ、及び第４部分領域１０２Ｂの面積は、第３領域１０３よりも大きくてもよく、第３領域１０３の端部からキャパシタ１００の端部まで延在する帯状の領域であってもよい。
キャパシタ１００は、基材１１０、第１導電体膜１２０、誘電体膜１３０、第２導電体膜１４０、絶縁体膜１５０、ボンディングパッド１６１を備えている。キャパシタ１００には、ボンディングワイヤ１６２が接続されている。
基材１１０は、例えば、導電性を有する低抵抗なシリコン基板からなる単層構造である。基材１１０は、第３方向Ｚの正方向側に第１主面１１０Ａを有し、第３方向Ｚの負方向側に第２主面１１０Ｂを有する。第１主面１１０Ａは、例えば結晶方位が＜１００＞と表される結晶面である。第１主面１１０Ａ及び第２主面１１０Ｂは、第１方向Ｘ及び第２方向Ｙによって特定される面と平行な面（以下、「ＸＹ面」と呼ぶ。）である。基材１１０は、水晶等の絶縁性基板であってもよい。また、基材１１０は多層構造でもよく、例えば導電性基板と絶縁体膜からなる積層体であってもよい。
基材１１０は、第１主面１１０Ａ側に複数のトレンチ部１１１が形成されている。トレンチ部１１１は、第１主面１１０Ａ側に開口部を有する有底の凹部であり、例えば底は上面視で円形に形成されている。トレンチ部１１１は、深さが１０μｍ以上５０μｍ以下であり、底の直径が５μｍ程度である。容量を形成する領域にトレンチ部を設けることにより、キャパシタ１００の寸法を増やすことなく、電極の対向面積を増やしてキャパシタ１００の容量値を向上させることができる。なお、トレンチ部１１１の形状や大きさは上記に限定されるものではない。トレンチ部１１１の形状は、例えば、楕円柱状、多角柱状、溝状、又はこれらの組合せであってもよい。トレンチ部１１１の形成方法は特に限定されるものではないが、フォトリソグラフィを利用したドライエッチングによれば、高いアスペクト比で形成することができ、トレンチ部１１１の密度を高めることができる。
トレンチ部１１１は、第１領域１０１を避けて、第２領域１０２に形成されている。トレンチ部１１１は、第２領域１０２から第１方向Ｘに沿った領域にも形成されている。第２領域１０２内に形成されるトレンチ部１１１の数は特に限定されず、第２領域１０２には少なくとも１つのトレンチ部１１１が形成されていればよい。
なお、トレンチ部は、基材１１０の第２主面１１０Ｂ側にも設けられてもよい。第２主面１１０Ｂ側のトレンチ部は、第１領域１０１、第２領域１０２、及び第３領域１０３のいずれの領域に形成されてもよい。但し、第２主面１１０Ｂ側に形成される場合であっても、トレンチ部は、第１主面１１０Ａ側に形成される場合と同様に第１領域１０１を避けて形成されることが望ましい。
第１導電体膜１２０は、基材１１０の第２主面１１０Ｂを覆っている。第１導電体膜１２は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｃｒ（クロム）、等の金属材料によって形成されている。第１導電体膜１２０は、導電性材料であれば金属材料に限定されるものではなく、導電性樹脂等で形成されてもよい。基材１１０が低抵抗シリコン基板であるとき、第１導電体膜１２０及び基材１１０が、キャパシタ１００の下部電極として機能する。なお、基材１１０が絶縁性基板である場合は、トレンチ部１１１の内部に、第１導電体膜、第１導電体膜を覆う誘電体膜、および誘電体膜を覆う第２導電体膜が形成される。つまり、キャパシタが、基材１１０の第１主面１１０Ａ側に形成される。
誘電体膜１３０は、第１主面１１０Ａ側で複数のトレンチ部１１１の内側を含む領域に設けられている。誘電体膜１３０は、第１誘電体層１３１及び第２誘電体層１３２を有している。
第１誘電体層１３１は、基材１１０の第１主面１１０Ａ及びトレンチ部１１１の底面及び内側面を覆っている。第１誘電体層１３１は、絶縁性を有するシリコン酸化物（例えば、ＳｉＯ2）によって形成されている。第１誘電体層１３１の膜厚は、例えば０．３μｍ程度である。基材１１０がシリコン基板である場合、第１誘電体層１３１は、基材１１０を熱酸化させることでシリコンの表面酸化膜として形成することができる。第１誘電体層１３１は、誘電体膜１３０の下地となる基材１１０との密着性を向上させることができる。
第２誘電体層１３２は、第１誘電体層１３１の上に設けられている。第２誘電体層１３２は、基材１１０の第１主面１１０Ａの上方のみならず、トレンチ部１１１によって基材１１０の第１主面１１０Ａ側に形成される空間の内部にも設けられている。第２誘電体層１３２は、シリコン酸窒化物（ＳｉＯＮ）やシリコン窒化物（Ｓｉ3Ｎ4）等のシリコン窒化物系の誘電体材料によって形成されている。第２誘電体層１３２の膜厚は、例えば１μｍ程度である。第２誘電体層１３２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の蒸着法によって設けられる。第２誘電体層１３２は、第１誘電体層１３１よりも誘電率が高い誘電体によって形成されることで、キャパシタ１００の容量密度を向上させることができる。また、第１誘電体層１３１が圧縮応力を有するシリコン酸化膜からなり第２誘電体層１３２が引張応力を有するシリコン窒化物からなることで、誘電体膜１３０は内部応力を緩和することができる。このように、第１誘電体層１３１及び第２誘電体層１３２の一方が圧縮応力を有し他方が引張応力を有することで、誘電体膜１３０の内部応力に起因したキャパシタ１００の損傷を抑制することができる。
誘電体膜１３０は、さらに別の誘電体層を備える３層以上の多層構造であってもよい。第２誘電体層１３２を多層構造とすることによって、容量値、耐電圧、内部応力、等の調整をより自由に行うことができる。なお、第１誘電体層１３１はシリコン酸化物系の誘電体材料に限定されるものではなく、他の酸化物やシリコン窒化物等からなる誘電体材料によって形成されてもよい。また、第２誘電体層１３２も、シリコン窒化物系の誘電体材料に限定されるものではなく、例えば、Ａｌ2Ｏ3、ＨｆＯ2、Ｔａ2Ｏ5、ＺｒＯ2等の酸化物
からなる誘電体材料によって形成されてもよい。
誘電体膜１３０は、充分な膜厚（例えば１μｍ以上）で形成することができるならば、単層構造であってもよい。但し、誘電体膜１３０の膜厚は、トレンチ部１１１の深さや幅よりも小さいことが求められる。これによって、トレンチ部１１１の内部空間が、誘電体膜１３０によって埋められる事態を回避することができる。つまり、電極の対向面積の減少によるキャパシタ１００の容量密度の低下を抑制することができる。
第２導電体膜１４０は、トレンチ部１１１の内側を含む領域であって、誘電体膜１３０の上に設けられている。第２導電体膜１４０は、キャパシタ１００の上部電極として機能し、下部電極（基材１１０及び第１導電体膜１２０）との間に容量を形成する。つまり、基材１１０と第２導電体膜１４０とが誘電体膜１３０を挟んで対向する面積が、キャパシタ１００における電極の対向面積に相当する。
第２導電体膜１４０は、第１導電体層１４１及び第２導電体層１４２を有する。第１導電体層１４１は、誘電体膜１３０の上に形成され、トレンチ部１１１によって基材１１０の第１主面１１０Ａ側に形成される空間の内部にも設けられている。第１導電体層１４１は、例えばｐ型又はｎ型の多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜である。第２導電体層１４２は、第１導電体層１４１の上に設けられている。第２導電体層１４２は、例えば、第１導電体膜１２０の説明で挙げた金属材料によって形成される。第２導電体層１４２は金属材料に限定されるものではなく、導電性樹脂等の導電性材料によって形成されてもよい。第１導電体層１４１及び第２導電体層１４２は、例えば、ＣＶＤやＰＶＤ等の蒸着法によって形成される。
絶縁体膜１５０は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、第２導電体膜１４０の端部を覆っている。絶縁体膜１５０は、第３領域１０３において、第２導電体膜１４０を露出させている。絶縁体膜１５０は、例えばポリイミド（ＰＩ）膜であるが、他の有機絶縁体膜でもよく、シリコン酸化物やシリコン窒化物等の無機絶縁体膜であってもよい。絶縁体膜１５０は、沿面放電によるリーク電流の発生を抑制することができる。つまり、キャパシタ１００を高耐圧化することができる。また、絶縁体膜１５０は、第２導電体膜１４０の内部応力が誘電体膜１３０へ伝達することにより、誘電体膜１３０の損傷を抑制することができる。なお、絶縁体膜１５０の誘電率が誘電体膜１３０よりも大きい場合、第２導電体膜１４０からの漏れ電界を抑制することができる。反対に絶縁体膜１５０の誘電率が誘電体膜１３０よりも小さい場合、第２導電体膜１４０による寄生容量の形成を抑制することができる。
ボンディングパッド１６１は、第３領域１０３において、第２導電体膜１４０の上に設けられ、第２導電体膜１４０と電気的に接続されている。ボンディングパッド１６１の形態は特に限定されるものではなく、例えば絶縁体膜１５０の上に設けられ、絶縁体膜１５０を貫通するビアホールを介して第２導電体膜１４０と電気的に接続されてもよく、第３領域１０３において露出した第２導電体膜１４０がボンディングパッド１６１として機能してもよい。
ボンディングパッド１６１は、熱応力によるキャパシタ１００への負荷を分散するため、等方的な熱膨張率を有することが望ましいが、異方的な熱膨張率を有してもよい。キャパシタ１００は、ボンディングパッド１６１と重なる領域（第３領域１０３）にトレンチ部１１１が形成されておらず、ボンディングパッド１６１の周辺領域では、第１領域１０１にトレンチ部１１１が形成されておらず第２領域１０２にトレンチ部１１１が形成されているため、第１方向Ｘに沿った変位に対する剛性が、第２方向Ｙに沿った変位に対する剛性よりも高い。また、内部応力はトレンチ部１１１の角部に集中しやすい。これらのことから、ボンディングパッド１６１が異方的な熱膨張率を有する場合には、第１方向Ｘにおける熱膨張率が第２方向Ｙにおける熱膨脹率よりも大きくなるように設計することが望ましい。これによれば、ボンディングパッド１６１に起因した熱応力によるキャパシタ１００の損傷、例えば誘電体膜１３０の損傷によるリーク電流の発生など、を抑制することができる。
ボンディングワイヤ１６２は、ボンディングパッド１６１と電気的に接続され、ボンディングパッド１６１との接合部から第１方向Ｘの正方向側に延出している。ボンディングワイヤ１６２は、例えば、ＣｕやＡｌによって形成されている。本実施形態にかかるキャパシタ１００は、ボンディングワイヤ１６２を含まない構成である。但し、本実施形態にかかるキャパシタ１００は、ボンディングワイヤ１６２を含む構成であってもよい。キャパシタ１００がボンディングワイヤ１６２を含まない構成である場合、第１方向Ｘは、ボンディングパッド１６１に電気的に接続することとなるボンディングワイヤ１６２が延出される方向に相当する。キャパシタ１００がボンディングワイヤ１６２を含む構成である場合、第１方向Ｘは、ボンディングパッド１６１に電気的に接続されたボンディングワイヤ１６２が延出する方向に相当する。
ボンディングワイヤ１６２は、超音波を用いたワイヤボンディングによってボンディングパッド１６１に接合される。本実施形態において、ワイヤボンディングは、ボンディングワイヤ１６２をボンディングパッド１６１に押し付ける工程と、ボンディングパッド１６１とボンディングワイヤ１６２の接触部分において第１方向Ｘに沿った方向に振動する超音波をかける工程と、ボンディングワイヤ１６２を第３方向Ｚ及び第１方向Ｘに沿って引き回す工程と、を含む。ボンディングパッド１６１とボンディングワイヤ１６２との接触部分は、超音波の振動エネルギにより接合される。キャパシタ１００の第１方向Ｘに沿った変位に対する剛性が、第２方向Ｙに沿った変位に対する剛性よりも高いため、キャパシタ１００は、ワイヤボンディング時の超音波振動に対する耐久性が高い。つまり、ワイヤボンディングによるキャパシタ１００の損傷を抑制することができる。
キャパシタ１００がＣｕワイヤやパワーデバイスに用いられる太線ワイヤである場合、ワイヤボンディングにおいて、ボンディングワイヤ１６２をボンディングパッド１６１へ押し付けるのに必要な圧力が増大する。また、ボンディングパッド１６１とボンディングワイヤ１６２との接触部分を接合するのに必要な超音波の振動エネルギも増大する。また、ボンディングワイヤ１６２を引き回すのに必要な張力が増大する。つまり、Ｃｕワイヤ、太線ワイヤやボンディングリボンの場合、ワイヤボンディング時にキャパシタ１００へかかる物理的な負担が増大することから、本実施形態に係る態様を採用するとさらに効果的である。
上記において、トレンチ部が独立したキャパシタ素子に形成される構成を例に挙げて説明したが、本実施形態の態様はこれに限定されるものではない。例えば、他の電子素子（例えば受動素子又は能動素子）が表面に実装された又は内部に作り込まれた基板（例えばインターポーザ又はマザーボード）の一部の領域に本実施形態に係るキャパシタの構成を適用してもよい。言い換えれば、本実施形態に係るキャパシタは、キャパシタとしての機能のみを有する独立したデバイスに限らず、キャパシタ及び他の電子素子の機能を有するデバイスであってもよい。
また、本実施形態では、ボンディングパッド１６１と実質的に同じ幅を有する、第１領域１０１及び第２領域１０２を基準として、トレンチ部１１１が第１領域１０１を避けて第２領域１０２に形成される態様を説明したが、第１主面１１Ａ側に設けられるトレンチ部１１１が、ボンディングパッド１６１を基準として、第１方向（ボンディングワイヤ１６２の延出方向に沿った方向であり、図１ではＸ方向）に沿った第１領域を避けて第２領域に設けられていれば、各領域の平面視における大きさは上記態様に限定されるものではない。
次に、他の実施形態について説明する。以下のそれぞれの実施形態では、上記の第１実施形態と共通の事柄については記述を省略し、異なる点についてのみ説明する。第１実施形態と同様の符号が付された構成は、第１実施形態における構成と同様の構成及び機能を有するものとし、詳細な説明を省略する。同様の構成による同様の作用効果については言及しない。
＜第２実施形態＞
図３を参照しつつ、第２実施形態にかかるキャパシタ２００の構成について説明する。図３は、第２実施形態に係るキャパシタの構成を概略的に示す平面図である。
第２実施形態にかかるキャパシタ２００は、第１領域２０１における数が第２領域２０２における数よりも少なくなるように複数のトレンチ部２１１が設けられている点で、第１実施形態にかかるキャパシタ１００と相違している。つまり、複数のトレンチ部２１１は、第１領域２０１の開口面積密度が第２領域２０２の開口面積密度よりも小さくなるように、第１領域２０１にも設けられている。なお、開口面積とは、基材の第１主面を含むＸＹ面において、トレンチ部２１１の開口部が占める面積に相当する。
複数のトレンチ部２１１のそれぞれの開口面積は、第１領域２０１と第２領域２０２とで略等しい。第１領域２０１において隣り合うトレンチ部２１１の間隔が、第２領域２０２におけるトレンチ部２１１の間隔よりも広い。このため、第１領域２０１の剛性は、第２領域２０２の剛性よりも高い。なお、複数のトレンチ部２１１の開口面積密度は、第１部分領域２０１Ａと第２部分領域２０１Ｂとで異なっていてもよい。例えば、第１部分領域２０１Ａにおける開口面積密度を第２部分領域２０１Ｂにおける開口面積密度よりも小さくすることで、第１部分領域２０１Ａの剛性を第２部分領域２０１Ｂの剛性よりも高くすることができる。つまり、ボンディングワイヤの引き回しに際しての張力に起因したキャパシタ２００の破損を抑制することができる。なお、トレンチ部２１１の開口形状は、第１領域２０１及び第２領域２０２のそれぞれにおいて異なっていてもよく、これは他の実施形態においても同様である。
＜第３実施形態＞
図４を参照しつつ、第３実施形態にかかるキャパシタ３００の構成について説明する。図４は、第３実施形態に係るキャパシタの構成を概略的に示す平面図である。
第３実施形態にかかるキャパシタ３００は、第１領域３０１におけるそれぞれの開口面積が第２領域３０２におけるそれぞれの開口面積よりも小さくなるように複数のトレンチ部３１１が設けられている点で、第１実施形態にかかるキャパシタ１００と相違している。また、第１領域２０１における複数のトレンチ部３１１の数が第２領域２０２における複数のトレンチ部３１１の数と同じである。つまり、複数のトレンチ部３１１は、第１領域３０１の開口面積密度が第２領域３０２の開口面積密度よりも小さい。
トレンチ部３１１は、第１領域３０１における大きさが第２領域３０２における大きさよりも小さければよい。従って、それぞれのトレンチ部３１１は、第１領域３０１における第３方向Ｚに沿った深さが第２領域３０２における第３方向Ｚに沿った深さより小さくてもよい。深さが異なる場合、それぞれのトレンチ部３１１は、第１領域３０１における開口面積が第２領域３０２における開口面積と等しくてもよい。なお、複数のトレンチ部３１１は、第１領域３０１と第２領域３０２とで同様に配列されているが、異なる配列であってもよい。
＜第４実施形態＞
図５を参照しつつ、第４実施形態にかかるキャパシタ４００の構成について説明する。図５は、第４実施形態に係るキャパシタの構成を概略的に示す平面図である。
第４実施形態にかかるキャパシタ４００は、第１領域３０１において第２方向Ｙに沿って並ぶトレンチ部４１１の数がボンディングパッド４６１に近付くにつれ減少するように配列されている点で、第２実施形態にかかるキャパシタ２００と相違している。具体的には、第１部分領域４０１Ａにおいて、最もボンディングパッド４６１に近い列（以下、第２方向Ｙに沿った並びを「列」と呼ぶ。）に１つのトレンチ部４１１が形成され、次にボンディングパッド４６１に近い列に２つのトレンチ部４１１が形成され、最もボンディングパッド４６１から遠い列に３つのトレンチ部４１１が形成されている。それぞれのトレンチ部４１１は、形状や開口面積が互いに等しくなるように形成されている。第２部分領域４０１Ｂについても同様である。但し、上記の配列は一例に過ぎず、ボンディングパッド４６１に近付くにつれトレンチ部４１１の開口面積密度が減少するような配列であれば特に限定されるものではない。これによれば、第２領域４０２に比べて第１領域４０１においてトレンチ部４１１の数を制限することによる容量値の低減を抑制しつつ、第１領域４０１の剛性を第２領域４０２より高くすることができる。
＜第５実施形態＞
図６を参照しつつ、第５実施形態にかかるキャパシタ５００の構成について説明する。図６は、第５実施形態に係るキャパシタの構成を概略的に示す平面図である。
第５実施形態にかかるキャパシタ５００は、第１領域５０１において第２方向Ｙに沿って並ぶトレンチ部５１１の開口面積がボンディングパッド５６１に近付くにつれ縮小するように配列されている点で、第３実施形態にかかるキャパシタ３００と相違している。具体的には、第１部分領域５０１Ａにおいて、最もボンディングパッド５６１に近い列に並ぶトレンチ部５１１のそれぞれの開口面積が、次にボンディングパッド５６１に近い列に並ぶトレンチ部５１１それぞれの開口面積よりも小さい。また、第１部分領域５０１Ａにおいて最もボンディングパッド５６１から遠い列に並ぶトレンチ部５１１のそれぞれの開口面積が他の列に並ぶトレンチ部５１１の開口面積よりも大きい。つまり、トレンチ部５１１は、第１領域５０１において、ボンディングパッド５６１に近いほど開口面積密度が小さい。このような実施形態によれば、第４実施形態において上記したのと同様の効果を得ることができる。
＜第６実施形態＞
図７を参照しつつ、第６実施形態にかかるキャパシタ６００の構成について説明する。図７は、第６実施形態に係るキャパシタの構成を概略的に示す平面図である。
第６実施形態にかかるキャパシタ６００は、トレンチ部６１１が第１方向Ｘに沿って細長い開口形状を有しており、且つ第１領域６０１に第２領域６０２と同様にトレンチ部６１１が形成されている点で、第１実施形態に係るキャパシタ１００と相違している。これによれば、ボンディングパッド６６１の領域（第３領域６０３）と、ボンディングパッド６６１の周辺領域において、第１方向Ｘに沿った変位に対する剛性が、第２方向Ｙに沿った変位に対する剛性よりも高い。
＜第７実施形態＞
図８を参照しつつ、第７実施形態にかかるキャパシタ７００の構成について説明する。図８は、第７実施形態に係るキャパシタの構成を概略的に示す平面図である。
第７実施形態にかかるキャパシタ７００は、第３領域７０３にもトレンチ部７１１が設けられている点で、第６実施形態に係るキャパシタ６００と相違している。なお、図示した例において、第１領域７０１、第２領域７０２、及び第３領域７０３におけるトレンチ部７１１は、いずれの領域においても同様の数、開口面積、配列、及び開口形状であるが、それぞれの領域において異なる数、開口面積、配列、又は開口形状であってもよい。ボンディングパッド７６１の領域（第３領域７０３）と、ボンディングパッド７６１の周辺領域において第１方向Ｘに沿った剛性が第２方向Ｙに沿った剛性よりも高くする観点から、複数のトレンチ部７１１の開口面積密度が、第１領域７０１において第２領域７０２よりも小さく、第３領域７０３において第１領域７０１以下となることが望ましい。つまり、第１領域７０１、第２領域７０２、第３領域７０３の開口面積密度をそれぞれＤ７０１、Ｄ７０２、Ｄ７０３と表現した場合に、Ｄ７０２＞Ｄ７０１≧Ｄ７０３となることが望ましい。例えば、トレンチ部７１１は、第１領域７０１における数が第３領域７０３よりも多く、第２領域７０２における数が第１領域７０１よりも多くなるように形成されてもよい。なお、他の実施形態においても、第３領域にトレンチ部が形成されてもよい。
以上のように、本発明の一態様によれば、互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有し、第１主面１１０Ａ側に複数のトレンチ部１１１が形成された基材１１０と、基材１１０の第１主面１１０Ａ側で複数のトレンチ部１１１の内側を含む領域に設けられた誘電体膜１３０と、複数のトレンチ部１１１の内側を含む領域であって誘電体膜１３０の上に設けられた導電体膜１４０と、導電体膜１４０と電気的に接続されたボンディングパッド１６１とを備え、複数のトレンチ部１１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、ボンディングパッド１６１の周囲の領域のうち、ボンディングパッド１６１と電気的に接続するボンディングワイヤ１６２が延出される第１方向Ｘに沿った第１領域１０１を避けて第１方向Ｘと交差する第２方向Ｙに沿った第２領域１０２に設けられている、キャパシタ１００が提供される。
上記態様によれば、ボンディングパッドの領域とその周辺領域において、第１方向に沿った変位に対する剛性を、第２方向に沿った変位に対する剛性よりも高めることができる。このため、ワイヤボンディング時の超音波振動によるキャパシタの損傷を抑制することができ、キャパシタの信頼性を向上させることができる。
本発明の他の一態様によれば、互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有し、第１主面１１０Ａ側に複数のトレンチ部６１１が形成された基材１１０と、基材１１０の第１主面１１０Ａ側で複数のトレンチ部６１１の内側を含む領域に設けられた誘電体膜１３０と、複数のトレンチ部６１１の内側を含む領域であって誘電体膜１３０の上に設けられた導電体膜１４０と、導電体膜１４０と電気的に接続されたボンディングパッド６６１とを備え、複数のトレンチ部６１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、第１方向Ｘに沿って細長い開口形状を有している、キャパシタ６００が提供される。
上記態様によれば、上記の一態様で説明したのと同様の効果を得ることができる。すなわち、キャパシタの信頼性を向上させることができる。
複数のトレンチ部６１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、ボンディングパッド６６１の周囲の領域のうち、ボンディングパッド７６１と電気的に接続するボンディングワイヤ１６２が延出される第１方向Ｘに沿った第１領域６０１の開口面積密度が、第１方向Ｘと交差する第２方向Ｙに沿った第２領域６０２の開口面積密度よりも小さくなるように設けられていてもよい。これによれば、第１方向に沿った変位に対する剛性をより高めることができる。
本発明の他の一態様によれば、互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有し、第１主面１１０Ａ側に複数のトレンチ部２１１が形成された基材１１０と、基材１１０の第１主面１１０Ａ側で複数のトレンチ部２１１の内側を含む領域に設けられた誘電体膜１３０と、複数のトレンチ部２１１の内側を含む領域であって誘電体膜１３０の上に設けられた導電体膜１４０と、導電体膜１４０と電気的に接続されたボンディングパッド２６１とを備え、複数のトレンチ部２１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、ボンディングパッド２６１の周囲の領域のうち、ボンディングパッド２６１と電気的に接続するボンディングワイヤ１６２が延出される第１方向Ｘに沿った第１領域２０１の開口面積密度が、第１方向Ｘと交差する第２方向Ｙに沿った第２領域２０２の開口面積密度よりも小さくなるように設けられている、キャパシタ２００が提供される。
上記態様によれば、上記の一態様で説明したのと同様の効果を得ることができる。すなわち、キャパシタの信頼性を向上させることができる。
複数のトレンチ部２１１は、第１領域２０１における数が第２領域２０２における数よりも少なくてもよい。これによれば、第１領域における開口面積密度を、第２領域における開口面積密度よりも小さくすることができる。
複数のトレンチ部３１１は、第１領域３０１における大きさが第２領域３０２における大きさよりも小さくてもよい。これによれば、第１領域における開口面積密度を、第２領域における開口面積密度よりも小さくすることができる。
複数のトレンチ部４１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、第１領域４０１においてボンディングパッド４６１に近いほど開口面積密度が小さくてもよい。これによれば、第１領域の剛性低下を抑制しつつ、第１領域において形成される容量値を向上させることができる。
複数のトレンチ部７１１は、基材１１０の第１主面１１０Ａの法線方向から平面視したとき、ボンディングパッド７６１と重なる領域７０３にも設けられてもよい。これによれば、キャパシタの容量値を向上させることができる。
ボンディングパッド１６１において、第１方向Ｘにおける熱膨張率は、第１方向Ｘと交差する第２方向Ｙにおける熱膨張率よりも大きくてもよい。これによれば、ボンディングパッドの熱膨張率の異方性に起因した異方的な内部応力がキャパシタに作用したとしても、キャパシタの損傷を抑制することができる。
上記した各々の実施形態においてはキャパシタの実装形態としてワイヤボンディングを例に挙げて説明したが、本発明の実施形態に係るキャパシタは他の実装形態であってもよい。例えば、Ａｕバンプを使ったフリップチップボンディングであってもワイヤボンディング同様、キャパシタの損傷抑制に有効である。特に、キャパシタを第１方向に沿って超音波振動させ、Ａｕバンプを溶融させて外部端子に接合する場合に、上記したのと同様の効果を得ることができる。すなわち、フリップチップボンディング時の超音波振動の方向が、上記実施形態の説明におけるボンディングワイヤの延在方向と同じである場合に、特に、キャパシタの信頼性を向上させることができる。
以上説明したように、本発明の一態様によれば、信頼性の向上を図ることが可能なキャパシタを提供することが可能となる。
なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００…キャパシタ
１０１…第１領域
１０２…第２領域
１０３…第３領域
１１０…基材
１１０Ａ…第１主面
１１０Ｂ…第２主面
１１１…トレンチ部
１２０…第１導電体膜
１３０…誘電体膜
１３１…第１誘電体層
１３２…第２誘電体層
１４０…第２導電体膜
１４１…第１導電体層
１４２…第２導電体層
１５０…絶縁体膜
１６１…ボンディングパッド
１６２…ボンディングワイヤ

Claims (9)

  1. 互いに対向する第１主面及び第２主面を有し、前記第１主面側に複数のトレンチ部が形成された基材と、
    前記基材の前記第１主面側で前記複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、
    前記複数のトレンチ部の内側を含む領域であって前記誘電体膜の上に設けられた導電体膜と、
    前記導電体膜と電気的に接続されたボンディングパッドと、
    を備え、
    前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、前記ボンディングパッドの周囲の領域のうち、前記ボンディングパッドと電気的に接続するボンディングワイヤが延出される第１方向に沿った第１領域を避けて前記第１方向と交差する第２方向に沿った第２領域に設けられている、キャパシタ。
  2. 互いに対向する第１主面及び第２主面を有し、前記第１主面側に複数のトレンチ部が形成された基材と、
    前記基材の前記第１主面側で前記複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、
    前記複数のトレンチ部の内側を含む領域であって前記誘電体膜の上に設けられた導電体膜と、
    前記導電体膜と電気的に接続されたボンディングパッドと、
    を備え、
    前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、第１方向に沿って細長い開口形状を有している、キャパシタ。
  3. 前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、前記ボンディングパッドの周囲の領域のうち、前記ボンディングパッドと電気的に接続するボンディングワイヤが延出される前記第１方向に沿った第１領域の開口面積密度が、前記第１方向と交差する第２方向に沿った第２領域の開口面積密度よりも小さくなるように設けられている、
    請求項２に記載のキャパシタ。
  4. 互いに対向する第１主面及び第２主面を有し、前記第１主面側に複数のトレンチ部が形成された基材と、
    前記基材の前記第１主面側で前記複数のトレンチ部の内側を含む領域に設けられた誘電体膜と、
    前記複数のトレンチ部の内側を含む領域であって前記誘電体膜の上に設けられた導電体膜と、
    前記導電体膜と電気的に接続されたボンディングパッドと、
    を備え、
    前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、前記ボンディングパッドの周囲の領域のうち、前記ボンディングパッドと電気的に接続するボンディングワイヤが延出される第１方向に沿った第１領域の開口面積密度が、前記第１方向と交差する第２方向に沿った第２領域の開口面積密度よりも小さくなるように設けられている、キャパシタ。
  5. 前記複数のトレンチ部は、前記第１領域における数が前記第２領域における数よりも少ない、
    請求項３又は４に記載のキャパシタ。
  6. 前記複数のトレンチ部は、前記第１領域における大きさが前記第２領域における大きさよりも小さい、
    請求項３から５のいずれか１項に記載のキャパシタ。
  7. 前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、前記第１領域において前記ボンディングパッドに近いほど開口面積密度が小さい、
    請求項３から６のいずれか１項に記載のキャパシタ。
  8. 前記複数のトレンチ部は、前記基材の前記第１主面の法線方向から平面視したとき、前記ボンディングパッドと重なる領域にも設けられている、
    請求項２から７のいずれか１項に記載のキャパシタ。
  9. 前記ボンディングパッドにおいて、前記第１方向における熱膨張率は、前記第１方向と交差する第２方向における熱膨張率よりも大きい、
    請求項１から８のいずれか１項に記載のキャパシタ。
JP2019543516A 2017-09-19 2018-08-30 キャパシタ Active JP6853967B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017178826 2017-09-19
JP2017178826 2017-09-19
PCT/JP2018/032218 WO2019058922A1 (ja) 2017-09-19 2018-08-30 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2019058922A1 true JPWO2019058922A1 (ja) 2020-03-26
JP6853967B2 JP6853967B2 (ja) 2021-04-07

Family

ID=65811256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543516A Active JP6853967B2 (ja) 2017-09-19 2018-08-30 キャパシタ

Country Status (5)

Country Link
US (1) US10903309B2 (ja)
JP (1) JP6853967B2 (ja)
CN (1) CN110914973B (ja)
DE (1) DE112018002118T5 (ja)
WO (1) WO2019058922A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217850A1 (ja) * 2019-04-24 2020-10-29 株式会社村田製作所 キャパシタ
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
US20240021376A1 (en) * 2020-12-18 2024-01-18 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing capacitor
WO2024095537A1 (ja) * 2022-11-01 2024-05-10 株式会社村田製作所 キャパシタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519747A (ja) * 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
JP2012227240A (ja) * 2011-04-18 2012-11-15 Sanyo Electric Co Ltd 積層構造体及びその製造方法
JP2014049729A (ja) * 2012-09-04 2014-03-17 Denso Corp 電子装置
JP2016195164A (ja) * 2015-03-31 2016-11-17 Tdk株式会社 薄膜キャパシタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522077A (en) 1978-08-04 1980-02-16 Howa Mach Ltd Method of doffing in roving frame
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6638808B1 (en) * 2002-02-04 2003-10-28 Ixys Corporation Method of manufacturing gate driver with level shift circuit
US6759692B1 (en) * 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device
US8258067B2 (en) 2007-10-11 2012-09-04 Precision Fabrics Group, Inc. Treated nonwoven fabrics and window shades incorporating same
JP2010045297A (ja) * 2008-08-18 2010-02-25 Tdk Corp トレンチ型コンデンサ及びその製造方法
US8322216B2 (en) * 2009-09-22 2012-12-04 Duli Yu Micromachined accelerometer with monolithic electrodes and method of making the same
CN105489576A (zh) * 2010-11-18 2016-04-13 斯兰纳私人集团有限公司 具有电容性隔离的单片集成电路
JP5522077B2 (ja) 2011-02-16 2014-06-18 株式会社デンソー 半導体装置
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
CN110504257B (zh) * 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US20160293334A1 (en) 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor
DE112015007172B4 (de) * 2015-12-07 2022-10-27 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit
ITUA20162049A1 (it) * 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
US20180047807A1 (en) * 2016-08-10 2018-02-15 Globalfoundries Inc. Deep trench capacitors with a diffusion pad
JP6836418B2 (ja) * 2017-02-27 2021-03-03 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519747A (ja) * 2007-02-20 2010-06-03 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ トレンチコンデンサを備えた半導体装置とその製造方法
JP2012227240A (ja) * 2011-04-18 2012-11-15 Sanyo Electric Co Ltd 積層構造体及びその製造方法
JP2014049729A (ja) * 2012-09-04 2014-03-17 Denso Corp 電子装置
JP2016195164A (ja) * 2015-03-31 2016-11-17 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
US10903309B2 (en) 2021-01-26
CN110914973A (zh) 2020-03-24
US20200119137A1 (en) 2020-04-16
DE112018002118T5 (de) 2020-01-02
JP6853967B2 (ja) 2021-04-07
CN110914973B (zh) 2023-05-30
WO2019058922A1 (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
JP6853967B2 (ja) キャパシタ
JP6802536B2 (ja) キャパシタ
JP4572759B2 (ja) 半導体装置及び電子機器
JP6748381B2 (ja) キャパシタ
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP6731777B2 (ja) チップコンデンサ
JP2018010994A (ja) 電子部品およびその製造方法
JP2006339232A (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
JP2011223234A (ja) 圧電振動子、圧電デバイス、貫通電極構造、半導体装置、半導体パッケージ
JP5601072B2 (ja) 半導体装置
JP6795327B2 (ja) チップコンデンサ
JP2019029537A (ja) キャパシタ
JP2011091319A (ja) 発電デバイス
TWI811287B (zh) 配線基板及半導體裝置
US9643212B2 (en) Capacitive micromachined ultrasonic transducer module using wire-bonding
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
JP2008241482A (ja) センサ装置
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP7222481B2 (ja) 半導体装置
CN219372401U (zh) 一种半导体晶圆级封装结构
KR102661723B1 (ko) 반도체 장치
JP6015379B2 (ja) 半導体装置
JP4124168B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
JP2016143782A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210225

R150 Certificate of patent or registration of utility model

Ref document number: 6853967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150