JP7434009B2 - 構造体及びその製造方法 - Google Patents

構造体及びその製造方法 Download PDF

Info

Publication number
JP7434009B2
JP7434009B2 JP2020050979A JP2020050979A JP7434009B2 JP 7434009 B2 JP7434009 B2 JP 7434009B2 JP 2020050979 A JP2020050979 A JP 2020050979A JP 2020050979 A JP2020050979 A JP 2020050979A JP 7434009 B2 JP7434009 B2 JP 7434009B2
Authority
JP
Japan
Prior art keywords
layer
substrate
catalyst
grooves
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020050979A
Other languages
English (en)
Other versions
JP2021150572A (ja
Inventor
光雄 佐野
進 小幡
和人 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020050979A priority Critical patent/JP7434009B2/ja
Priority to US17/173,258 priority patent/US11411074B2/en
Priority to FR2101568A priority patent/FR3108444B1/fr
Priority to TW110105513A priority patent/TWI799791B/zh
Publication of JP2021150572A publication Critical patent/JP2021150572A/ja
Application granted granted Critical
Publication of JP7434009B2 publication Critical patent/JP7434009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、構造体に関する。
半導体基板にトレンチを形成した構造体には、トレンチの側壁に、各々が半導体基板の表面に対して平行な方向に伸びた複数の溝を設けることがある。そのような構造体を使用すると、例えば、電気容量が大きなコンデンサが得られる。
特開平４－２６１５３号公報 特開平６－３１０６５５号公報
本発明が解決しようとする課題は、凹部の側壁に凹凸を有し且つ凹部を洗浄し易い構造体を提供することにある。
一側面によれば、半導体材料を含んだ基板であって、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい１以上の凹部が設けられ、前記１以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられ、前記１以上の凹部は、幅方向に配列した複数のトレンチであり、前記１以上の凹部の各々において、前記複数の溝の長さ方向は前記深さ方向に平行である基板と、前記側壁を覆った導電層と、前記基板と前記導電層との間に介在した誘電体層とを備え、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層は、前記導電基板と前記導電層とを互いから電気的に絶縁させている構造体が提供される。
一実施形態に係るコンデンサの上面図。 図１に示すコンデンサのＩＩ－ＩＩ線に沿った断面図。 図１及び図２に示すコンデンサが含んでいる導電基板の斜視図。 図１及び図２に示すコンデンサが含んでいるトレンチの側壁を示す断面図。 トレンチの第１形成方法における触媒層形成工程を示す断面図。 トレンチの第１形成方法における第１エッチング工程を示す断面図。 図６の工程によって得られる構造を示す断面図。 図７の構造に対して第２エッチング工程を行うことにより得られる構造を示す断面図。 トレンチの第２形成方法における触媒層形成工程を示す断面図。 トレンチの第２形成方法におけるエッチング工程を示す断面図。 図１０の工程によって得られる構造を示す断面図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
＜構造体の構成＞
実施形態に係る構造体は、半導体材料を含んだ基板を備え、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい１以上の凹部が設けられ、前記１以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられている。
以下、構造体の一例としてコンデンサについて記載する。
図１及び図２に、一実施形態に係るコンデンサを示す。
図１及び図２に示すコンデンサ１は、図２に示すように、導電基板ＣＳと、導電層２０ｂと、誘電体層３０とを含んでいる。
なお、各図において、Ｘ方向は導電基板ＣＳの主面に平行な方向であり、Ｙ方向は導電基板ＣＳの主面に平行であり且つＸ方向に垂直な方向である。また、Ｚ方向は、導電基板ＣＳの厚さ方向、即ち、Ｘ方向及びＹ方向に垂直な方向である。
導電基板ＣＳは、シリコンなどの半導体材料を含んでいる。導電基板ＣＳは、少なくとも導電層２０ｂと向き合った表面が導電性を有している基板である。導電基板ＣＳは、コンデンサの下部電極としての役割を果たす。
導電基板ＣＳは、第１主面Ｓ１と、第２主面Ｓ２と、第１主面Ｓ１の縁から第２主面Ｓ２の縁まで延びた端面とを有している。ここでは、導電基板ＣＳは、扁平な略直方体形状を有している。導電基板ＣＳは、他の形状を有していてもよい。
第１主面Ｓ１、ここでは導電基板ＣＳの上面は、第１領域Ａ１と第２領域Ａ２とを含んでいる。第１領域Ａ１及び第２領域Ａ２は、互いに隣接している。ここでは、第１領域Ａ１は矩形状であり、第２領域Ａ２は第１領域Ａ１を取り囲んでいる。
第１領域Ａ１には、一方向に伸びた形状を各々が有し、幅方向に配列した複数の凹部ＴＲが設けられている。凹部ＴＲは、互いから離間している。ここでは、これら凹部ＴＲは、幅方向に配列した複数のトレンチ、具体的には、Ｙ方向に各々が伸び、Ｘ方向に配列した複数のトレンチである。
導電基板ＣＳのうち、隣り合った凹部ＴＲの一方と他方とに挟まれた部分は、凸部である。凸部は、Ｙ方向に伸びた形状を各々が有し、Ｘ方向に配列している。即ち、各第１領域Ａ１には、凸部として、Ｙ方向及びＺ方向に伸びた形状を各々が有し、Ｘ方向に配列した複数の壁部が設けられている。
なお、凹部又は凸部の「長さ方向」は、導電基板の厚さ方向に垂直な平面への凹部又は凸部の正射影の長さ方向である。
凹部ＴＲの開口部の長さは、一例によれば、５乃至５００μｍの範囲内にあり、他の例によれば、５０乃至１００μｍの範囲内にある。
凹部ＴＲの開口部の幅、即ち、幅方向に隣り合った凸部間の距離は、０．３μｍ以上であることが好ましい。この幅又は距離を小さくすると、より大きな電気容量を達成できる。但し、この幅又は距離を小さくすると、凹部ＴＲ内に、誘電体層３０と導電層２０ｂとを含んだ積層構造を形成することが難しくなる。
凹部ＴＲの深さＤ１又は凸部の高さは、一例によれば、５至３００μｍの範囲内にあり、他の例によれば、５０乃至１００μｍの範囲内にある。
幅方向に隣り合った凹部ＴＲ間の距離、即ち、凸部の厚さＤ４は、０．１μｍ以上であることが好ましい。この距離又は厚さＤ４を小さくすると、より大きな電気容量を達成できる。但し、この距離又は厚さＤ４を小さくすると、凸部の破損を生じ易くなる。
なお、ここでは、凹部ＴＲの長さ方向に垂直な断面は矩形状である。これら断面は矩形状でなくてもよい。例えば、これら断面は、先細りした形状を有していてもよい。
導電基板ＣＳは、図２に示すように、基板１０と導電層２０ａとを含んでいる。
基板１０は、導電基板ＣＳと同様の形状を有している。基板１０は、半導体材料を含んだ基板、例えば、半導体基板である。基板１０は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
導電層２０ａは、基板１０上に設けられている。導電層２０ａは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ａは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ａの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ａが薄いと、導電層２０ａに不連続部を生じるか、又は、導電層２０ａのシート抵抗が過剰に大きくなる可能性がある。導電層２０ａを厚くすると、製造コストが増加する。
ここでは、一例として、基板１０はシリコン基板などの半導体基板であり、導電層２０ａは、半導体基板の表面領域に不純物を高濃度にドーピングした高濃度ドーピング層であるとする。この場合、凸部は、十分に薄ければ、それらの全体が不純物で高濃度にドーピングされ得る。
また、基板１０の導電率が高い場合には、導電層２０ａを省略し、基板１０を導電基板ＣＳとして用いてもよい。例えば、基板１０が、Ｐ型又はＮ型の不純物がドープされた半導体からなる半導体基板又は金属基板である場合、導電層２０ａは省略することができる。この場合、基板１０の少なくとも表面領域、例えば、基板１０の全体が導電層２０ａの役割を果たす。
導電層２０ｂは、コンデンサの上部電極としての役割を果たす。導電層２０ｂは、第１領域Ａ１上に設けられており、凹部ＴＲの側壁及び底面を覆っている。
導電層２０ｂは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ｂの厚さは、０．０５μｍ乃至１μｍの範囲内にあることが好ましく、０．１μｍ乃至０．３μｍの範囲内にあることがより好ましい。導電層２０ｂが薄いと、導電層２０ｂに不連続部を生じるか、又は、導電層２０ｂのシート抵抗が過剰に大きくなる可能性がある。導電層２０ｂが厚いと、導電層２０ａ及び誘電体層３０を十分な厚さに形成することが難しい場合がある。
なお、図２では、導電層２０ｂは、凹部ＴＲが、導電層２０ｂと誘電体層３０とによって完全に埋め込まれるように設けられている。導電層２０ｂは、導電基板ＣＳの表面に対してコンフォーマルな層であってもよい。即ち、導電層２０ｂは、略均一な厚さを有する層であってもよい。この場合、凹部ＴＲは、導電層２０ｂと誘電体層３０とによって完全には埋め込まれない。
誘電体層３０は、導電基板ＣＳと導電層２０ｂとの間に介在している。誘電体層３０は、導電基板ＣＳの表面に対してコンフォーマルな層である。誘電体層３０は、導電基板ＣＳと導電層２０ｂとを互いから電気的に絶縁している。
誘電体層３０は、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を誘電体層３０に使用すると、コンデンサ１の耐熱性を高めることができる。
誘電体層３０の厚さＤ３は、０．００５μｍ乃至０．５μｍの範囲内にあることが好ましく、０．０１μｍ乃至０．１μｍの範囲内にあることがより好ましい。誘電体層３０が薄いと、誘電体層３０に不連続部を生じ、導電基板ＣＳと導電層２０ｂとが短絡する可能性がある。また、誘電体層３０を薄くすると、例え短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高まる。誘電体層３０を厚くすると、耐圧は高くなるが電気容量が小さくなる。
誘電体層３０は、第２領域Ａ２の位置で開口している。即ち、誘電体層３０は、この位置で、導電層２０ａを露出させている。ここでは、誘電体層３０のうち、第１主面Ｓ１上に設けられた部分は、枠形状に開口している。
このコンデンサ１は、絶縁層６０と、第１内部電極７０ａと、第２内部電極７０ｂと、第１外部電極７０ｃと、第２外部電極７０ｄとを更に含んでいる。
第１内部電極７０ａは、第１領域Ａ１上に設けられている。第１内部電極７０ａは、導電層２０ｂと電気的に接続されている。ここでは、第１内部電極７０ａは、第１主面Ｓ１の中央に位置した矩形状の電極である。
第２内部電極７０ｂは、第２領域Ａ２上に設けられている。第２内部電極７０ｂは、誘電体層３０に設けられた開口の位置で、導電基板ＣＳと接触している。これにより、第２内部電極７０ｂは、導電基板ＣＳへ電気的に接続されている。ここでは、第２内部電極７０ｂは、第１内部電極７０ａを取り囲むように配置された枠形状の電極である。
第１内部電極７０ａ及び第２内部電極７０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。第１内部電極７０ａ及び第２内部電極７０ｂを構成している各層は、例えば、モリブデン、アルミニウム、金、タングステン、白金、銅、ニッケル、及びそれらの１以上を含んだ合金などの金属からなる。
絶縁層６０は、導電層２０ｂ及び誘電体層３０のうち第１主面Ｓ１上に位置した部分と、第１内部電極７０ａと、第２内部電極７０ｂとを覆っている。絶縁層６０は、第１内部電極７０ａの一部の位置と、第２内部電極７０ｂの一部の位置とで、部分的に開口している。
絶縁層６０は、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層６０を構成している各層は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体、又は、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
第１外部電極７０ｃは、絶縁層６０上に設けられている。第１外部電極７０ｃは、絶縁層６０に設けられた１以上の開口の位置で、第１内部電極７０ａと接触している。これにより、第１外部電極７０ｃは、第１内部電極７０ａに電気的に接続されている。なお、図１において、領域７０Ｒ１は、第１外部電極７０ｃと第１内部電極７０ａとが接触している領域である。
第２外部電極７０ｄは、絶縁層６０上に設けられている。第２外部電極７０ｄは、絶縁層６０に設けられた残りの開口の位置で、第２内部電極７０ｂと接触している。これにより、第２外部電極７０ｄは、第２内部電極７０ｂに電気的に接続されている。なお、図１において、領域７０Ｒ２は、第２外部電極７０ｄと第２内部電極７０ｂとが接触している領域である。
第１外部電極７０ｃは、第１金属層７０ｃ１と第２金属層７０ｃ２とを含んだ積層構造を有している。第２外部電極７０ｄは、第１金属層７０ｄ１と第２金属層７０ｄ２とを含んだ積層構造を有している。
第１金属層７０ｃ１及び７０ｄ１は、例えば、銅からなる。第２金属層７０ｃ２及び７０ｄ２は、それぞれ、第１金属層７０ｃ１及び７０ｄ１の上面及び端面を被覆している。第２金属層７０ｃ２及び７０ｄ２は、例えば、ニッケル又はニッケル合金層と金層との積層膜からなる。第２金属層７０ｃ２及び７０ｄ２は省略することができる。
第１外部電極７０ｃ又は第１内部電極７０ａは、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。また、第２外部電極７０ｄ又は第２内部電極７０ｂも、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。バリア層の材料としては、例えば、チタンを使用することができる。
上記の通り、このコンデンサ１では、第１主面Ｓ１に凹部ＴＲを設けている。また、以下に説明するように、このコンデンサ１で、凹部ＴＲの側壁に、それらの深さ方向に各々が伸びた複数の溝を設けている。誘電体層３０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１だけでなく、凹部ＴＲの側壁及び底面にも設けている。それ故、このコンデンサ１は、大きな電気容量を達成し得る。
凹部ＴＲの側壁に設ける溝について、図３及び図４を参照しながら説明する。
図３は、導電基板ＣＳの斜視図である。図４は、凹部ＴＲの側壁及びその近傍の部分を示す断面であって、凹部ＴＲの深さ方向に対して垂直な断面である。
図３及び図４に示すように、凹部ＴＲの側壁には、それらの深さ方向に各々が伸びた複数の溝Ｇが設けられている。これら溝Ｇは、それらの幅方向に隣り合っている。即ち、凹部ＴＲの側壁に設けられた溝Ｇは、Ｚ方向に各々が伸び、Ｙ方向に配列している。
溝Ｇの長さ方向が第１主面Ｓ１に略平行である場合、コンデンサ１の製造において洗浄によって除去すべき物質が、溝Ｇ内に残留し易い。洗浄によって除去すべき物質が溝Ｇ内に残留すると、例えば、導電基板ＣＳと導電層２０ｂとの間の短絡を生じ易くなるか、又は、短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高くなるといった問題を生じ得る。
これに対し、上記のコンデンサ１では、溝Ｇの長さ方向は、凹部ＴＲの深さ方向に平行である。それ故、このコンデンサ１は、その製造において洗浄によって除去すべき物質が、溝Ｇ内に残留し難い。即ち、このコンデンサ１について上述した構造は、凹部ＴＲの側壁に溝Ｇを有していながらも、凹部ＴＲを洗浄し易い。従って、この構造は、信頼性の高いコンデンサを高い歩留まりで製造することを可能とする。
図３及び図４に示す構造では、各側壁において、隣り合った溝Ｇは、縁同士が接している。隣り合った溝Ｇは、互いから離間していてもよい。
一例によれば、溝Ｇの１以上と他の１以上とは、幅Ｄ１が異なっている。溝Ｇは、幅Ｄ１が等しくてもよい。
溝Ｇ１の平均幅ＡｖＤ１は、５乃至３００ｎｍの範囲内にあることが好ましく、１０乃至１００ｎｍの範囲内にあることがより好ましい。
溝Ｇ１の平均幅ＡｖＤ１を過剰に小さくすると、誘電体層３０が溝Ｇをほぼ完全に埋め込むか、又は、誘電体層３０が溝Ｇの開口部を閉塞させる可能性がある。この場合、大きな静電容量を達成することが難しい。また、溝Ｇの平均幅ＡｖＤ１を小さくすると、洗浄によって除去すべき物質が溝Ｇ内に残留し易くなる。
溝Ｇ１の平均幅ＡｖＤ１を大きくすると、大きな電気容量を得るには、溝Ｇの深さＤ２も大きくしなければならない。溝Ｇの深さＤ２を過剰に大きくした場合、隣り合った凹部ＴＲに挟まれた凸部の厚さも大きくする必要を生じる。凸部の厚さを大きくすると、凹部ＴＲの数を減らす必要を生じる。凹部ＴＲの数を減らすと、コンデンサ１の電気容量は小さくなる。
平均幅ＡｖＤ１と隣り合った溝Ｇ１の平均中心間距離ＡｖＤ５との比ＡｖＤ１／ＡｖＤ５は、０．３乃至１の範囲内にあることが好ましく、０．５以上１未満の範囲内にあることがより好ましい。ここで、隣り合った溝Ｇ１の中心間距離は、隣り合った溝Ｇ１の一方を幅方向に二等分し且つ側壁に垂直な平面と、隣り合った溝Ｇ１の他方を幅方向に二等分し且つ側壁に垂直な平面との間の距離である。
比ＡｖＤ１／ＡｖＤ５を小さくすると、隣り合った溝Ｇ１が部分的に重なり合う可能性が高くなる。比ＡｖＤ１／ＡｖＤ５を大きくすると、大きな電気容量を達成することが難しくなる。
一例によれば、溝Ｇの１以上と他の１以上とは、深さＤ２が異なっている。溝Ｇは、深さＤ２が等しくてもよい。
溝Ｇ１の平均深さＡｖＤ２は、２．５乃至１５０ｎｍの範囲内にあることが好ましく、５乃至５０ｎｍの範囲内にあることがより好ましい。
溝Ｇ１の平均深さＡｖＤ２を過剰に小さくすると、誘電体層３０が溝Ｇをほぼ完全に埋め込むか、又は、誘電体層３０が溝Ｇの開口部を閉塞させる可能性がある。この場合、大きな静電容量を達成することが難しい。溝Ｇ１の平均深さＡｖＤ２を過剰に大きくすると、洗浄によって除去すべき物質が溝Ｇ内に残留する可能性が高くなる。
溝Ｇの平均深さＡｖＤ２と溝Ｇの平均幅ＡｖＤ１との比ＡｖＤ２／ＡｖＤ１は、０．０１乃至１００の範囲内にあることが好ましく、０．１乃至１０の範囲内にあることがより好ましい。大きな電気容量を達成するうえでは、比ＡｖＤ２／ＡｖＤ１は大きいことが有利である。但し、比ＡｖＤ２／ＡｖＤ１を大きくすると、洗浄によって除去すべき物質が溝Ｇ内に残留する可能性が高くなる。
溝Ｇ１の平均深さＡｖＤ２と隣り合った凹部ＴＲ間に挟まれた凸部の厚さＤ４との比ＡｖＤ２／Ｄ４は、０．００５乃至０．３の範囲内にあることが好ましく、０．０１乃至０．１の範囲内にあることがより好ましい。大きな電気容量を達成するうえでは、比ＡｖＤ２／Ｄ４は大きいことが有利である。但し、比ＡｖＤ２／Ｄ４を大きくすると、凸部の強度が低下する。
誘電体層３０の厚さＤ３と溝Ｇの平均幅ＡｖＤ１との比Ｄ３／ＡｖＤ１は、０．０１以上０．５未満の範囲内にあることが好ましく、０．１以上０．５未満の範囲内にあることがより好ましい。比Ｄ３／ＡｖＤ１を過剰に大きくすると、誘電体層３０が溝Ｇをほぼ完全に埋め込むか、又は、誘電体層３０が溝Ｇの開口部を閉塞させる可能性がある。比Ｄ３／ＡｖＤ１を過剰に小さくすると、導電基板ＣＳと導電層２０ｂとの間の短絡を生じ易くなるか、又は、短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高くなる。
＜構造体の第１製造方法＞
実施形態に係る構造体の第１製造方法は、
半導体材料を含んだ基板の一方の主面上に、１以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記１以上の開口部に対応した領域に、貴金属を各々が含んだ複数の触媒粒子からなり、前記複数の触媒粒子間に隙間を有する触媒層を形成する工程と、
前記触媒層へエッチング剤を供給して、前記触媒層の触媒としての作用のもとで前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有し、前記深さ方向に伸びた針形状を各々が有する複数のエッチング残りを各々の底部に有する１以上の凹部を形成することと、
前記複数のエッチング残りをエッチングによって除去することと
を含む。
以下、構造体が上述したコンデンサ１である場合を例に、図５乃至図８を参照しながら、第１製造方法について説明する。
この方法では、先ず、図５に示す基板１０を準備する。ここでは、一例として、基板１０は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
次に、ＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）により、基板１０に凹部を形成する。
即ち、先ず、図５に示すように、基板１０上に、貴金属を各々が含んだ触媒層８０を形成する。触媒層８０は、基板１０の一方の主面（以下、第１面という）を部分的に覆うように形成する。
具体的には、先ず、基板１０の第１面上に、マスク層９０を形成する。
マスク層９０は、凹部ＴＲに対応した位置に開口部を有している。マスク層９０は、第１面のうちマスク層９０によって覆われた部分が、後述する貴金属と接触するのを防止する。
マスク層９０の材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
マスク層９０は、例えば、既存の半導体プロセスによって形成することができる。有機材料からなるマスク層９０は、例えば、フォトリソグラフィによって形成することができる。無機材料からなるマスク層９０は、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなるマスク層９０は、基板１０の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。マスク層９０は、省略可能である。
次に、第１面のうちマスク層９０によって覆われていない領域上に、触媒層８０を形成する。触媒層８０は、貴金属を含んだ触媒粒子８１からなる粒状層である。触媒層８０は、触媒粒子８１間に隙間を有している。
触媒粒子８１は、形成すべき溝Ｇの幅Ｄ１に対応した径を有している。触媒粒子８１の平均粒径は、５乃至５００ｎｍの範囲内にあることが好ましく、１０乃至３００ｎｍの範囲内にあることがより好ましい。
なお、触媒粒子の「平均粒径」は、以下の方法により得られる値である。先ず、電子顕微鏡により触媒層を撮像する。次に、この画像から得られる触媒粒子の面積を算術平均する。この平均面積と等しい面積を有する円の直径を、触媒粒子の平均粒径とする。
触媒層８０は、触媒粒子８１が多層に積層されないように、及び、触媒粒子８１が低い密度で分布するように形成する。好ましくは、触媒層８０は、半導体表面のうち、マスク層によって覆われていない領域の面積に占める、触媒粒子によって被覆された領域の合計面積の割合である被覆率が１０乃至５０％となるように形成する。なお、触媒粒子の「被覆率」は、以下の方法により得られる値である。先ず、電子顕微鏡により触媒層を撮像する。次に、この画像から得られる触媒粒子の面積を算術平均する。この平均面積をマスク層で覆われていない半導体面の面積で割った値を被覆率とする。
貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの１以上である。触媒層８０及び触媒粒子８１は、チタンなどの貴金属以外の金属を更に含んでいてもよい。
触媒層８０は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。触媒層８０は、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、第１面のうちマスク層９０によって覆われていない領域に、貴金属を直接的且つ一様に析出させることができるため特に好ましい。以下、一例として、シリコンからなる基板１０への置換めっきによる触媒層８０の形成について記載する。
置換めっきは、無電解めっきの１種である。ここで行う置換めっきには、水中で貴金属を含んだイオンを生じる貴金属源と、弗化水素とを含んだめっき液を使用する。このめっき液は、置換めっき用であるので、自己触媒型無電解めっきで使用するめっき液とは異なり、還元剤を含んでいない。
水中で貴金属を含んだイオンを生じる貴金属源は、例えば、金を含んだイオンを生じる金源である。この金源としては、例えば、硫酸金又は水中でテトラクロロ金（ＩＩＩ）酸イオンを生じる金源などのノンシアン型であることが好ましい。水中でテトラクロロ金（ＩＩＩ）酸イオンを生じる金源は、例えば、テトラクロロ金（ＩＩＩ）酸又はテトラクロロ金（ＩＩＩ）酸カリウムなどのテトラクロロ金（ＩＩＩ）酸塩である。これら化合物又はテトラクロロ金（ＩＩＩ）酸イオンは、低いｐＨ値範囲において、硫酸金と比較してより安定である。
基板１０を置換めっき液中に浸漬させると、基板１０の表面の自然酸化膜が除去されるのに加え、基板１０の表面のうちマスク層９０によって覆われていない部分に、貴金属、ここでは金が析出する。これにより、触媒粒子８１からなる触媒層８０が得られる。
めっき液における貴金属源の濃度は、０．０００１乃至０．０１ｍｏｌ／Ｌの範囲内にあることが好ましく、０．０００５ｍｏｌ／Ｌ乃至０．００５ｍｏｌ／Ｌの範囲内にあることがより好ましい。この濃度が低いか又は高い場合、貴金属を粒子状に堆積させることが難しい。
弗化水素は、以下に記載するように、シリコン表面から酸化膜を除去する作用を有している。ここでは、一例として、構造物１がシリコンからなる表面を有し、貴金属源は、水中でテトラクロロ金（ＩＩＩ）酸イオンを生じる金源であるとする。
この置換めっきでは、シリコンの酸化と、テトラクロロ金（ＩＩＩ）酸イオンが有している金の還元とを生じ、その結果、シリコン表面に金が析出する。但し、この反応で生じるシリコン酸化物は、シリコンを不動態化する。
弗化水素は、シリコン酸化物と反応して、ＳｉＦ６ ２－とＨ＋と水とを生じる。即ち、弗化水素は、シリコン表面から不動態化膜を除去する。弗化水素は、このようにして、金の析出が速やかに停止するのを防止する。
上記置換めっき液中における弗化水素濃度は、０．０１ｍｏｌ／Ｌ乃至５ｍｏｌ／Ｌの範囲内にあることが好ましく、０．５ｍｏｌ／Ｌ乃至２ｍｏｌ／Ｌの範囲内にあることがより好ましい。弗化水素濃度が低い場合、十分な大きさの触媒粒子８１が低い密度で分布した触媒層８０を得ることが難しい。弗化水素濃度が高い場合、半導体表面の溶解が進行し、エッチングに悪影響を及ぼす可能性がある。
上記置換めっき液は、調整剤を更に含むことができる。調整剤は、めっき液のｐＨ値を調整するか、又は、マスク層９０とめっき液との界面（マスク層９０の近傍の滑り面）におけるゼータ電位を調整するものである。
調整剤としては、例えば、有機添加剤を使用することができる。有機添加剤としては、例えば、ポリエチレングリコール、ポリカルボン酸塩、ナフタレンスルホン酸ホルマリン縮合塩等の高分子添加剤；ソルビタン脂肪酸エステル、ショ糖脂肪酸エステル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテル、及びポリオキシエチレンポリオキシプロピレングリコール等のノニオン界面活性剤；ポリオキシエチレンアルキルエーテルカルボン酸塩、ドデシル硫酸ナトリウム、及びアルキルベンゼンスルホン酸ナトリウム等のアニオン界面活性剤；並びにそれらの組み合わせから選択することができる。
有機添加剤がポリエチレングリコールなどの高分子化合物である場合、その平均分子量は、２００乃至５０００００の範囲内にあることが好ましく、１０００乃至１０００００の範囲内にあることがより好ましく、６０００乃至２００００の範囲内にあることが更に好ましい。なお、有機添加剤が高分子化合物である場合、その平均分子量は重量平均分子量である。有機添加剤が高分子化合物である場合、その平均分子量が小さいと、触媒粒子８１が不所望な位置に付着するのを抑制する効果が小さい。平均分子量が大きいと、直鎖構造が長くなるため、立体障害となり、抑制効果が大きい。
めっき液における有機添加剤の濃度は、０．０００１乃至１０質量％の範囲内にあることが好ましく、０．０００５乃至５質量％の範囲内にあることがより好ましく、０．００１乃至１質量％の範囲内にあることがより好ましく、０．００１乃至０．０１質量％の範囲内にあることが更に好ましい。この濃度が低い場合、触媒粒子８１が不所望な位置に付着するのを抑制する効果が小さい。この濃度を過剰に高くすると、この濃度が触媒粒子８１の形状に及ぼす影響が大きくなる。
調整剤として、無機添加剤を使用してもよい。無機添加剤としては、例えば、弗化アンモニウム、アンモニア、水酸化ナトリウム、及び水酸化カリウム等を使用することができる。
無機添加剤は、マスク層９０とめっき液との界面におけるゼータ電位が、好ましくは負の値の範囲内に、又は、好ましくは１０乃至－１０ｍＶの範囲内に、より好ましくは０乃至－１００ｍＶの範囲内になるような濃度で使用する。
このめっき液は、ｐＨ値が１乃至６の範囲内にあることが好ましく、４乃至６の範囲内にあることがより好ましい。ｐＨ値を低くすると、マスク層９０とめっき液との界面におけるゼータ電位が高くなる傾向にある。ｐＨ値を高くすると、液中のプロトン量が減少するため、ゼータ電位はマイナス方向にシフトする。
めっき浴の温度は、０乃至５０℃の範囲内とすることが好ましく、１５乃至３５℃の範囲内とすることがより好ましい。
マスク層９０を形成した基板１０を、置換めっき液に浸漬させると、半導体表面のうち、マスク層９０によって覆われていない領域には、低い密度で分布した触媒粒子８１からなる触媒層８０が形成される。
一例によれば、上記の置換めっき液は、１ｍｍｏｌ／Ｌのテトラクロロ金（ＩＩＩ）酸と、１００ｍｍｏｌ／Ｌの弗化水素とを含んだ水溶液である。このような置換めっき液を使用した場合、例えば、２５℃で１分間のめっき処理を行う。
次に、貴金属の触媒としての作用のもとで基板１０をエッチングして、第１面に凹部を形成する。
具体的には、図６に示すように、基板１０をエッチング剤１００でエッチングする。例えば、基板１０を液状のエッチング剤１００に浸漬させて、エッチング剤１００を基板１０と接触させる。
エッチング剤１００は、酸化剤と弗化水素とを含んでいる。
エッチング剤１００における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤１００における酸化剤の濃度は、０．２ｍｏｌ/Ｌ乃至８ｍｏｌ/Ｌの範囲内にあることが好ましく、２ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることが更に好ましい。
エッチング剤１００は、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
エッチング剤１００は、水などの他の成分を更に含んでいてもよい。
このようなエッチング剤１００を使用した場合、基板１０のうち触媒粒子８１と近接している領域においてのみ、基板１０の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、弗化水素酸により溶解除去される。そのため、触媒粒子８１と近接している部分のみが選択的にエッチングされる。
触媒粒子８１は、エッチングの進行とともに、基板１０の他方の主面（以下、第２面という）へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図６に示すように、触媒層８０の位置では、第１面から第２面へ向けて、第１面に対して垂直な方向にエッチングが進む。
上記の通り、触媒層８０は、貴金属を含んだ触媒粒子８１からなる粒状層である。それ故、エッチングの進行に伴い、凹部の側壁には、触媒粒子８１によってエッチングが促進された痕跡として溝が形成される。また、上記の通り、触媒粒子８１は低い密度で分布している。それ故、或る触媒粒子８１が促進するエッチングによって生じる溝の位置と、他の触媒粒子８１が促進するエッチングによって生じる溝の位置とが部分的に重なり合う可能性は低い。即ち、隣り合った溝同士が部分的に重なり合う可能性は低い。従って、隣り合った溝同士が部分的に重なり合うことに起因して、側壁に対して略平行な領域の面積が増加する可能性は低い。即ち、上記のエッチングにより、深さ方向に各々が伸びた複数の溝が設けられた側壁を有する凹部が得られる。
但し、触媒粒子８１は低い密度で分布しているので、触媒粒子８１間の隙間に対応した位置ではエッチングが進行しない。その結果、図６及び図７に示すように、凹部の底部に、凹部の深さ方向に各々が伸びた針形状のエッチング残り１０Ｒを生じる。これらエッチング残り１０Ｒは、上記のエッチング（第１エッチング）後、以下に説明する第２エッチングによって除去する。
第２エッチングは、例えば、等方性エッチングである。第２エッチングは、ドライエッチング及びウェットエッチングの何れで行ってもよい。ドライエッチングによりエッチング残り１０Ｒを除去する場合、例えば、ＣＦ４ガスとＯ２ガスとの混合ガスを使用する。ウェットエッチングによりエッチング残り１０Ｒを除去する場合、例えば、大きなサイドエッチングを生じるエッチング液を使用する。
エッチング残り１０Ｒは針状であるので、その周囲全体からエッチングが進行する。それ故、エッチング残り１０Ｒは、エッチングによって容易に除去できる。また、第２エッチングにより凹部の側壁もエッチングされるが、エッチング残り１０Ｒが消失した時点で速やかにエッチングを終了すれば、側壁上の凹部が消失することはない。
このようにして、図８に示す凹部ＴＲを第１面に形成する。
その後、マスク層９０及び触媒層８０を基板１０から除去する。
次に、基板１０上に、図２に示す導電層２０ａを形成して、導電基板ＣＳを得る。導電層２０ａは、例えば、基板１０の表面領域へ不純物を高濃度にドーピングすることにより形成することができる。ポリシリコンからなる導電層２０ａは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる導電層２０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
めっき液は、被めっき金属の塩を含んだ液体である。めっき液としては、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、及び、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などの一般的なめっき液を使用することができる。
導電層２０ａは、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。このめっき法では、界面活性剤は、超臨界二酸化炭素からなる粒子と、被めっき金属の塩を含んだ溶液からなる連続相との間に介在させる。即ち、めっき液中で、界面活性剤にミセルを形成させ、超臨界二酸化炭素はこれらミセルに取り込ませる。
通常のめっき法では、凹部の底部近傍への被めっき金属の供給が不十分となることがある。これは、凹部の深さと幅又は径との比が大きい場合に、特に顕著である。
超臨界二酸化炭素を取り込んだミセルは、狭い隙間にも容易に入り込むことができる。そして、これらミセルの移動に伴い、被めっき金属の塩を含んだ溶液も移動する。それ故、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法によれば、厚さが均一な導電層２０ａを容易に形成することができる。
次に、導電層２０ａ上に、誘電体層３０を形成する。誘電体層３０は、例えば、ＣＶＤ（chemical vapor deposition）によって形成することができる。或いは、誘電体層３０は、導電層２０ａの表面を、酸化、窒化、又は酸窒化することにより形成することができる。
次いで、誘電体層３０上に、導電層２０ｂを形成する。導電層２０ｂとしては、例えば、ポリシリコン又は金属からなる導電層を形成する。そのような導電層２０ｂは、例えば、導電層２０ａについて上述したのと同様の方法により形成することができる。
次に、誘電体層３０に、開口部を形成する。開口部は、第２領域Ａ２の位置に形成する。ここでは、誘電体層３０のうち第１主面Ｓ１上に位置した部分を、枠形状に開口させる。この開口部は、例えば、フォトリソグラフィによるマスクの形成と、エッチングによるパターニングとによって形成することができる。
次いで、金属層を成膜し、これをパターニングして、第１内部電極７０ａ及び第２内部電極７０ｂを得る。第１内部電極７０ａ及び第２内部電極７０ｂは、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、絶縁層６０を形成する。絶縁層６０は、第１内部電極７０ａの一部及び第２内部電極７０ｂの一部に対応した位置で開口させる。絶縁層６０は、例えば、ＣＶＤによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
次に、絶縁層６０上に、第１外部電極７０ｃ及び第２外部電極７０ｄを形成する。具体的には、先ず、第１金属層７０ｃ１及び７０ｄ１を形成する。次に、第２金属層７０ｃ２及び７０ｄ２を形成する。第１金属層７０ｃ１及び７０ｄ１並びに第２金属層７０ｃ２及び７０ｄ２は、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、このようにして得られた構造をダイシングする。以上のようにして、図１及び図２に示すコンデンサ１を得る。
＜構造体の第２製造方法＞
実施形態に係る構造体の第２製造方法は、
半導体材料を含んだ基板の一方の主面上に、１以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記１以上の開口部に対応した領域に、第１貴金属を各々が含んだ複数の第１触媒粒子からなり、前記複数の第１触媒粒子間に隙間を有する第１触媒層を形成する工程と、
前記第１触媒層上に、第２貴金属を各々が含んだ複数の第２触媒粒子からなり、前記複数の第２触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第１触媒層と比較してより小さな幅を有している第２触媒層を形成する工程と、
前記第１及び第２触媒層へエッチング剤を供給して、前記第１及び第２触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する１以上の凹部を形成することと
を含む。
以下、構造体が上述したコンデンサ１である場合を例に、図９乃至図１１を参照しながら、第２製造方法について説明する。
第２製造方法は、凹部ＴＲの形成方法が異なること以外は、第１製造方法と同様である。第２製造方法では、凹部ＴＲを以下の方法により形成する。
即ち、先ず、第１製造方法において触媒層８０について説明したのと同様の方法により、図９に示すように、第１面のうちマスク層９０によって覆われていない領域に、第１触媒層８０ａを形成する。第１触媒層８０ａは、第１貴金属を含んだ第１触媒粒子８１ａからなる粒状層である。第１貴金属、第１触媒粒子８１ａ及び第１触媒層８０ａは、それぞれ、第１製造方法における、貴金属、触媒粒子８１及び触媒層８０と同様である。即ち、第１製造方法において、貴金属、触媒粒子８１及び触媒層８０に関して説明した材料や数値範囲等は、それぞれ、第１貴金属、第１触媒粒子８１ａ及び第１触媒層８０ａにも当てはまる。
次に、第１触媒層８０ａの縁の双方を第２マスク層（図示せず）で被覆する。そして、第１触媒層８０ａ上に、第２触媒層８０ｂを形成する。このようにして得られる第２触媒層８０ｂは、第１触媒層８０ａと比較してより小さな幅を有している。なお、第２マスク層は、第２触媒層８０ｂを形成した後に除去してもよく、除去しなくてもよい。
第２触媒層８０ｂは、第２貴金属を含んだ第２触媒粒子８１ｂからなる粒状層である。第２触媒粒子８１ｂの少なくとも一部は、第１触媒粒子８１ａ間の隙間の上方に位置している。
第２貴金属は、第１製造方法において触媒粒子８１について説明した貴金属と同様である。第２貴金属は、第１貴金属と同じであってもよく、異なっていてもよい。
一例によれば、第２触媒粒子８１ｂは、第１触媒粒子８１ａと比較して、平均粒径がより小さい。第２触媒粒子８１ｂの平均粒径は、０．１乃至１００ｎｍの範囲内にあることが好ましく、１乃至５０ｎｍの範囲内にあることがより好ましい。
第２触媒層８０ｂにおける第２触媒粒子８１ｂの密度は、第１触媒層８０ａにおける第１触媒粒子８１ａの密度と比較してより高い。好ましくは、第２触媒層８０ｂは、半導体表面のうち、マスク層によって覆われていない領域の面積に占める、触媒粒子によって被覆された領域の合計面積の割合である被覆率が５０乃至１００％となるように形成する。
第２触媒層８０ｂは、例えば、めっき条件を変更したこと以外は第１触媒層８０ａと同様の置換めっきにより形成することができる。即ち、第２触媒層８０ｂを形成するための置換めっき（第２置換めっき）は、第１触媒層８０ａを形成するための置換めっき（第１置換めっき）と比較して、より穏やかな反応条件のもとで行う。
第２置換めっきには、例えば、触媒層８０について上述したのと同様の置換めっき液を使用することができる。第２置換めっきでは、例えば、第１置換めっきと同様の置換めっき液を使用し、第１置換めっきと比較して、めっき浴の温度をより低くし、めっき処理時間をより長くする。
一例によれば、第２置換めっきに使用する置換めっき液は、１ｍｍｏｌ／Ｌのテトラクロロ金（ＩＩＩ）酸と、１００ｍｍｏｌ／Ｌの弗化水素とを含んだ水溶液である。このような置換めっき液を使用した場合、例えば、１０℃で５分間のめっき処理を行う。
以上のようにして、第１触媒層８０ａ及び第２触媒層８０ｂからなる触媒層８０を形成した後、上述した第１エッチングを行う。第１触媒層８０ａの第１触媒粒子８１ａは、凹部の側壁に溝を生じさせる。他方、第２触媒層８０ｂの第２触媒粒子８１ｂは、第１触媒層８０ａが促進するエッチングで残留する部分のエッチングを促進する。従って、図６及び図７に示すエッチング残り１０Ｒは生じない。また、第２触媒層８０ｂは、第１触媒層８０ａと比較してより小さな幅に形成しているので、第１触媒粒子８１ａが凹部の側壁に生じさせた溝を、第２触媒粒子８１ｂが消失させることはない。
このようにして、図１１に示す凹部ＴＲを第１面に形成する。
ここでは、構造体の一例としてコンデンサについて説明したが、コンデンサについて上述した技術は、他の構造体に適用することも可能である。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
半導体材料を含んだ基板を備え、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい１以上の凹部が設けられ、前記１以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられている構造体。
［２］
前記１以上の凹部は、幅方向に配列した複数のトレンチである項１に記載の構造体。
［３］
前記側壁を覆った導電層と、
前記基板と前記導電層との間に介在した誘電体層と
を更に備え、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層は、前記導電基板と前記導電層とを互いから電気的に絶縁させている項１又は２に記載の構造体。
［４］
前記誘電体層の厚さＤ３と前記複数の溝の平均幅Ａｖ Ｄ１ との比Ｄ３／Ａｖ Ｄ１ は０．０１乃至１の範囲内にある項３に記載の構造体。
［５］
前記複数の溝の平均深さＡｖ Ｄ２ と前記複数の溝の平均幅Ａｖ Ｄ１ との比Ａｖ Ｄ２ ／Ａｖ Ｄ１ は０．０１乃至１００の範囲内にある項１乃至４の何れか１項に記載の構造体。
［６］
前記複数の溝の平均幅Ａｖ Ｄ１ は５乃至３００ｎｍの範囲内にある項１乃至５の何れか１項に記載の構造体。
［７］
前記複数の溝の平均深さＡｖ Ｄ２ は２．５乃至１５０ｎｍの範囲内にある項１乃至６の何れか１項に記載の構造体。
［８］
前記複数の溝の平均幅Ａｖ Ｄ１ と前記複数の溝の隣り合ったものの平均中心間距離Ａｖ Ｄ５ との比Ａｖ Ｄ１ ／Ａｖ Ｄ５ は０．３乃至１の範囲内にある項１乃至７の何れか１項に記載の構造体。
［９］
半導体材料を含んだ基板の一方の主面上に、１以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記１以上の開口部に対応した領域に、貴金属を各々が含んだ複数の触媒粒子からなり、前記複数の触媒粒子間に隙間を有する触媒層を形成する工程と、
前記触媒層へエッチング剤を供給して、前記触媒層の触媒としての作用のもとで前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有し、前記深さ方向に伸びた針形状を各々が有する複数のエッチング残りを各々の底部に有する１以上の凹部を形成することと、
前記複数のエッチング残りをエッチングによって除去することと
を含んだ構造体の製造方法。
［１０］
半導体材料を含んだ基板の一方の主面上に、１以上の開口部を有しているマスク層を形成する工程と、
前記主面のうち前記１以上の開口部に対応した領域に、第１貴金属を各々が含んだ複数の第１触媒粒子からなり、前記複数の第１触媒粒子間に隙間を有する第１触媒層を形成する工程と、
前記第１触媒層上に、第２貴金属を各々が含んだ複数の第２触媒粒子からなり、前記複数の第２触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第１触媒層と比較してより小さな幅を有している第２触媒層を形成する工程と、
前記第１及び第２触媒層へエッチング剤を供給して、前記第１及び第２触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する１以上の凹部を形成することと
を含んだ構造体の製造方法。
［１１］
前記１以上の凹部として、幅方向に配列した複数のトレンチを形成する項９又は１０に記載の構造体の製造方法。
［１２］
前記側壁上に誘電体層を形成する工程と、
前記誘電体層上に導電層を形成する工程と
を更に含み、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層によって前記導電層から電気的に絶縁された項９乃至１１の何れか１項に記載の構造体の製造方法。
１…コンデンサ、１０…基板、１０Ｒ…エッチング残り、２０ａ…導電層、２０ｂ…導電層、３０…誘電体層、６０…絶縁層、７０ａ…第１内部電極、７０ｂ…第２内部電極、７０ｃ…第１外部電極、７０ｄ…第２外部電極、７０ｃ１…第１金属層、７０ｃ２…第２金属層、７０ｄ１…第１金属層、７０ｄ２…第２金属層、８０…触媒層、８０ａ…第１触媒層、８０ｂ…第２触媒層、８１…触媒粒子、８１ａ…第１触媒粒子、８１ｂ…第２触媒粒子、９０…マスク層、１００…エッチング剤、Ａ１…第１領域、Ａ２…第２領域、ＣＳ…導電基板、Ｇ…溝、Ｓ１…第１主面、Ｓ２…第２主面、ＴＲ…凹部。

Claims (8)

  1. 半導体材料を含んだ基板であって、前記基板には、各々の深さ方向が前記基板の厚さ方向と等しい１以上の凹部が設けられ、前記１以上の凹部の側壁には、前記深さ方向に各々が伸びた複数の溝が設けられ、前記１以上の凹部は、幅方向に配列した複数のトレンチであり、前記１以上の凹部の各々において、前記複数の溝の長さ方向は前記深さ方向に平行である基板と、
    前記側壁を覆った導電層と、
    前記基板と前記導電層との間に介在した誘電体層と
    を備え、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層は、前記導電基板と前記導電層とを互いから電気的に絶縁させている構造体。
  2. 前記誘電体層の厚さＤ３と前記複数の溝の平均幅ＡｖＤ１との比Ｄ３／ＡｖＤ１は０．０１乃至１の範囲内にある請求項１に記載の構造体。
  3. 前記複数の溝の平均深さＡｖＤ２と前記複数の溝の平均幅ＡｖＤ１との比ＡｖＤ２／ＡｖＤ１は０．０１乃至１００の範囲内にある請求項１又は２に記載の構造体。
  4. 前記複数の溝の平均幅ＡｖＤ１は５乃至３００ｎｍの範囲内にある請求項１乃至３の何れか１項に記載の構造体。
  5. 前記複数の溝の平均深さＡｖＤ２は２．５乃至１５０ｎｍの範囲内にある請求項１乃至４の何れか１項に記載の構造体。
  6. 前記複数の溝の平均幅ＡｖＤ１と前記複数の溝の隣り合ったものの平均中心間距離ＡｖＤ５との比ＡｖＤ１／ＡｖＤ５は０．３乃至１の範囲内にある請求項１乃至５の何れか１項に記載の構造体。
  7. 半導体材料を含んだ基板の一方の主面上に、１以上の開口部を有しているマスク層を形成する工程と、
    前記主面のうち前記１以上の開口部に対応した領域に、第１貴金属を各々が含んだ複数の第１触媒粒子からなり、前記複数の第１触媒粒子間に隙間を有する第１触媒層を形成する工程と、
    前記第１触媒層上に、第２貴金属を各々が含んだ複数の第２触媒粒子からなり、前記複数の第２触媒粒子の少なくとも一部は前記隙間の上方に位置し、前記第１触媒層と比較してより小さな幅を有している第２触媒層を形成する工程と、
    前記第１及び第２触媒層へエッチング剤を供給して、前記第１及び第２触媒層の触媒としての作用のもとで、前記領域をエッチングすることにより、深さ方向に各々が伸びた複数の溝を各々の側壁に有する１以上の凹部を形成することと
    を含み、前記１以上の凹部として、幅方向に配列した複数のトレンチを形成し、前記１以上の凹部の各々において、前記複数の溝の長さ方向を前記深さ方向に対して平行にする構造体の製造方法。
  8. 前記側壁上に誘電体層を形成する工程と、
    前記誘電体層上に導電層を形成する工程と
    を更に含み、前記基板は、少なくとも表面が導電性を有している導電基板であり、前記誘電体層によって前記導電層から電気的に絶縁された請求項７に記載の構造体の製造方法。
JP2020050979A 2020-03-23 2020-03-23 構造体及びその製造方法 Active JP7434009B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020050979A JP7434009B2 (ja) 2020-03-23 2020-03-23 構造体及びその製造方法
US17/173,258 US11411074B2 (en) 2020-03-23 2021-02-11 Structure and method of producing the same
FR2101568A FR3108444B1 (fr) 2020-03-23 2021-02-18 Structure et procédé pour sa production
TW110105513A TWI799791B (zh) 2020-03-23 2021-02-18 構造體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020050979A JP7434009B2 (ja) 2020-03-23 2020-03-23 構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021150572A JP2021150572A (ja) 2021-09-27
JP7434009B2 true JP7434009B2 (ja) 2024-02-20

Family

ID=77748300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020050979A Active JP7434009B2 (ja) 2020-03-23 2020-03-23 構造体及びその製造方法

Country Status (4)

Country Link
US (1) US11411074B2 (ja)
JP (1) JP7434009B2 (ja)
FR (1) FR3108444B1 (ja)
TW (1) TWI799791B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808465B (zh) * 2021-03-18 2023-07-11 日商東芝股份有限公司 蝕刻方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP2015119170A (ja) 2013-11-13 2015-06-25 株式会社東芝 半導体チップの製造方法、半導体チップ、及び半導体装置
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426153A (ja) 1990-05-21 1992-01-29 Sharp Corp 半導体装置
JPH06310655A (ja) 1993-04-27 1994-11-04 Nippon Steel Corp 半導体装置の製造方法
TW455987B (en) 2000-08-07 2001-09-21 Promos Technologies Inc Deep trench structure with large surface area and its manufacturing method
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
WO2020215260A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 电容器及其制备方法
JP2021114531A (ja) * 2020-01-17 2021-08-05 株式会社村田製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130161792A1 (en) 2011-12-27 2013-06-27 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
JP2015119170A (ja) 2013-11-13 2015-06-25 株式会社東芝 半導体チップの製造方法、半導体チップ、及び半導体装置
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Also Published As

Publication number Publication date
US20210296432A1 (en) 2021-09-23
FR3108444B1 (fr) 2024-05-03
FR3108444A1 (fr) 2021-09-24
TWI799791B (zh) 2023-04-21
TW202139352A (zh) 2021-10-16
JP2021150572A (ja) 2021-09-27
US11411074B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
US11551864B2 (en) Capacitor and capacitor module
JP7434009B2 (ja) 構造体及びその製造方法
US11588059B2 (en) Structural body and method of manufacturing the same
JP7532607B2 (ja) エッチング方法
US11862667B2 (en) Capacitor
JP7555860B2 (ja) エッチング方法
KR102543387B1 (ko) 에칭 방법
TWI750789B (zh) 電容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

R151 Written notification of patent or utility model registration

Ref document number: 7434009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151