JP2015119170A - 半導体チップの製造方法、半導体チップ、及び半導体装置 - Google Patents
半導体チップの製造方法、半導体チップ、及び半導体装置 Download PDFInfo
- Publication number
- JP2015119170A JP2015119170A JP2014218512A JP2014218512A JP2015119170A JP 2015119170 A JP2015119170 A JP 2015119170A JP 2014218512 A JP2014218512 A JP 2014218512A JP 2014218512 A JP2014218512 A JP 2014218512A JP 2015119170 A JP2015119170 A JP 2015119170A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor substrate
- etching
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 233
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 154
- 238000005530 etching Methods 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 74
- 238000003486 chemical etching Methods 0.000 claims abstract description 15
- 239000003054 catalyst Substances 0.000 claims description 85
- 229910000510 noble metal Inorganic materials 0.000 claims description 66
- 230000001681 protective effect Effects 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 103
- 239000000243 solution Substances 0.000 description 48
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000007747 plating Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 238000006073 displacement reaction Methods 0.000 description 17
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 16
- 239000002105 nanoparticle Substances 0.000 description 16
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 12
- 239000007800 oxidant agent Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910001961 silver nitrate Inorganic materials 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- -1 fluororesin Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 210000002381 plasma Anatomy 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 101710134784 Agnoprotein Proteins 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Dicing (AREA)
Abstract
Description
図3Aに示すようにエッチングマスク14をラウンド状の角部を有するように形成した場合には、個片化されたチップにおいても、角部はラウンド状となる。言い換えると、エッチングマスク14及び半導体チップのこのような上面形状は、輪郭を構成している直線(線分)同士が接する部分を有しない形状、即ち、輪郭を構成している線分が互いから離間した形状である。角部をラウンド状とすることによって、チップの機械的強度が高められる。
露出領域18に粒状の貴金属触媒22を形成した場合、図6に示すように、貴金属触媒22が占める領域の形状は、露出領域18の形状とは完全には一致せず、粒形状に応じた凹凸を有している。適正な条件、例えばフッ化水素酸10mol/L、過酸化水素2mol/Lの条件でエッチングを行うと、エッチングは貴金属触媒22のごく近傍でしか起こらない。そのため、チップ本体10’の側壁には、貴金属触媒22の粒形状を反映して、上面から下面方向に向けて各々が延びたエッチング痕32が形成される。一方、エッチング液の酸化剤濃度が高い条件、例えばフッ化水素酸2.5mol/L、過酸化水素8mol/Lの条件でエッチングを行うと、貴金属触媒22が影響を及ぼす範囲が広がる。そのため、エッチング痕32は、もはや貴金属触媒22の粒形状を反映せず、ランダムな凹凸形状として形成される。
[1]
保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第1領域と、前記半導体基板のうち露出した領域である第2領域とを画定することと、
前記第2領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第1領域に対応した複数のチップ本体へと個片化することと
を含んだ半導体チップの製造方法。
[2]
前記エッチングマスクの上面は、一端同士が接した2つの線分によって規定される角部を有していない[1]に記載の方法。
[3]
前記エッチングマスクの上面は、5以上の辺を有する多角形である[1]に記載の方法。
[4]
前記化学的エッチング処理は、前記第2領域に貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含む[1]乃至[3]の何れかに記載の方法。
[5]
無電解めっきにより前記第2領域に前記貴金属触媒を設ける[4]に記載の方法。
[6]
前記貴金属触媒は粒状である[4]又は[5]に記載の方法。
[7]
前記化学的エッチング処理は、前記半導体基板に前記エッチング液を接触させることを含み、前記エッチング液は、フッ化水素酸と過酸化水素とを含んだ[4]乃至[6]の何れかに記載の方法。
[8]
前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行う[1]乃至[7]の何れかに記載の方法。
[9]
前記凹部又は凸部の各々は10乃至100nmの幅を有する[8]に記載の方法。
[10]
前記凹部又は凸部の各々は10乃至50nmの幅を有する[8]に記載の方法。
[11]
前記複数の第1領域は、電極パッドを有する半導体素子を含んだ[1]乃至[10]の何れかに記載の方法。
[12]
前記半導体基板はシリコン基板である[1]乃至[11]の何れかに記載の方法。
[13]
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体の端面はエッチング痕を有している半導体チップ。
[14]
前記エッチング痕は、前記チップ本体の前記表面領域側の面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部である[13]に記載の半導体チップ。
[15]
前記凹部又は凸部の各々は10乃至100nmの幅を有する[14]に記載の半導体チップ。
[16]
前記凹部又は凸部の各々は10乃至50nmの幅を有する[14]に記載の半導体チップ。
[17]
前記表面領域を覆った保護膜を更に具備し、前記チップ本体の前記表面領域側の面の輪郭は、前記表面領域側の面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している[13]乃至[16]の何れかに記載の半導体チップ。
[18]
前記チップ本体の前記表面領域側の面は、一端同士が接した2つの線分によって規定される角部を有していない[13]乃至[17]の何れかに記載の半導体チップ。
[19]
半導体素子を含んだ表面領域を有しているチップ本体と、前記表面領域を覆った保護膜とを具備し、前記チップ本体は、前記保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面の輪郭は、この上面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している半導体チップ。
[20]
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体は、保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面は、一端同士が接した2つの線分によって規定される角部を有していない半導体チップ。
[21]
支持部材と、
前記支持部材上に位置した、[13]乃至[20]の何れかに記載の半導体チップと、
前記半導体チップを覆うように前記支持部材上に設けられたモールド樹脂と
を具備した半導体装置。
[22]
支持部材と、
前記支持部材上に位置した、[13]乃至[20]の何れか1項に記載の半導体チップと、
前記支持部材と前記半導体チップとの間に介在した接合部材と
を具備した半導体装置。
Claims (15)
- 保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第1領域と、前記半導体基板のうち露出した領域である第2領域とを画定することと、
前記第2領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第1領域に対応した複数のチップ本体へと個片化することと
を含んだ半導体チップの製造方法。 - 前記エッチングマスクの上面は、一端同士が接した2つの線分によって規定される角部を有していない請求項1に記載の方法。
- 前記化学的エッチング処理は、前記第2領域に貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含む請求項1又は2に記載の方法。
- 前記貴金属触媒は粒状である請求項3に記載の方法。
- 前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行う請求項1乃至4の何れか1項に記載の方法。
- 前記凹部又は凸部の各々は10乃至100nmの幅を有する請求項5に記載の方法。
- 前記半導体基板はシリコン基板である請求項1乃至6の何れか1項に記載の方法。
- 半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体の端面は前記チップ本体の前記表面領域側の面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部であるエッチング痕を有している半導体チップ。
- 前記凹部又は凸部の各々は10乃至100nmの幅を有する請求項8に記載の半導体チップ。
- 前記表面領域を覆った保護膜を更に具備し、前記チップ本体の前記表面領域側の面の輪郭は、前記表面領域側の面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している請求項8又は9に記載の半導体チップ。
- 前記チップ本体の前記表面領域側の面は、一端同士が接した2つの線分によって規定される角部を有していない請求項8乃至10の何れか1項に記載の半導体チップ。
- 半導体素子を含んだ表面領域を有しているチップ本体と、前記表面領域を覆った保護膜とを具備し、前記チップ本体は、前記保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面の輪郭は、この上面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している半導体チップ。
- 半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体は、保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面は、一端同士が接した2つの線分によって規定される角部を有していない半導体チップ。
- 支持部材と、
前記支持部材上に位置した、請求項8乃至13の何れか1項に記載の半導体チップと、
前記半導体チップを覆うように前記支持部材上に設けられたモールド樹脂と
を具備した半導体装置。 - 支持部材と、
前記支持部材上に位置した、請求項8乃至13の何れか1項に記載の半導体チップと、
前記支持部材と前記半導体チップとの間に介在した接合部材と
を具備した半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014218512A JP6441025B2 (ja) | 2013-11-13 | 2014-10-27 | 半導体チップの製造方法 |
US14/540,360 US9460967B2 (en) | 2013-11-13 | 2014-11-13 | Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device |
US15/240,625 US10410976B2 (en) | 2013-11-13 | 2016-08-18 | Method of manufacturing semiconductor chip, semiconductor chip, and semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013235470 | 2013-11-13 | ||
JP2013235470 | 2013-11-13 | ||
JP2014218512A JP6441025B2 (ja) | 2013-11-13 | 2014-10-27 | 半導体チップの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017050977A Division JP6462747B2 (ja) | 2013-11-13 | 2017-03-16 | 半導体チップ及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015119170A true JP2015119170A (ja) | 2015-06-25 |
JP2015119170A5 JP2015119170A5 (ja) | 2016-09-15 |
JP6441025B2 JP6441025B2 (ja) | 2018-12-19 |
Family
ID=53043068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014218512A Active JP6441025B2 (ja) | 2013-11-13 | 2014-10-27 | 半導体チップの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9460967B2 (ja) |
JP (1) | JP6441025B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201496A (ja) * | 2015-04-13 | 2016-12-01 | 浜松ホトニクス株式会社 | 光検出装置 |
JP2018022926A (ja) * | 2017-11-01 | 2018-02-08 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
US10090158B2 (en) | 2016-07-28 | 2018-10-02 | Kabushiki Kaisha Toshiba | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article |
US10224209B2 (en) | 2015-09-01 | 2019-03-05 | Kabushiki Kaisha Toshiba | Etching method, article manufacturing method, and etching apparatus |
JP2019096656A (ja) * | 2017-11-20 | 2019-06-20 | 株式会社沖データ | 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法 |
JP2020009812A (ja) * | 2018-07-03 | 2020-01-16 | 株式会社ディスコ | ウエーハの加工方法 |
JP2020520118A (ja) * | 2017-05-11 | 2020-07-02 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 処理された積層ダイ |
JP2021002689A (ja) * | 2018-02-09 | 2021-01-07 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
JP2021150572A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | 構造体及びその製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104428890B (zh) * | 2012-07-11 | 2017-10-24 | 三菱电机株式会社 | 半导体装置及其制造方法 |
CN106663615B (zh) * | 2014-08-28 | 2019-08-27 | 三菱电机株式会社 | 半导体装置的制造方法、半导体装置 |
JP6121959B2 (ja) | 2014-09-11 | 2017-04-26 | 株式会社東芝 | エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液 |
WO2016084768A1 (ja) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | 表面実装型パッケージおよびその製造方法 |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
JP2019140225A (ja) * | 2018-02-09 | 2019-08-22 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
CN113330557A (zh) | 2019-01-14 | 2021-08-31 | 伊文萨思粘合技术公司 | 键合结构 |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11508692B2 (en) * | 2019-12-25 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
US20220157657A1 (en) * | 2020-11-13 | 2022-05-19 | International Business Machines Corporation | Singulating individual chips from wafers having small chips and small separation channels |
US11959004B2 (en) | 2020-12-07 | 2024-04-16 | Texas Instruments Incorporated | Wet anisotropic etching of silicon |
JP2022144046A (ja) | 2021-03-18 | 2022-10-03 | 株式会社東芝 | エッチング方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103738A (ja) * | 2002-09-06 | 2004-04-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2007007827A (ja) * | 2005-07-04 | 2007-01-18 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造の作製方法 |
JP2007019375A (ja) * | 2005-07-11 | 2007-01-25 | Angstrom Technologies:Kk | 微細構造物の作製方法及び作製装置 |
JP2011060846A (ja) * | 2009-09-07 | 2011-03-24 | Univ Of Miyazaki | 微細流路の形成方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6790785B1 (en) | 2000-09-15 | 2004-09-14 | The Board Of Trustees Of The University Of Illinois | Metal-assisted chemical etch porous silicon formation method |
WO2002103752A2 (en) | 2000-11-27 | 2002-12-27 | The Board Of Trustees Of The University Of Illinois | Metal-assisted chemical etch to produce porous group iii-v materials |
JP4495916B2 (ja) | 2003-03-31 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体チップの製造方法 |
JP2005311321A (ja) | 2004-03-22 | 2005-11-04 | Sharp Corp | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール |
TW200620451A (en) | 2004-11-09 | 2006-06-16 | Univ Osaka | Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method |
GB0426564D0 (en) * | 2004-12-03 | 2005-01-05 | Plastic Logic Ltd | Subtractive self-aligned printing |
WO2006078071A2 (en) | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method for semiconductor chips, and semiconductor chip |
JP2007194469A (ja) | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置の製造方法 |
CN100477162C (zh) | 2006-02-21 | 2009-04-08 | 探微科技股份有限公司 | 切割晶片的方法 |
KR100772016B1 (ko) * | 2006-07-12 | 2007-10-31 | 삼성전자주식회사 | 반도체 칩 및 그 형성 방법 |
JP4488037B2 (ja) | 2007-07-24 | 2010-06-23 | パナソニック株式会社 | 半導体ウェハの処理方法 |
US8012857B2 (en) * | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US7871902B2 (en) * | 2008-02-13 | 2011-01-18 | Infineon Technologies Ag | Crack stop trenches |
WO2010027962A2 (en) | 2008-09-04 | 2010-03-11 | The Board Of Trustees Of The University Of Illinois | Method of forming a nanoscale three-demensional pattern in a porous semiconductor |
US8093151B2 (en) * | 2009-03-13 | 2012-01-10 | Stats Chippac, Ltd. | Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die |
US8278191B2 (en) * | 2009-03-31 | 2012-10-02 | Georgia Tech Research Corporation | Methods and systems for metal-assisted chemical etching of substrates |
TWI512897B (zh) | 2010-01-18 | 2015-12-11 | Semiconductor Components Ind | 半導體晶片分割方法 |
WO2011156028A2 (en) | 2010-03-09 | 2011-12-15 | Board Of Regents Of The University Of Texas System | Porous and non-porous nanostructures |
TWI505348B (zh) | 2010-10-08 | 2015-10-21 | Wakom Semiconductor Corp | And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate |
US8536712B2 (en) * | 2011-01-26 | 2013-09-17 | Sae Magnetics Ltd. | Memory device and method of manufacturing the same |
US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
KR20130012376A (ko) | 2011-07-25 | 2013-02-04 | 삼성전자주식회사 | 반도체 발광소자 제조방법 |
JP6176817B2 (ja) * | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP2013157523A (ja) | 2012-01-31 | 2013-08-15 | Toyoda Gosei Co Ltd | 半導体発光素子、半導体発光素子の製造方法および発光装置 |
TW201430459A (zh) * | 2013-01-28 | 2014-08-01 | Hon Hai Prec Ind Co Ltd | 背光模組及其導光板 |
CN104238186A (zh) * | 2013-06-20 | 2014-12-24 | 扬升照明股份有限公司 | 背光模块 |
-
2014
- 2014-10-27 JP JP2014218512A patent/JP6441025B2/ja active Active
- 2014-11-13 US US14/540,360 patent/US9460967B2/en active Active
-
2016
- 2016-08-18 US US15/240,625 patent/US10410976B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103738A (ja) * | 2002-09-06 | 2004-04-02 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2007007827A (ja) * | 2005-07-04 | 2007-01-18 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造の作製方法 |
JP2007019375A (ja) * | 2005-07-11 | 2007-01-25 | Angstrom Technologies:Kk | 微細構造物の作製方法及び作製装置 |
JP2011060846A (ja) * | 2009-09-07 | 2011-03-24 | Univ Of Miyazaki | 微細流路の形成方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201496A (ja) * | 2015-04-13 | 2016-12-01 | 浜松ホトニクス株式会社 | 光検出装置 |
US10224209B2 (en) | 2015-09-01 | 2019-03-05 | Kabushiki Kaisha Toshiba | Etching method, article manufacturing method, and etching apparatus |
US10090158B2 (en) | 2016-07-28 | 2018-10-02 | Kabushiki Kaisha Toshiba | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article |
JP2020520118A (ja) * | 2017-05-11 | 2020-07-02 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 処理された積層ダイ |
JP7129427B2 (ja) | 2017-05-11 | 2022-09-01 | インヴェンサス ボンディング テクノロジーズ インコーポレイテッド | 処理された積層ダイ |
JP2018022926A (ja) * | 2017-11-01 | 2018-02-08 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
JP2019096656A (ja) * | 2017-11-20 | 2019-06-20 | 株式会社沖データ | 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法 |
JP2021002689A (ja) * | 2018-02-09 | 2021-01-07 | 株式会社東芝 | エッチング方法、半導体チップの製造方法及び物品の製造方法 |
JP2020009812A (ja) * | 2018-07-03 | 2020-01-16 | 株式会社ディスコ | ウエーハの加工方法 |
JP7191563B2 (ja) | 2018-07-03 | 2022-12-19 | 株式会社ディスコ | ウエーハの加工方法 |
JP2021150572A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | 構造体及びその製造方法 |
JP7434009B2 (ja) | 2020-03-23 | 2024-02-20 | 株式会社東芝 | 構造体及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10410976B2 (en) | 2019-09-10 |
US20150130028A1 (en) | 2015-05-14 |
US9460967B2 (en) | 2016-10-04 |
US20160358863A1 (en) | 2016-12-08 |
JP6441025B2 (ja) | 2018-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6441025B2 (ja) | 半導体チップの製造方法 | |
JP6462747B2 (ja) | 半導体チップ及び半導体装置 | |
US7795140B2 (en) | Method of manufacturing substrate | |
TWI260051B (en) | Semiconductor-device manufacturing method | |
US8759685B2 (en) | Wiring substrate and method of manufacturing the wiring substrate | |
TW201523800A (zh) | 半導體裝置及其製造方法 | |
KR102548550B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US10553456B2 (en) | Semiconductor package and manufacturing method of semiconductor package | |
JP2017162876A (ja) | 半導体パッケージの製造方法 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
JP2009094409A (ja) | 半導体パッケージおよびその製造方法 | |
US20160005681A1 (en) | Semiconductor package and method of manufacturing the same | |
JP6444805B2 (ja) | 半導体チップの製造方法 | |
JP2006286944A (ja) | サブマウント及びその製造方法 | |
JP2017183649A (ja) | 電子デバイス及びその製造方法 | |
TW201532230A (zh) | 具有導電墨水的積體電路封裝系統及製造該積體電路的方法 | |
JP2007258233A (ja) | 半導体装置の製造方法、半導体装置および回路基板 | |
JP2014090117A (ja) | 半導体装置、半導体装置の実装構造、および半導体装置の製造方法 | |
JP2005150221A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
JP2005150220A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
US20180374806A1 (en) | Semiconductor structure and fabrication method thereof | |
JP2009164420A (ja) | 半導体素子、半導体装置およびその半導体素子の製造方法 | |
CN112885799A (zh) | 半导体结构及其制作方法 | |
JP2007250847A (ja) | 半導体装置の製造方法 | |
JP2007123756A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160728 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160728 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6441025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |