JP2005150221A - 半導体装置、半導体ウエハおよびその製造方法 - Google Patents

半導体装置、半導体ウエハおよびその製造方法 Download PDF

Info

Publication number
JP2005150221A
JP2005150221A JP2003382491A JP2003382491A JP2005150221A JP 2005150221 A JP2005150221 A JP 2005150221A JP 2003382491 A JP2003382491 A JP 2003382491A JP 2003382491 A JP2003382491 A JP 2003382491A JP 2005150221 A JP2005150221 A JP 2005150221A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor device
grooves
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003382491A
Other languages
English (en)
Inventor
Masao Miura
正男 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003382491A priority Critical patent/JP2005150221A/ja
Publication of JP2005150221A publication Critical patent/JP2005150221A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 フリップチップ実装の際に半導体チップに加わる応力を緩和し、且つ半導体チップの取り扱い等外部から加わる応力で破断しにくい半導体装置、半導体ウエハおよびその製造方法を提供することを課題とする。
【解決手段】 半導体チップ14の裏面の中心部を粗とし、周辺部に向かって密となるように該半導体チップ14の裏面に複数の溝15を形成する。さらに前記複数の溝15を含めて半導体チップ14の裏面を弾性体16で覆ってもよい。
【選択図】 図1

Description

フリップチップ実装する際に生ずる応力を緩和することができる半導体装置、半導体ウエハおよびその製造方法に関する。
半導体装置の実装方法であるフリップチップ実装は、半導体ベアチップ表面の電極パッドに形成されたバンプと回路基板に設けられたランドなどの配線端子とを接合することにより行われる平面実装方式である。回路基板と接合する前記のバンプは、ハンダバンプや電解メッキ等により形成されたAu(金)バンプがあり、前者は、熱を加えることにより回路基板上の配線端子に融着して接合する。後者は、半導体チップと回路基板とを接着剤で接合したり、ACF(異方性導電フィルム(Anisotropic Conductive Film))を用いて半導体チップと回路基板とを加熱圧着して接合する。このような実装方式は、実装面積が限られる携帯機器等、小型化が要求される製品に用いられる。フリップチップ実装される半導体装置およびその製造方法として、半導体装置の裏面に複数の溝を所定の間隔で形成することが知られている。
この溝は、フリップチップ実装の際に生ずる熱や圧力の応力を緩和するため半導体装置の裏面に半切妻状に刻設されている。このような半切妻状の溝の形成方法として、ダイシング法がある(特許文献1)。
特開平02−240942号公報(頁2、第1図)
このような従来の半導体装置およびその製造方法では、半導体装置の裏面に形成された溝は、等間隔で形成されておりフリップチップ実装の際に生ずるより大きな半導体チップ周辺部への応力緩和が不十分であるという課題がある。これを改善するために数多くの溝を半導体チップの裏面に形成すると半導体チップ自体の剛性が低下して実装時の応力に耐えられずに破損する可能性がある。また、ダイシング加工時に溝の形成面にクラックや細かいヒビを生じやすく、ダイシング加工後の半導体装置の取り扱いやフリップチップ実装時の圧力等により、前述のクラックやヒビの部分から半導体装置が破断し易いという問題がある。
本発明は、上記のような事情を考慮してなされたものであり、フリップチップ実装の際に生ずる半導体チップの周辺部に加わる応力を効率よく緩和し、且つ半導体チップの取り扱い等により外部から加わる応力や衝撃で破損しにくい半導体装置、半導体ウエハおよびその製造方法を提供することを目的とする。
本発明の半導体装置は、フリップチップ方式にて回路基板上に実装される半導体装置において、半導体装置を構成する半導体チップの能動面に回路基板と接合可能に形成されたバンプと、バンプの形成面と対向する半導体チップの裏面に形成された複数の溝とを有し、この複数の溝の分布が、半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする。
上記の構成によれば、フリップチップ実装の際に生じる熱または圧力による応力は、半導体チップの周辺部に集中しやすいため、半導体チップの裏面の中心部を粗とし、周辺部に向かって密となるように形成された複数の溝により、周辺部にかかる応力を緩和することができる。
この場合、前記複数の溝は、半導体チップの長辺に垂直なスジ状または半導体チップの長辺および短辺にそれぞれ平行な格子状となるように形成されることが好ましい。
この構成によれば、実装の際に生じる熱や圧力の応力は、半導体チップの長辺方向により大きな変形を引き起こすように加わるため、半導体チップサイズのアスペクト比に応じて、応力緩和用の溝が形成されている。したがって、半導体チップを上から見た場合に細長い形状であれば長辺方向に対して垂直な方向に溝を形成し、正方形に近い形状であれば長辺および短辺に平行な格子状とすることで、より半導体チップにかかる応力を緩和することができる。
さらには、前記複数の溝は、半導体チップの裏面の中心に対し円弧状または同心円状となるように形成することが好ましい。
この構成によれば、半導体チップは、半導体チップの裏面のコーナー付近に円弧状の溝がかかるように形成することで、実装の際に生じる熱や圧力の応力で変形しやすくなり、さらにこの応力を緩和することができる。
また本発明の半導体装置の複数の溝は、半導体チップの側面に掛からない範囲で形成されることが好ましい。
この構成によれば、半導体チップの側面に掛からない範囲で前記複数の溝を形成することにより、半導体チップは、実装の際の応力で容易に破損しない程度の剛性を保つことができる。
これらの本発明の半導体装置に形成された複数の溝は、フォトリソ方式のエッチングにて形成され、溝の底部断面が略円弧状であることが好ましい。
この構成によれば、前記複数の溝が、フォトリソ方式のエッチングにて形成され、溝の底部断面が略円弧状であるため、溝部分に掛かる応力が分散しやすい。また溝形成面にクラックやヒビが生じにくく、半導体チップの取り扱い等外部から加わる応力で、これらのクラックやヒビの部分から半導体チップが破断することを防止することができる。
また本発明の他の半導体装置は、フリップチップ方式にて回路基板上に実装される半導体装置において、半導体装置を構成する半導体チップの能動面に回路基板と接合可能に形成されたバンプと、バンプの形成面と対向する半導体チップの裏面に形成された複数の穴とを有し、この複数の穴の分布が、半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする。
この構成によれば、フリップチップ実装の際に生じる応力は、半導体チップの周辺部に集中しやすいため、その大きさや形状を工夫した穴を半導体チップの周辺部に向かって密になるように形成して応力を緩和することができる。また、実装の際に半導体チップをハンドリングするにあたり、吸着パッド等を用いる場合には、半導体チップの裏面に吸着パッドが当接して吸着する部分をさけて穴を形成することも可能であり安定したハンドリングを行うことができる。
さらに上記の本発明の半導体装置は、前記溝または前記穴を含めた半導体チップの裏面を弾性体で覆うことが好ましい。
この構成によれば、半導体チップの裏面を覆った弾性体によって、実装時に生じる応力をこの溝または穴および弾性体で緩和できる。また、半導体チップの取り扱い等外部から加わる応力や衝撃を弾性体で緩和することにより、半導体チップの破損を防ぐことができる。さらに、半導体チップの裏面は、凹凸の少ない平面となることから半導体チップのハンドリングにおいて吸着パッド等を用いる場合でも半導体チップの裏面に吸着してハンドリングすることができる。
またこの場合、半導体チップの裏面に形成された前記溝または前記穴だけを弾性体で充填してもよい。
この構成によれば、半導体チップの裏面は、より平坦な平面とすることができ、前述のような半導体チップのハンドリングを確実且つ安定的に行うことができる。また、実装方法として半導体チップを上方から加熱して回路基板と接合させる場合は、半導体チップの裏面がすべて弾性体で覆われていないため熱が伝わりやすく、必要以上の加熱をしなくてもよい。
さらにこの場合、弾性体は、回路基板と同程度の膨張係数を有することが好ましい。
この構成によれば、フリップチップ実装の際に高温で半導体チップと回路基板とを接合する場合、回路基板が熱によって膨張収縮する度合いと同程度に半導体チップの裏面を覆った弾性体が膨張収縮することにより半導体チップの裏面側にも応力を加えて、バンプ接合面に実装応力が集中するのを防ぐことができる。ゆえに、実装応力のバンプ接合面への集中によるバンプの浮きや断裂を防止することができる。
本発明の半導体ウエハは、フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、半導体装置を構成する半導体チップの能動面となるウエハ面に回路基板と半導体チップとを接合するためのバンプを備え、前記本発明の半導体装置であるところの半導体チップの裏面に前記複数の溝または前記複数の穴が半導体チップの裏面の中心部を粗とし、周辺部に向かって密に形成された半導体装置が分離される前の状態で区画配置されていることを特徴とする。
この構成によれば、フリップチップ実装の際に加わる熱や圧力等の応力を、半導体チップの裏面の中心部を粗とし、周辺部に向かって密に形成された複数の溝または複数の穴で緩和することができる半導体装置を、この半導体ウエハからダイシング等の方法で分離して取り出すことができる。
また本発明の他の半導体ウエハは、フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、半導体装置を構成する半導体チップの能動面となるウエハ面に回路基板と半導体チップとを接合するためのバンプを備え、前記本発明の半導体装置であるところの半導体チップの前記溝または前記穴が形成された裏面が弾性体で覆われた半導体装置、または半導体チップの裏面に形成された前記溝または前記穴が弾性体で充填された半導体装置が分離される前の状態で区画配置されていることを特徴とする。
この構成によれば、半導体ウエハに区画配置された半導体チップの裏面に形成された弾性体により、半導体ウエハ状態での取り扱い等の外部から加わる応力や衝撃を緩和することができる。ゆえに半導体ウエハの破損を防止することができる。
本発明の半導体装置の製造方法は、フリップチップ方式にて回路基板上に実装される半導体装置を半導体ウエハを用いて製造する半導体装置の製造方法において、半導体ウエハの能動面に回路基板と半導体装置を構成する半導体チップとを接合するためのバンプを形成する工程と、半導体ウエハの裏面に半導体チップ毎に複数の溝または複数の穴を半導体チップの裏面の中心部を粗とし、周辺部に向かって密となる分布に形成する工程と、半導体ウエハから半導体装置を個々に分断して取り出す工程とを備えたことを特徴とする。
この場合、前記複数の溝または前記複数の穴を形成する工程の後に、更に、前記複数の溝または前記複数の穴を含めた半導体チップの裏面を弾性体にて覆う工程を備えることが好ましい。
またこの場合、半導体チップの裏面に形成された前記複数の溝または前記複数の穴を弾性体で充填する工程としてもよい。
これらの本発明の半導体装置の製造方法によれば、基本的な半導体ウエハの加工工程で、半導体ウエハに区画配置された半導体チップの裏面に複数の溝または複数の穴および弾性体を効率よく形成することができる。よって、この半導体チップの裏面に設けられた複数の溝または複数の穴および弾性体によりフリップチップ実装の際に生じる熱や圧力等の応力を緩和し、且つ半導体チップの取り扱い等外部から加わる応力で破断しにくい半導体装置を提供することができる。
尚、本発明の半導体装置、半導体ウエハおよび半導体装置の製造方法において、半導体チップの裏面に形成された複数の溝は、その幅を溝ごとに自在に設定することができる。また、穴とは、半導体チップの長辺および短辺方向など裏面において互いに直交する2方向に対して分断して形成されている凹部を指す。
本発明の一実施形態である半導体装置について図1に基づいて説明する。図1(a)は、本実施形態の半導体装置を構成する半導体チップ14を回路基板11にフリップチップ方式で平面実装した断面図である。この半導体チップ14の能動面14aに設けられた電極パッド上には、回路基板11上に設けられた配線端子12と接合するためのハンダバンプまたは電解メッキ等で形成されたAu(金)バンプが形成されている。このバンプ13は、半導体チップ14が有する入出力数および半導体チップサイズに応じて半導体チップ14の能動面14aに配置される。例えば、半導体チップ14の外周に平行な等間隔の列状またはチドリ状に配置されたり、能動面14aの全体に渡って均等に配置される。この場合の接合方法としては、前述の背景技術に示したように半導体チップ14の上方から加熱して接合する方法で行われる。
半導体チップ14のバンプ13形成面に対向する裏面には、複数の溝15が形成されている。さらに半導体チップ14は、図1(b)に示すように複数の溝15を含めた裏面全体が弾性体16で覆われている。また半導体チップ14の周辺部と回路基板11は、接着機能を持つ樹脂モールド17によって固定されている。
半導体チップ14は、単結晶シリコンや多結晶シリコンあるいは既知の化合物半導体材料が用いられ、その線膨張係数は、シリコン系の材料を用いる場合およそ3×10-6/℃である。
また本実施形態の半導体チップ14は、図1の上方から見ると長方形であり、半導体チップ14の裏面には、長辺に垂直なスジ状の複数の溝15が形成されている。この複数の溝15の分布は、半導体チップ14の裏面の中心部を粗とし、周辺部に向かって密となるように形成されている。
回路基板11は、無機材料または有機材料で造られた基板が用いられている。無機材料基板としては、セラミック、低膨張ガラス、ソーダガラス等が用いられる。これらの基板上に設けられる配線回路は、低抵抗膜としてAu、Cu、Al、Crなどの金属材料やITO(Indium Tin Oxide)などの透明電極が成膜されパターニングされている。この場合の線膨張係数は、セラミックがおよそ7×10-6/℃、低膨張ガラスがおよそ5×10-6/℃、ソーダガラスおよそ8×10-6/℃である。また有機材料基板としては、ガラスエポキシ系樹脂基板またはフレキシブルなポリイミド系樹脂基板が用いられる。同じく配線回路は、Cu箔等をこれらの有機材料基板に積層した後にパターニングされる。この場合の線膨張係数は、ガラスエポキシ系樹脂基板がおよそ2×10-5/℃、ポリイミド系樹脂基板がおよそ1×10-4/℃である。
弾性体16は、回路基板11の線膨張係数に対応して同程度の線膨張係数を持つ材料が選択されている。例えば、回路基板11が低膨張ガラス、ソーダガラスおよびガラスエポキシ系樹脂基板を用いる場合は、線膨張係数を低減させるフィラーを含んだエポキシ樹脂を用いている。このエポキシ樹脂の線膨張係数は、およそ2×10-5/℃である。またポリイミド系樹脂基板を用いる場合は、ポリイミド樹脂を用いている。このポリイミド樹脂の線膨張係数は、およそ1×10-4/℃である。
図2は、フリップチップ実装による応力で回路基板11が変形している状態を示す断面図である。回路基板11は、半導体チップ14に対しより大きな線膨張係数を有しているため、実装の際に生ずる熱や圧力等の応力によって回路基板11は半導体チップ14との実装面が凸状に変形しやすい。これによって半導体チップ14に加わる応力は、半導体チップ14の長辺が撓むように働くと共に、周辺部により集中しやすくなる。本実施形態の半導体チップ14の裏面には、半導体チップ14の裏面の中心部を粗とし、周辺部に向かって密となるように複数の溝15が形成されており、半導体チップ14に加わる応力が複数の溝15で分散し緩和される。
したがって、回路基板11の変形によって、接合されている半導体チップ14をせん断しようとする力が弱まり半導体チップ14の破断を防止することができる。また、実装の際の応力が半導体チップ14のバンプ13形成部分に集中してバンプ13の浮きや破断が起きることを防止することができる。
さらに、弾性体16は、半導体チップ14の裏面に形成された複数の溝15を含む裏面全体を覆っている。この弾性体16は、回路基板11と同程度の線膨張係数を持つ材料を用いているため、実装の際に加わる熱で回路基板11が膨張することによる変形と同方向に半導体チップ14を変形させる。また冷却時には、回路基板11の収縮による変形に対応して、半導体チップ14の裏面に形成された弾性体16が収縮する。すなわち回路基板11の変形による半導体チップ14にかかる応力を緩和するように働く。また、この弾性体16は、複数の溝15を埋めているため半導体チップ14が溝15部分で実装の際の応力によって破断することを防ぐことができる。そして、半導体チップ14の取り扱いは、一般的に能動面14aの反対面である裏面を用いて行われるため、弾性体16は、取り扱い時に外部から加わる応力や衝撃によって半導体チップ14が破損することを防ぐことができる。
本実施形態では、半導体チップ14の裏面に形成された複数の溝15を含めた裏面全体を弾性体16で覆っているが、図3(a)および(b)に示すように前記複数の溝15を弾性体16で充填するようにしてもよい。
この場合は、半導体チップ14の裏面が、より平坦な平面となることから、半導体チップ14をハンドリングする際に真空吸着パッドを用いる場合は、半導体チップ14の裏面に吸着パッドが密着しやすくハンドリングが安定する。また、実装方法として半導体チップ14を上方から加熱して回路基板11と接合させる場合は、半導体チップ14の裏面がすべて弾性体16で覆われていないため熱が伝わりやすく、必要以上の加熱をしなくてもよい。尚、図1(b)および図3(b)に示すハッチングの部分は、弾性体16を示している。
図4は、半導体チップ14の裏面に形成される複数の溝15の他の実施形態を示す正面図である。図4(a)に示すように半導体チップ14が正方形に近い形状の場合、長辺および短辺にそれぞれ平行な格子状の溝とする。また、図4(b)または(c)に示すように半導体チップ14裏面の中心に対し円弧状または同心円状の溝としてもよい。また、図4(d)に示すように複数の溝15を半導体チップ14の側面に掛からない範囲で形成してもよい。
図4(a)から(c)に示す溝15は、それぞれ半導体チップ14の周辺部(特にコーナー部)に向かって密に形成されているため、半導体チップ14の周辺部にかかる実装の際の応力をより効率よく緩和することができる。また図4(d)に示す溝15は、半導体チップ14の側面にかからない範囲で形成されているため、応力緩和用の溝15を多数形成する場合でも、実装の際の熱や圧力等の応力で半導体チップ14が、破断しない程度の剛性を保たせることができる。
図5は、本発明の半導体装置の他の実施形態を示す正面図である。半導体チップ14の裏面には、図5(a)のような半導体チップ14の長辺に垂直な方向のトラック状または図5(b)のような半導体チップ14の裏面の中心に対して円弧上で円状の複数の穴18が形成されている。この複数の穴18は、半導体チップ14の裏面の中心部を粗とし、周辺部に向かって密となるように形成されている。そして、半導体チップ14は、図示しないが、図1の実施形態と同様に半導体チップ14の複数の穴18を含む裏面全体が弾性体16で覆われている。また、弾性体16は、図3の実施形態と同様に半導体チップ14の裏面に形成された複数の穴18のみを充填する構成としてもよい。
この複数の穴18は、半導体チップ14のサイズのアスペクト比、半導体チップ14の能動面14aに形成されたバンプ13の並び方および実装の際に半導体チップ14に加わる応力を考慮して穴18の形状や大きさおよび位置を変えて形成することができる。ゆえに複数の溝15を形成する場合に比べて応力緩和のための設計自由度を増やすことができる。また半導体チップ14の裏面に弾性体16を形成することは、先に述べたと同様の作用と効果を奏する。
図6は、本発明の半導体ウエハの実施形態を示す正面図である。半導体ウエハ(完成体)21には、上記で述べた本実施形態の半導体装置を構成する半導体チップ14が、円形の半導体ウエハ21に設けられた位置決め用のオリフラ22やノッチ等を基準としてダイシング等によって分断される研削シロを含めた範囲で水平および垂直方向に区画されている。また本実施形態の半導体ウエハ21には、図1に示したように半導体チップ14の能動面14aとなるウエハ面に回路基板11と接合するためのバンプ13が形成されている。そして、半導体ウエハ21の裏面には、半導体チップ14毎に複数の溝または複数の穴が設けられていると共に、これらの複数の溝または複数の穴を含む半導体ウエハ21の裏面が弾性体で覆われている。またこの場合、弾性体は、図3で示したように前記複数の溝または前記複数の穴を充填する構成としてもよい。
本実施形態の半導体ウエハ21を用いれば、先に説明した本実施形態の半導体装置をダイシング等の方法で分離して取り出すことができる。
本実施形態の半導体装置の製造方法について図7のフローに基づいて説明する。本実施形態の半導体装置の製造方法は、半導体ウエハ(中間体)31を用いて製造する方法である。フリップチップ実装される半導体装置を構成する半導体チップ14の半導体回路はすでに既知の製造方法で半導体ウエハ31の能動面に形成されている。図7(a)では、半導体ウエハ31に複数区画配置された半導体チップ14の能動面14aとなるウエハ面に回路基板と接合するためのバンプ13を形成する。このバンプ13の形成方法としては、ハンダバンプの場合は、ハンダ蒸着法やハンダメッキ法などが用いられる。Au(金)バンプの場合は、電解Auメッキ法などが用いられる。
図7(b)では、半導体ウエハ31の両面に感光性樹脂レジスト32を所定の膜厚に塗布する。この塗布方法としては、スピンコート、スリットコート等の方法が用いられる。感光性樹脂レジスト32を両面に塗布した後に感光性樹脂レジスト32中に含まれる溶剤成分を加熱乾燥して除去し、半導体ウエハ31の両面に感光性樹脂レジスト32層を形成する。本実施形態では、後述する図7(d)の工程で半導体ウエハ31のウェットエッチングを行うためバンプ13形成面をエッチング液から保護するために、半導体ウエハ31の両面に感光性樹脂レジスト32層を形成するものである。
図7(c)では、半導体ウエハ31に区画配置された半導体チップ14の裏面となる面に複数の溝15を形成するために、該複数の溝15のパターンと同じパターンを有するフォトマスク(図示省略)を用いて半導体ウエハ31の裏面に形成された感光性樹脂レジスト32層を露光、現像する。露光は、所定の波長域を有する光源を用いてステップアンドリピート等の方法で露光されている。現像は、有機アルカリ溶液に半導体ウエハ31をスピンコ−ト、スリットコ−ト、浸漬等の方法で行われる。
図7(d)は、半導体ウエハ31の裏面がエッチングされた状態を示している。この場合、ウェットエッチング法を用いており、エッチング液は、半導体ウエハ31の半導体材料に応じて選択される。本実施形態では、シリコン系材料を用いているため、エッチング液としてフッ酸(50wt%)と純水とを1対1の容量比で希釈した溶液中に室温で半導体ウエハ31を浸漬してエッチングしている。この場合のエッチングレートは、0.4〜0.5μm/分である。複数の溝15の深さは、このエッチングレートから必要なエッチング時間を導いて所望の深さとすることができる。ウェットエッチング法を用いることにより溝15の底部断面15aは、図1(b)に示すように円弧状となり溝形成面にクラックやヒビが生じにくい。
また、エッチング方法としてドライエッチング法を用いることも可能である。その場合は、感光性樹脂レジスト32層は、半導体ウエハ31の裏面のみに形成すればよい。本実施形態でのドライエッチングは、エッチングガスとして塩素(Cl2)ガス80sccmと臭素(HBr)ガス120sccmおよび酸素(O2)ガス2sccmの混合ガスにより高周波リアクションチャンバー内で減圧して行われる。この場合のエッチングレートは0.6〜0.7μm/分である。sccmは、標準状態立方センチメートル/分のガス流量を示す単位である。これらエッチングガスの流量調整は、MFC(マスフローコントローラ)を用いている。尚、ドライエッチング法を用いた場合は、溝15の底部断面15aは、異方性エッチングされるため円弧状になりにくいが、ダイシング法で溝を形成する方法に比べ溝15形成面にクラックやヒビが生じにくい。
図7(e)では、エッチング終了した半導体ウエハ31の両面に残る感光性樹脂レジスト32層を剥離する。剥離方法としては有機アルカリ溶液に半導体ウエハ31を浸漬して行われる。その後、半導体ウエハ31表面に感光性樹脂レジスト32の微量残渣がある場合は、O2プラズマ等の手段でアッシングして取り除かれる。
図7(f)では、半導体ウエハ31の裏面に形成された複数の溝15を含めて半導体ウエハ31の裏面全体に弾性体16を形成する。弾性体16を形成する方法としては、スクリーン等を用いた印刷法やスピンコート法およびノズルを用いた定量吐出法によって弾性体16となる熱硬化タイプあるいは紫外線硬化タイプの液状材料を半導体ウエハ31の裏面に所定の膜厚となるように塗布する。その後、加熱乾燥あるいは紫外線を照射して弾性体16を形成する。
この場合、弾性体16は、半導体ウエハ31に区画配置された半導体チップ14となる部分の裏面領域のみに形成することも可能である。また、弾性体16を図3に示したように半導体チップ14となる面の裏面に形成された複数の溝15に充填した構成としてもよい。この方法としては、弾性体16として流動性を有する材料を用いれば、上記のような方法で半導体ウエハ31の裏面に弾性体16を塗布した後に、溝15以外の弾性体16をスキージ等でふき取り除去する方法、熱硬化または紫外線硬化した後にCMP(Chemical Mechanical Polish)化学機械研磨する方法がある。
図7(g)では、半導体ウエハ31から前段の加工が終了した半導体装置を分断して取り出す。方法としては、ダイシング法がある。
このような本実施形態の半導体装置の製造方法によれば、フリップチップ実装の際に生じる熱や圧力等の応力を緩和し、外部から加わる応力や衝撃で破断しにくい半導体装置を半導体ウエハ31を用いて効率よく生産することができる。尚、図7では、複数の溝15としているが複数の穴18であっても基本的に製造方法は同様である。
尚、本発明は上記実施形態に限定されず、適宜変更して実施することが可能である。例えば上記実施形態の複数の穴18の形状を図5(a)または(b)のようにトラック状または円状としているが、これに限るものではない。また、本発明の半導体装置の製造方法は、弾性体16を半導体ウエハ31の裏面に形成しているが、半導体ウエハ31の裏面に複数の溝あるいは複数の穴を形成する上記図7(e)の工程の後に半導体チップ14を分断して取り出し、半導体チップ14が単体の状態でその裏面に弾性体16を形成することも可能である。さらには、図8(a)および(b)に示すように半導体チップ14の裏面に弾性体16を形成しない構成としてもよい。
(a)実施形態の半導体装置をフリップチップ実装した断面図である。(b)実施形態のフリップチップ実装した半導体装置の要部の外観斜視図である。 実施形態の半導体装置を回路基板にフリップチップ実装し応力によって変形した断面図である。 (a)複数の溝に弾性体を充填した実施形態の半導体装置をフリップチップ実装した断面図である。 (b)複数の溝に弾性体を充填した実施形態の半導体装置の要部の外観斜視図である。 (a)複数の溝を半導体装置の裏面に格子状に形成した正面図である。(b)複数の溝を半導体装置の裏面に円弧状に形成した正面図である。(c)複数の溝を半導体装置の裏面に同心円状に形成した正面図である。(d)複数の溝を半導体装置の側面に掛からない範囲で形成した正面図である。 (a)複数のトラック状の穴を半導体装置の裏面に形成した正面図である。(b)複数の円状の穴を半導体装置の裏面に形成した正面図である。 実施形態の半導体ウエハの正面図である。 (a)〜(g)実施形態の半導体装置の製造方法を半導体ウエハの断面図で示すフロー図である。 (a)他の実施形態の半導体装置をフリップチップ実装した断面図である。(b)他の実施形態のフリップチップ実装した半導体装置の要部の外観斜視図である。
符号の説明
11…回路基板、13…バンプ、14…半導体チップ、14a…能動面、15…溝、15a…底部断面、16…弾性体、18…穴、21…半導体ウエハ(完成体)、31…半導体ウエハ(中間体)

Claims (14)

  1. フリップチップ方式にて回路基板上に実装される半導体装置において、
    前記半導体装置を構成する半導体チップの能動面に前記回路基板と接合可能に形成されたバンプと、
    前記バンプの形成面と対向する前記半導体チップの裏面に形成された複数の溝とを有し、
    前記複数の溝の分布が、前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする半導体装置。
  2. 前記複数の溝は、前記半導体チップの長辺に垂直なスジ状または前記半導体チップの長辺および短辺にそれぞれ平行な格子状となるように形成されたことを特徴とする請求項1に記載の半導体装置。
  3. 前記複数の溝は、前記半導体チップの裏面の中心に対し円弧状または同心円状となるように形成されたことを特徴とする請求項1に記載の半導体装置。
  4. 前記複数の溝は、前記半導体チップの側面に掛からない範囲で形成されたことを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。
  5. 前記複数の溝は、フォトリソ方式のエッチングにて形成され、
    前記複数の溝の底部断面が略円弧状であることを特徴とする請求項1ないし4のいずれか一項に記載の半導体装置。
  6. フリップチップ方式にて回路基板上に実装される半導体装置において、
    前記半導体装置を構成する半導体チップの能動面に前記回路基板と接合可能に形成されたバンプと、
    前記バンプの形成面と対向する前記半導体チップの裏面に形成された複数の溝とを有し、
    前記複数の穴の分布が、前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする半導体装置。
  7. 前記溝または前記穴を含めた前記半導体チップの裏面が弾性体で覆われたことを特徴とする請求項1ないし6のいずれか一項に記載の半導体装置。
  8. 前記半導体チップの裏面に形成された前記溝または前記穴が弾性体で充填されたことを特徴とする請求項1ないし6のいずれか一項に記載の半導体装置。
  9. 前記弾性体は、前記回路基板と同程度の膨張係数を有することを特徴とする請求項7または8に記載の半導体装置。
  10. フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、
    前記半導体装置を構成する半導体チップの能動面となるウエハ面に前記回路基板と前記半導体チップとを接合するためのバンプを備え、
    請求項1ないし6のいずれか一項に記載の半導体チップの裏面に前記複数の溝または前記複数の穴が半導体チップの裏面の中心部を粗とし、周辺部に向かって密に形成された半導体装置が分離される前の状態で区画配置されていることを特徴とする半導体ウエハ。
  11. フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、
    前記半導体装置を構成する半導体チップの能動面となるウエハ面に前記回路基板と前記半導体チップとを接合するためのバンプを備え、
    請求項7ないし9のいずれか一項に記載の半導体チップの前記複数の溝または前複数の記穴が形成された裏面が弾性体で覆われた半導体装置、または半導体チップの裏面に形成された前記複数の溝または前複数の穴が弾性体で充填された半導体装置が分離される前の状態で区画配置されていることを特徴とする半導体ウエハ。
  12. フリップチップ方式にて回路基板上に実装される半導体装置を半導体ウエハを用いて製造する半導体装置の製造方法において、
    前記半導体ウエハの能動面に前記回路基板と前記半導体装置を構成する半導体チップとを接合するためのバンプを形成する工程と、
    前記半導体ウエハの裏面に前記半導体チップ毎に複数の溝または複数の穴を前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となる分布に形成する工程と、
    前記半導体ウエハから前記半導体装置を個々に分断して取り出す工程とを備えたことを特徴とする半導体装置の製造方法。
  13. 前記複数の溝または前記複数の穴を形成する工程の後に、更に前記複数の溝または前記複数の穴を含めた前記半導体チップの裏面を弾性体にて覆う工程を備えたことを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記複数の溝または前記複数の穴を形成する工程の後に、更に、前記半導体チップの裏面に形成された前記複数の溝または前記複数の穴を弾性体で充填する工程を備えたことを特徴とする請求項12に記載の半導体装置の製造方法。
JP2003382491A 2003-11-12 2003-11-12 半導体装置、半導体ウエハおよびその製造方法 Withdrawn JP2005150221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382491A JP2005150221A (ja) 2003-11-12 2003-11-12 半導体装置、半導体ウエハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382491A JP2005150221A (ja) 2003-11-12 2003-11-12 半導体装置、半導体ウエハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2005150221A true JP2005150221A (ja) 2005-06-09

Family

ID=34691547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382491A Withdrawn JP2005150221A (ja) 2003-11-12 2003-11-12 半導体装置、半導体ウエハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2005150221A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114126A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置及びその製造方法
FR2994769A1 (fr) * 2012-08-27 2014-02-28 Oberthur Technologies Circuit integre protege d'une attaque lumiere
CN107425016A (zh) * 2016-05-23 2017-12-01 株式会社日本显示器 有机el显示装置及液晶显示装置
CN110416236A (zh) * 2018-04-28 2019-11-05 中芯国际集成电路制造(天津)有限公司 芯片的封装方法、半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140466A (ja) * 1992-10-27 1994-05-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2001168139A (ja) * 1999-12-10 2001-06-22 Casio Comput Co Ltd 半導体装置およびそれを用いた接合構造
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140466A (ja) * 1992-10-27 1994-05-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2001168139A (ja) * 1999-12-10 2001-06-22 Casio Comput Co Ltd 半導体装置およびそれを用いた接合構造
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114126A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置及びその製造方法
FR2994769A1 (fr) * 2012-08-27 2014-02-28 Oberthur Technologies Circuit integre protege d'une attaque lumiere
CN107425016A (zh) * 2016-05-23 2017-12-01 株式会社日本显示器 有机el显示装置及液晶显示装置
CN110416236A (zh) * 2018-04-28 2019-11-05 中芯国际集成电路制造(天津)有限公司 芯片的封装方法、半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6441025B2 (ja) 半導体チップの製造方法
JP6462747B2 (ja) 半導体チップ及び半導体装置
JP2006114867A (ja) 半導体装置及びその製造方法
JP2007027675A (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009099597A (ja) 半導体装置およびその製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
JP2012160500A (ja) 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP5399542B2 (ja) 半導体装置の製造方法
TW201624654A (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JPWO2011136363A1 (ja) 回路装置の製造方法
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2006303305A (ja) 半導体装置
JP2005150221A (ja) 半導体装置、半導体ウエハおよびその製造方法
JP2005150220A (ja) 半導体装置、半導体ウエハおよびその製造方法
JP2004186460A (ja) 回路装置の製造方法
JP4288277B2 (ja) 半導体装置
JP2005260120A (ja) 半導体装置
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JP2008288481A (ja) 半導体装置およびその製造方法
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090302