JP2005150221A - 半導体装置、半導体ウエハおよびその製造方法 - Google Patents
半導体装置、半導体ウエハおよびその製造方法 Download PDFInfo
- Publication number
- JP2005150221A JP2005150221A JP2003382491A JP2003382491A JP2005150221A JP 2005150221 A JP2005150221 A JP 2005150221A JP 2003382491 A JP2003382491 A JP 2003382491A JP 2003382491 A JP2003382491 A JP 2003382491A JP 2005150221 A JP2005150221 A JP 2005150221A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor device
- grooves
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体チップ14の裏面の中心部を粗とし、周辺部に向かって密となるように該半導体チップ14の裏面に複数の溝15を形成する。さらに前記複数の溝15を含めて半導体チップ14の裏面を弾性体16で覆ってもよい。
【選択図】 図1
Description
Claims (14)
- フリップチップ方式にて回路基板上に実装される半導体装置において、
前記半導体装置を構成する半導体チップの能動面に前記回路基板と接合可能に形成されたバンプと、
前記バンプの形成面と対向する前記半導体チップの裏面に形成された複数の溝とを有し、
前記複数の溝の分布が、前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする半導体装置。 - 前記複数の溝は、前記半導体チップの長辺に垂直なスジ状または前記半導体チップの長辺および短辺にそれぞれ平行な格子状となるように形成されたことを特徴とする請求項1に記載の半導体装置。
- 前記複数の溝は、前記半導体チップの裏面の中心に対し円弧状または同心円状となるように形成されたことを特徴とする請求項1に記載の半導体装置。
- 前記複数の溝は、前記半導体チップの側面に掛からない範囲で形成されたことを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。
- 前記複数の溝は、フォトリソ方式のエッチングにて形成され、
前記複数の溝の底部断面が略円弧状であることを特徴とする請求項1ないし4のいずれか一項に記載の半導体装置。 - フリップチップ方式にて回路基板上に実装される半導体装置において、
前記半導体装置を構成する半導体チップの能動面に前記回路基板と接合可能に形成されたバンプと、
前記バンプの形成面と対向する前記半導体チップの裏面に形成された複数の溝とを有し、
前記複数の穴の分布が、前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となっていることを特徴とする半導体装置。 - 前記溝または前記穴を含めた前記半導体チップの裏面が弾性体で覆われたことを特徴とする請求項1ないし6のいずれか一項に記載の半導体装置。
- 前記半導体チップの裏面に形成された前記溝または前記穴が弾性体で充填されたことを特徴とする請求項1ないし6のいずれか一項に記載の半導体装置。
- 前記弾性体は、前記回路基板と同程度の膨張係数を有することを特徴とする請求項7または8に記載の半導体装置。
- フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、
前記半導体装置を構成する半導体チップの能動面となるウエハ面に前記回路基板と前記半導体チップとを接合するためのバンプを備え、
請求項1ないし6のいずれか一項に記載の半導体チップの裏面に前記複数の溝または前記複数の穴が半導体チップの裏面の中心部を粗とし、周辺部に向かって密に形成された半導体装置が分離される前の状態で区画配置されていることを特徴とする半導体ウエハ。 - フリップチップ方式にて回路基板上に実装される半導体装置が、複数区画配置された半導体ウエハにおいて、
前記半導体装置を構成する半導体チップの能動面となるウエハ面に前記回路基板と前記半導体チップとを接合するためのバンプを備え、
請求項7ないし9のいずれか一項に記載の半導体チップの前記複数の溝または前複数の記穴が形成された裏面が弾性体で覆われた半導体装置、または半導体チップの裏面に形成された前記複数の溝または前複数の穴が弾性体で充填された半導体装置が分離される前の状態で区画配置されていることを特徴とする半導体ウエハ。 - フリップチップ方式にて回路基板上に実装される半導体装置を半導体ウエハを用いて製造する半導体装置の製造方法において、
前記半導体ウエハの能動面に前記回路基板と前記半導体装置を構成する半導体チップとを接合するためのバンプを形成する工程と、
前記半導体ウエハの裏面に前記半導体チップ毎に複数の溝または複数の穴を前記半導体チップの裏面の中心部を粗とし、周辺部に向かって密となる分布に形成する工程と、
前記半導体ウエハから前記半導体装置を個々に分断して取り出す工程とを備えたことを特徴とする半導体装置の製造方法。 - 前記複数の溝または前記複数の穴を形成する工程の後に、更に前記複数の溝または前記複数の穴を含めた前記半導体チップの裏面を弾性体にて覆う工程を備えたことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記複数の溝または前記複数の穴を形成する工程の後に、更に、前記半導体チップの裏面に形成された前記複数の溝または前記複数の穴を弾性体で充填する工程を備えたことを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382491A JP2005150221A (ja) | 2003-11-12 | 2003-11-12 | 半導体装置、半導体ウエハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382491A JP2005150221A (ja) | 2003-11-12 | 2003-11-12 | 半導体装置、半導体ウエハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150221A true JP2005150221A (ja) | 2005-06-09 |
Family
ID=34691547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382491A Withdrawn JP2005150221A (ja) | 2003-11-12 | 2003-11-12 | 半導体装置、半導体ウエハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150221A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
FR2994769A1 (fr) * | 2012-08-27 | 2014-02-28 | Oberthur Technologies | Circuit integre protege d'une attaque lumiere |
CN107425016A (zh) * | 2016-05-23 | 2017-12-01 | 株式会社日本显示器 | 有机el显示装置及液晶显示装置 |
CN110416236A (zh) * | 2018-04-28 | 2019-11-05 | 中芯国际集成电路制造(天津)有限公司 | 芯片的封装方法、半导体结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140466A (ja) * | 1992-10-27 | 1994-05-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001168139A (ja) * | 1999-12-10 | 2001-06-22 | Casio Comput Co Ltd | 半導体装置およびそれを用いた接合構造 |
JP2001338932A (ja) * | 2000-05-29 | 2001-12-07 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2002026069A (ja) * | 2000-06-30 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
-
2003
- 2003-11-12 JP JP2003382491A patent/JP2005150221A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140466A (ja) * | 1992-10-27 | 1994-05-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001168139A (ja) * | 1999-12-10 | 2001-06-22 | Casio Comput Co Ltd | 半導体装置およびそれを用いた接合構造 |
JP2001338932A (ja) * | 2000-05-29 | 2001-12-07 | Canon Inc | 半導体装置及び半導体装置の製造方法 |
JP2002026069A (ja) * | 2000-06-30 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体素子の実装方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114126A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
FR2994769A1 (fr) * | 2012-08-27 | 2014-02-28 | Oberthur Technologies | Circuit integre protege d'une attaque lumiere |
CN107425016A (zh) * | 2016-05-23 | 2017-12-01 | 株式会社日本显示器 | 有机el显示装置及液晶显示装置 |
CN110416236A (zh) * | 2018-04-28 | 2019-11-05 | 中芯国际集成电路制造(天津)有限公司 | 芯片的封装方法、半导体结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6441025B2 (ja) | 半導体チップの製造方法 | |
JP6462747B2 (ja) | 半導体チップ及び半導体装置 | |
JP2006114867A (ja) | 半導体装置及びその製造方法 | |
JP2007027675A (ja) | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2009099597A (ja) | 半導体装置およびその製造方法 | |
JP2005216937A (ja) | 半導体装置およびその製造方法 | |
JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012160500A (ja) | 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法 | |
JP5399542B2 (ja) | 半導体装置の製造方法 | |
TW201624654A (zh) | 基板及具有用於增加的柱高之介電質移除之基板的總成 | |
US20100144096A1 (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
JPWO2011136363A1 (ja) | 回路装置の製造方法 | |
JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP2006303305A (ja) | 半導体装置 | |
JP2005150221A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
JP2005150220A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
JP2004186460A (ja) | 回路装置の製造方法 | |
JP4288277B2 (ja) | 半導体装置 | |
JP2005260120A (ja) | 半導体装置 | |
JP5377403B2 (ja) | 半導体装置及び回路基板の製造方法 | |
JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090302 |