FR2994769A1 - Circuit integre protege d'une attaque lumiere - Google Patents

Circuit integre protege d'une attaque lumiere Download PDF

Info

Publication number
FR2994769A1
FR2994769A1 FR1257994A FR1257994A FR2994769A1 FR 2994769 A1 FR2994769 A1 FR 2994769A1 FR 1257994 A FR1257994 A FR 1257994A FR 1257994 A FR1257994 A FR 1257994A FR 2994769 A1 FR2994769 A1 FR 2994769A1
Authority
FR
France
Prior art keywords
integrated circuit
hole
layers
depth
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1257994A
Other languages
English (en)
Other versions
FR2994769B1 (fr
Inventor
Alberto Battistello
Christophe Giraud
Nicolas Morin
Julien Matha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia France SAS
Original Assignee
Oberthur Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Technologies SA filed Critical Oberthur Technologies SA
Priority to FR1257994A priority Critical patent/FR2994769B1/fr
Publication of FR2994769A1 publication Critical patent/FR2994769A1/fr
Application granted granted Critical
Publication of FR2994769B1 publication Critical patent/FR2994769B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Circuit intégré (1) comprenant un substrat (4) semi-conducteur et un ensemble de couches (3) formant au moins un circuit électronique, caractérisé en ce que le substrat comprend au moins un trou (7) ouvert sur une face (6) opposée à l'ensemble de couches (3), d'une profondeur (P) d'au moins 50% de l'épaisseur (e) du circuit intégré (1).

Description

Arrière-plan de l'invention La présente invention concerne le domaine des circuits intégrés semi-conducteurs. En particulier, la présente invention se rapporte aux contre-mesures permettant de protéger un circuit intégré d'une attaque lumière. Un circuit intégré comprend typiquement un substrat en silicium sur lequel se trouve 10 un ensemble de couches formant un ou plusieurs circuits électroniques (transistors, transformateurs, diodes, résistances, capacités,...). Le circuit électronique d'un circuit intégré utilisé dans un élément sécurisé peut contenir des données critiques, comme une clé cryptographique. Un tel circuit intégré peut donc subir des attaques visant notamment à obtenir les données critiques. Une technique existante pour réaliser des telles attaques, appelée « attaque lumière », 15 consiste à envoyer un rayon laser vers le circuit électronique d'un circuit intégré afin de perturber son fonctionnement. On distingue les attaques par face avant où le rayon laser est envoyé directement vers le circuit électronique et les attaques par face arrière ou le rayon laser est envoyé à travers le substrat pour atteindre le circuit électronique. Les attaques par face avant ne sont quasiment plus utilisées car les fondeurs incluent 20 souvent un bouclier sur le circuit électronique diminuant fortement l'impact laser. Dans les attaques par face arrière, l'énergie du rayon laser diminue lorsqu'il traverse le substrat pour atteindre le circuit électronique. Cette perte d'énergie est directement liée à l'épaisseur du substrat à traverser. Ainsi, une technique consiste à amincir le substrat avant de réaliser l'attaque laser. 25 Pour effectuer un tel amincissement, il existe deux méthodes principales L'amincissement mécanique et l'amincissement chimique. Une solution couramment répandue est l'amincissement chimique par plasma. Il existe donc un besoin pour protéger un circuit intégré d'une attaque lumière par face arrière précédée d'un amincissement chimique par plasma. Le document US 2005/0040500 Al décrit un circuit intégré dans lequel la face arrière 30 du substrat est irrégulière, ce qui rend l'observation du circuit électronique difficile. Cependant, l'irrégularité de la face arrière peut être corrigée par un attaquant. Le document US 2011/0079881 Al décrit un circuit intégré dans lequel le substrat comprend des impuretés métalliques, ce qui protège le circuit intégré des attaques par face arrière. Cependant, l'implantation d'impuretés complexifie la fabrication du circuit intégré. 35 Dans le document US 2011/0261550 A1, le circuit intégré comprend une couche de peinture conductrice qui protège le substrat. La réalisation d'une telle couche complexifie également la fabrication du circuit intégré.
Objet et résumé de l'invention L'invention propose un circuit intégré comprenant un substrat semi-conducteur et un ensemble de couches formant au moins un circuit électronique, caractérisé en ce que le substrat comprend au moins un trou ouvert sur une face opposée à l'ensemble de couches, d'une profondeur d'au moins 50% de l'épaisseur du circuit intégré. La présence du ou des trous n'affecte pas le fonctionnement normal du circuit intégré. Par contre, en cas d'amincissement chimique par plasma, les trous peuvent avoir pour conséquence une cassure du substrat et/ou une destruction de composants du circuit électronique. Le circuit intégré est donc protégé d'une attaque lumière par face arrière précédé d'un tel amincissement. La profondeur du trou peut être comprise par exemple entre 20 et 120 pm, de préférence entre 40 et 100pm. Selon un mode de réalisation, le trou présente une paroi qui forme un angle compris entre 60° et 90° avec ladite face.
Le trou peut présenter une section circulaire, ladite profondeur étant supérieure à 2, 3, 4, 5 ou 6 fois le diamètre de ladite section. Le substrat peut comprendre une pluralité de trous isolés les uns des autres, chaque trou état ouvert sur ladite face et présentant une profondeur d'au moins 50% de l'épaisseur du circuit intégré.
L'invention propose également un procédé de fabrication d'un circuit intégré conforme à l'invention, comprenant une étape de réalisation dudit au moins un trou. Selon une variante, le trou est réalisé par fraisage. Selon une variante, le trou est réalisé par une scie. Selon une variante, le trou est réalisé par laser.
Selon une autre variante, le trou est réalisé par photolithographie et gravure. En variante, le trou est réalisé avec une sonde ionique focalisée. Selon un mode de réalisation, le procédé comprend la fabrication d'une pluralité de circuits intégrés conformes à l'invention, le procédé comprenant : - une étape de réalisation d'une pluralité d'ensembles de couches sur une tranche de silicium, - une étape de réalisation de rainures de profondeur correspondant à ladite épaisseur entre les ensembles de couches, - une étape de réalisation d'au moins un trou en vis-à-vis d'au moins deux ensembles de couches, - une étape d'amincissement de la tranche de silicium, et - une étape de séparation des circuits intégrés.
Selon un mode de réalisation, les rainures et les trous sont réalisés par le même outil ou un outil de même nature. Selon un mode de réalisation, au moins un trou est réalisé en vis-à-vis de chaque ensemble de couches.
Brève description des dessins D'autres caractéristiques et avantages de la présente invention ressortiront de la description faite ci-dessous, en référence aux dessins annexés qui en illustrent un exemple de réalisation dépourvu de tout caractère limitatif. Sur les figures : la figure 1 est une vue en coupe d'un circuit intégré selon un mode de réalisation de l'invention, la figure 2 est une vue du circuit intégré de la figure 1, depuis sa face arrière, la figure 3 est une vue en coupe du circuit intégré de la figure 1, après amincissement chimique par plasma, la figure 4 est une vue en coupe d'un circuit intégré selon un autre mode de réalisation de l'invention, dans lequel les trous sont réalisés par fraisage, les figures 5A à 5E représente des étapes de fabrication d'un circuit intégré selon un autre mode de réalisation de l'invention, dans lequel les trous sont réalisés par photolithographie et gravure par plasma, la figure 6 est une vue en coupe d'un circuit intégré selon un autre mode de réalisation de l'invention, dans lequel les trous sont réalisés avec une sonde ionique focalisée, et les figures 7A à 7E représente des étapes de fabrication d'une pluralité de circuits intégrés selon un mode de réalisation de l'invention. Description détaillée d'un mode de réalisation La figure 1 est une vue en coupe partielle d'un circuit intégré 1 selon un mode de réalisation de l'invention. Le circuit intégré 1 comprend un ensemble de couches 3 formant un ou plusieurs circuits électroniques et un substrat 4. L'ensemble de couches 3 inclut des composants électroniques (transistors, transformateurs, diodes, résistances, capacités...) formés par dépôt et/ou gravure et/ou dopage de couche de matériau. Les matériaux utilisés sont des métaux (aluminium,...), du polysilicium, etc. Les couches sont appelées par exemple couche métal, via, jonction, couche active, grille,...
Par opposition, le substrat 4 n'inclut pas de composant électronique. Le substrat 4 est par exemple réalisé en silicium. Par convention, on appelle face avant 5 ou face active la face du circuit intégré 1 du côté de l'ensemble de couches 3 et face arrière 6 la face opposée. Comme le montre la figure 1, le circuit intégré 1 comprend plusieurs trous 7 dans le substrat 4. Chaque trou 7 débouche sur la face arrière 6 et s'étend en direction de l'ensemble de couches 3, sans l'atteindre, sur une profondeur P. La profondeur P est égale ou supérieure à 50% de l'épaisseur e du circuit intégré 1. Par exemple, la profondeur P est comprise entre 20 et 120 pm, de préférence entre 40 et 100pm.
La figure 1 représente des trous 7 à parois verticales, c'est-à-dire formant un angle a de 90° avec la face arrière 6. En variante, l'angle a peut être compris par exemple entre 60° et 90°. La figure 2 représente la face arrière 6 du circuit intégré 1. Dans cet exemple, chaque trou 7 présente une section circulaire. En variante, les trous peuvent par exemple présenter section en forme de polygone, en forme de rainure,... Tous les trous ne doivent pas nécessairement avoir la même forme. Dans l'exemple représenté, il y a neuf trous alignés en trois rangées de trois trous. Toutefois, en variante, le nombre et la disposition des trous les uns par rapports aux autres peuvent être différents.
Les trous 7 représentés sur la figure 2 sont isolés les uns des autres. En particulier, la distance d entre deux trous 7 adjacents est supérieure au diamètre D d'un trou 7. Le rapport P/D entre la profondeur P et le diamètre D d'un trou 7 est par exemple supérieur à 2, 3, 4, 5 ou 6. Les trous 7 n'affectent pas le fonctionnement normal du circuit intégré 1. La figure 3 est une vue similaire à la figure 1 qui représente le circuit intégré 1 après amincissement chimique par plasma du substrat 4. Comme expliqué en introduction, un tel amincissement est normalement réalisé par un attaquant dans le but d'effectuer une attaque lumière par face arrière. Sur la figure 3, la position de la face arrière 6' s'est rapprochée de l'ensemble de couches 3 par rapport à la figure 1 et l'épaisseur e' est réduite par rapport à l'épaisseur e initiale, ce qui est un effet recherché par l'attaquant. Cependant, l'amincissement par plasma affecte l'épaisseur de manière uniforme et a donc aussi pour effet de déplacer le fond des trous 7 vers l'ensemble de couches 3. Le déplacement du fond des trous 7 vers l'ensemble de couches 3 peut avoir pour conséquence une cassure du substrat 4 rendant impossible la réalisation d'une attaque lumière. De plus, si le fond des trous 7 est déplacé jusqu'à atteindre l'ensemble de couches 3, comme représenté sur la figure 3, certains composants électroniques serons détruits rendant ainsi le circuit intégré 1 non fonctionnel. Ainsi, grâce aux trous 7, il n'est plus possible de réaliser une attaque lumière par face arrière après amincissement chimique par plasma. Les trous 7 permettent donc de protéger le circuit intégré 1 d'une telle attaque.
Plusieurs techniques peuvent convenir pour réaliser les trous 7 lors de la fabrication du circuit intégré 1. En références aux figures 4 à 6, sur lesquelles les mêmes références que sur la figure 1 sont utilisées pour désigner des éléments correspondants, on décrit trois techniques permettant de réaliser les trous 7. La figure 4 représente un circuit intégré 1 dans lequel les trous 7 sont réalisés par fraisage. L'homme du métier connait des microfraiseuses qui présentent un pas de 10pm sur tous les axes. La fraise peut être réalisée en diamant et est capable d'usiner le silicium. Une telle fraiseuse convient donc pour réaliser les trous 7.
Un tel outil réalise des trous 7 présentant une surface irrégulière, par exemple un fond incurvé comme représenté sur la figure 4. En effet, un outil en diamant ne laisse pas une surface plane après son passage. Ainsi, si un attaquant décide de réaliser une attaque lumière sans amincissement préalable, directement dans les trous 7, la non-régularité de la surface entrainera une forte diffraction du faisceau. Par conséquent, une telle attaque serait inefficace. Les figures 5A à 5E illustrent la réalisation de trous 7 par photolithographie et gravure plasma. La figure 5A représente l'ensemble de couches 3 et le substrat 4 avant réalisation des trous 7, dans le sens inversé par rapport à la figure 1.
Sur la figure 5B, on place une couche 8 de résine photosensible au-dessus de la face arrière 6. Ensuite, sur la figure 5C, on pose un masque 9 sur la couche 8. Le masque 9 est par exemple composé de quartz sur lequel on a ajouté du dioxyde de chrome. Un rayonnement ultraviolet 10 est alors envoyé vers la face arrière 6 du substrat 4. Le quartz est transparent pour le rayon ultraviolet 10 alors que le dioxyde de chrome est opaque. La résine photosensible non cachée par le masque 9 polymérise, et devient donc résistante à un enlèvement par solvant. Au contraire, la résine photosensible cachée par le masque 9 ne polymérise pas, et peut être enlevée par solvant. En variante, selon le type de résine, c'est la résine cachée par le masque 9 qui polymérise alors que la résine photosensible non-cachée par le masque 9 ne polymérise pas.
Ainsi, sur la figure 5D, on retire le masque 9 et on dissout la résine non-polymérisée à l'aide d'un solvant. Ensuite, sur la figure 5E, on réalise une gravure par plasma 11. Les parties du substrat 4 protégées par la couche 8 de résine polymérisée ne sont pas affectée par la gravure. Au contraire, les parties du substrat 4 correspondant au masque 9 sont gravées. Comme la gravure par plasma est anisotrope, c'est-à-dire que cette attaque du substrat 4 ne se fait que dans une seule direction, il est possible de réaliser des trous 7 dont la section dépend du dessin du masque 9 et dont la profondeur dépend de la durée de l'action chimique du plasma. La figure 6 représente un circuit intégré 1 dans lequel les trous 7 sont réalisés avec une sonde ionique focalisée.
Une sonde ionique focalisée (FIB pour « Focused Ion Beam» en anglais) permet de générer un faisceau d'ions focalisés, généralement du gallium. Quand les ions gallium de haute énergie sont projetés vers un échantillon, ils pulvérisent les atomes à la surface de l'échantillon. En même temps, des atomes de gallium sont implantés dans les premiers nanomètres de la surface de l'échantillon.
Une telle sonde permet donc de réaliser des trous 7 dans un substrat de silicium, comme représenté sur la figure 6. Selon cette technique de réalisation des trous, des atomes de gallium sont implanté dans une couche 12 à la surface des trous 7. Un avantage de cette technique est que les dimensions de la section d'un trou 7 peuvent être choisies à l'échelle du nanomètre. De manière connue, un grand nombre de circuits intégrés identiques peuvent être fabriqués simultanément sur une même tranche de silicium. Ainsi, les figures 7A à 7E représentent les principales étapes d'un procédé de fabrication d'une pluralité de circuits intégrés 1 selon un mode de réalisation de l'invention. La figure 7A est une vue en coupe d'une tranche de silicium 13 sur laquelle on a réalisé une pluralité d'ensembles de couches 3 correspondant chacun à un circuit intégré 1. Les ensembles de couches 3 sont séparés par des chemins de découpe 14. Les chemins de découpe 14 comportent des éléments utilisés lors de la fabrication (motifs tests, motifs d'alignement des outils d'exposition photolithographique, motifs pour le contrôle dimensionnel et pour l'alignement des différentes couches, etc.) La figure 7A représente également un outil 15, par exemple une scie ou un laser de découpe, permettant de couper le silicium. Sur la figure 7B, l'outil 15 a découpé le silicium le long des chemins de découpe 14 de sorte à former des rainures 16 d'une profondeur correspondant à l'épaisseur e d'un circuit intégré 1 fini. Sur la figure 7C, la tranche de silicium 13 a été retournée et on a placé une couche de protection 17, réalisée par exemple en matière plastique, sur les ensembles de couches 3. Dans cet état, on réalise, par exemple avec le même outil 15 ou selon l'une des techniques précitées, des trous 7 dans la tranche de silicium 13, en vis-à-vis de chaque ensemble de couches 3. Après réalisation des trous 7, la tranche de silicium 13 est amincie par la face arrière par abrasion et polie de manière à obtenir l'épaisseur e, comme représenté sur la figure 7D. A ce stade, les rainures 16 traversent toutes l'épaisseur du circuit intégré 1 jusqu'à la couche de protection 17. Les circuits intégrés 1 sont donc individualisés et une tête peut venir saisir chaque circuit intégré 1, dont l'un est représenté sur la figure 7E.30

Claims (14)

  1. REVENDICATIONS1. Circuit intégré (1) comprenant un substrat (4) semi-conducteur et un ensemble de couches (3) formant au moins un circuit électronique, caractérisé en ce que le substrat comprend au moins un trou (7) ouvert sur une face (6) opposée à l'ensemble de couches (3), d'une profondeur (P) d'au moins 50% de l'épaisseur (e) du circuit intégré (1).
  2. 2. Circuit intégré (1) selon la revendication 1, dans lequel la profondeur (P) du trou (7) est comprise entre 20 et 120 pm, de préférence entre 40 et 100pm.
  3. 3. Circuit intégré (1) selon l'une des revendications 1 et 2, dans lequel le trou (7) présente une paroi qui forme un angle (a) compris entre 60° et 90° avec ladite face (6).
  4. 4. Circuit intégré (1) selon l'une des revendications 1 à 3, dans lequel le trou (7) présente une section circulaire, ladite profondeur (P) étant supérieure à 2, 3, 4, 5 ou 6 fois le diamètre de ladite section.
  5. 5. Circuit intégré (1) selon l'une des revendications 1 à 4, dans lequel le substrat comprend une pluralité de trous isolés les uns des autres, chaque trou (7) étant ouvert sur ladite face (6) et présentant une profondeur (P) d'au moins 50% de l'épaisseur (e) du circuit intégré (1).
  6. 6. Procédé de fabrication d'un circuit intégré (1) selon l'une des revendications 1 à 5, comprenant une étape de réalisation dudit au moins un trou (7).
  7. 7. Procédé de fabrication selon la revendication 6, dans lequel le trou (7) est réalisé par fraisage.
  8. 8. Procédé de fabrication selon la revendication 6, dans lequel le trou (7) est réalisé par une scie.
  9. 9. Procédé de fabrication selon la revendication 6, dans lequel le trou (7) est réalisé par laser.
  10. 10. Procédé de fabrication selon la revendication 6, dans lequel le trou (7) est réalisé par photolithographie et gravure.
  11. 11. Procédé de fabrication selon la revendication 6, dans lequel le trou (7) est réalisé avec une sonde ionique focalisée.
  12. 12. Procédé de fabrication selon l'une des revendications 6 à 11, comprenant la fabrication d'une pluralité de circuits intégrés (1) selon l'une des revendications 1 à 5, le procédé comprenant : - une étape de réalisation d'une pluralité d'ensembles de couches (3) sur une tranche de silicium (13), - une étape de réalisation de rainures (16) de profondeur correspondant à ladite épaisseur (e) entre les ensembles de couches (3), - une étape de réalisation d'au moins un trou (7) en vis-à-vis d'au moins deux ensembles de couches (3), - une étape d'amincissement de la tranche de silicium (13), et - une étape de séparation des circuits intégrés (1).
  13. 13. Procédé de fabrication selon la revendication 12, dans lequel les rainures (16) et les trous (7) sont réalisés par le même outil (15) ou un outil de même nature.
  14. 14. Procédé de fabrication selon la revendication 12 ou 13, dans lequel au moins un trou (7) est réalisé en vis-à-vis de chaque ensemble de couches (3).
FR1257994A 2012-08-27 2012-08-27 Circuit integre protege d'une attaque lumiere Expired - Fee Related FR2994769B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1257994A FR2994769B1 (fr) 2012-08-27 2012-08-27 Circuit integre protege d'une attaque lumiere

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1257994A FR2994769B1 (fr) 2012-08-27 2012-08-27 Circuit integre protege d'une attaque lumiere

Publications (2)

Publication Number Publication Date
FR2994769A1 true FR2994769A1 (fr) 2014-02-28
FR2994769B1 FR2994769B1 (fr) 2015-07-17

Family

ID=47594883

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1257994A Expired - Fee Related FR2994769B1 (fr) 2012-08-27 2012-08-27 Circuit integre protege d'une attaque lumiere

Country Status (1)

Country Link
FR (1) FR2994769B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281029B1 (en) * 1999-09-30 2001-08-28 Advanced Micro Devices, Inc. Probe points for heat dissipation during testing of flip chip IC
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
JP2005150221A (ja) * 2003-11-12 2005-06-09 Seiko Epson Corp 半導体装置、半導体ウエハおよびその製造方法
US20050275114A1 (en) * 2004-06-09 2005-12-15 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281029B1 (en) * 1999-09-30 2001-08-28 Advanced Micro Devices, Inc. Probe points for heat dissipation during testing of flip chip IC
JP2001338932A (ja) * 2000-05-29 2001-12-07 Canon Inc 半導体装置及び半導体装置の製造方法
JP2005150221A (ja) * 2003-11-12 2005-06-09 Seiko Epson Corp 半導体装置、半導体ウエハおよびその製造方法
US20050275114A1 (en) * 2004-06-09 2005-12-15 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALAVI M ET AL: "Fabrication of microchannels by laser machining and anisotropic etching of silicon", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 32, no. 1-3, 1 April 1992 (1992-04-01), pages 299 - 302, XP026576990, ISSN: 0924-4247, [retrieved on 19920401], DOI: 10.1016/0924-4247(92)80002-K *

Also Published As

Publication number Publication date
FR2994769B1 (fr) 2015-07-17

Similar Documents

Publication Publication Date Title
US8845854B2 (en) Laser, plasma etch, and backside grind process for wafer dicing
TWI700773B (zh) 改善晶圓塗覆
EP3728109B1 (fr) Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
US20140017881A1 (en) Laser scribing and plasma etch for high die break strength and clean sidewall
EP0487380A1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
EP3018702A1 (fr) Procédé de fabrication d'élément à semi-conducteurs, carte de circuit imprimé comprenant un élément à semi-conducteurs, et appareil de formation d'image
JP2018056502A (ja) デバイスウエーハの加工方法
US11041755B2 (en) Production method for Fabry-Perot interference filter
CN109786325B (zh) 小直径晶片的制造方法
CN117276065A (zh) 晶片切割过程中颗粒污染的减轻
JP4967777B2 (ja) インクジェットヘッドの製造方法
CN104952895A (zh) 半导体晶片、受光传感器制造方法及受光传感器
EP2560187B1 (fr) Procédé de correction des effets de proximité électronique utilisant des fonctions de diffusion decentrees
FR2842651A1 (fr) Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
WO2006079094A1 (fr) Procede pour former un dispositif electronique
FR2994769A1 (fr) Circuit integre protege d'une attaque lumiere
JP2011187608A (ja) ウェハーの加工方法
EP2495754A2 (fr) Procede de fabrication d'un circuit integre base sur la formation de lignes et de tranchees
CN105720212B (zh) 沉积用掩模制造方法
EP2650902A2 (fr) Procédé de correction des effets de proximité électronique utilisant des fonctions de diffusion de type voigt
EP1960835B1 (fr) Masque de lithographie en reflexion et procede de fabrication du masque
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
EP3459907B1 (fr) Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal
EP2456625B1 (fr) Procede de realisation d'un dispositif a element graphique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

ST Notification of lapse

Effective date: 20220405