JP2009164420A - 半導体素子、半導体装置およびその半導体素子の製造方法 - Google Patents
半導体素子、半導体装置およびその半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2009164420A JP2009164420A JP2008001546A JP2008001546A JP2009164420A JP 2009164420 A JP2009164420 A JP 2009164420A JP 2008001546 A JP2008001546 A JP 2008001546A JP 2008001546 A JP2008001546 A JP 2008001546A JP 2009164420 A JP2009164420 A JP 2009164420A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- active
- active surface
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Abstract
【課題】半導体素子の厚みを薄くした場合にも、接着剤が半導体素子能動面のほうに流れ込むことを抑制でき、かつ少ない這い上がり量でも半導体素子の配線基板への密着力を十分確保することができる半導体素子、半導体装置、およびその半導体素子の製造方法を提供する。
【解決手段】回路が形成された能動面2と能動面の裏面4とを繋ぐ側面7が、能動面2と繋がった第1側面5と、能動面の裏面4と第1側面5との間に位置する第2側面6とにより形成され、能動面2と第1側面5との成す角が鋭角であり、能動面の裏面4と第2側面6との成す角が鋭角である。
【選択図】図1
【解決手段】回路が形成された能動面2と能動面の裏面4とを繋ぐ側面7が、能動面2と繋がった第1側面5と、能動面の裏面4と第1側面5との間に位置する第2側面6とにより形成され、能動面2と第1側面5との成す角が鋭角であり、能動面の裏面4と第2側面6との成す角が鋭角である。
【選択図】図1
Description
本発明は、配線基板に接着剤を介して接着される半導体素子と、半導体装置およびその半導体素子の製造方法に関する。
近年、電子機器の小型、薄型化、かつ高機能化につれて電子部品の高密度実装化の要求が高まり、それに伴って電子部品、特に半導体素子の超薄型化が要求されている。このための加工技術および実装技術の開発が活発である。
例えば、配線基板に配置される際に、側面から能動面側への水分や不純物等の入り込みを防止するとともに、側面と接着剤との間に気泡を残したまま接合用樹脂が固まることを防止することができる半導体素子が提案されている(例えば、特許文献1参照)。図8は、このような半導体素子の構成を示す断面図である。半導体素子21aは、接着剤として機能する接合用樹脂32を介して配線基板31に配置されている。半導体素子21aの第1側面25は、能動面22に繋がった曲面である。第1側面25と能動面22とのなす角は鈍角である。半導体素子21aの第2側面26は、第1側面25と、能動面の裏面24に繋がった曲面である。第2側面26と能動面の裏面24とのなす角は鈍角である。
この構成により、半導体素子の側面から能動面への水分や不純物等の入り込みを防止することができ、しかも、側面と接合用樹脂との間に気泡を残したまま接合用樹脂が固まってしまうといった不具合を防止できるとしている。
特開2007−157809号公報
上記構成によれば、半導体素子の第2側面26により接合樹脂32などの接着剤が半導体素子の能動面22の方に流れ込むことを抑制できるが、半導体素子の側面25と能動面22とのなす角度は90度もしくは鈍角であるため、半導体素子の厚みを薄くした場合、這い上がり量を十分とることができず半導体素子の配線基板への密着力が十分確保できない。そのため、半導体素子の密着性不良などを引き起こす。
また、図9のように、配線基板31と対向する面の裏面が能動面22であり、半導体素子21bの側面が能動面22に対して垂直な平面に形成された場合、半導体素子21bの厚みを薄くしてかつ、接着力向上のために接着剤の這い上がり量を確保しようとすると、接着剤33が半導体素子21bの能動面22に流れ込み、その後の工程のワイヤーボンディング工程において、不着不良などを引き起こす。
本発明は、半導体素子の厚みを薄くした場合にも、接着剤が半導体素子能動面に這い上がることを抑制でき、かつ少ない這い上がり量でも半導体素子の配線基板への密着力を十分確保することができる半導体素子、半導体装置、およびその半導体素子の製造方法を提供することを目的とする。
本発明の半導体素子は、上記課題を解決するために、回路が形成された能動面と前記能動面の裏面とを繋ぐ側面が、前記能動面と繋がった第1側面と、前記能動面の裏面と前記第1側面との間に位置する第2側面とにより形成され、前記能動面と前記第1側面との成す角が鋭角であり、前記能動面の裏面と前記第2側面との成す角が鋭角である。
また、本発明の半導体装置は、上記記載の半導体素子と、前記半導体素子の電極と配線を介して接続された配線基板と、前記半導体素子と前記配線基板とを接着する接着剤とを備える。
また、本発明の半導体装置の製造方法は、回路が形成された能動面を有する半導体ウェーハを個々の半導体素子に分割する工程と、前記能動面の裏面にレジストを塗布する工程と、前記半導体素子をエッチング液に浸漬させて側面をエッチングすることにより、前記能動面と鋭角をなす第1の側面と前記能動面の裏面と鋭角をなす第2の側面とを形成する工程と、前記レジストを除去する工程とを有する。
本発明の半導体素子は、側面が能動面に鋭角に繋がる第1側面と、裏面に鋭角に繋がる第2側面とを有する構成である。この構成のため、半導体素子の厚みを薄くした場合にも、接着剤が半導体素子の能動面に這い上がることを抑制でき、かつ少ない這い上がり量でも半導体素子の配線基板への密着力を十分確保することができる半導体素子、半導体装置、およびその半導体素子の製造方法を提供することができる。
本発明の半導体素子およびその製造方法は、上記構成を基本とし、種々の態様をとることができる。
すなわち、上記構成の半導体素子において、前記第1側面は、平面である構成にすることもできる。また、前記第2側面は、平面であるである構成にすることもできる。また、前記第1側面および前記第2側面は、前記能動面に対して垂直な面より原子が密である構成にすることができる。
また、前記第1側面および前記第2側面が(111)面であり、前記能動面に対して垂直な面が(110)面である構成にすることもできる。さらに、前記能動面が(100)面であってもよい。
また、前記第1側面は、曲面である構成にすることもできる。また、前記第2側面は、曲面である構成にすることもできる。
本発明の半導体素子の製造方法において、前記半導体ウェーハを分割する工程において、前記半導体素子の側面が前記能動面に対して垂直な面となるよう分割し、前記エッチング工程において、前記能動面に対して垂直な面をエッチングすることで、前記能動面に対して垂直な面に比べて原子が密な面を露出させて、前記第1側面および前記第2側面を形成することができる。
また、前記能動面に対して垂直な面が(110)面であってもよい。
以下、本発明を具体化した各実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す図面においてそれぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体素子1の構成例を示す斜視図である。図2は、図1のA−A線に沿った断面図である。半導体素子1は、半導体ウェーハからスクライブラインに沿って分割されたものであり、例えば配線基板に実装されるものである。半導体素子1の平面視での形状は例えば矩形である。また、半導体素子1の能動面(即ち、回路が形成された面)2には、配線基板(図示せず)の電極と金ワイヤ等を介して電気接続される複数個のパッド電極3が形成されている。パッド電極3は、例えば、能動面2の縁部に、能動面2の4辺に沿って配置されている。
図1は、本発明の第1の実施形態に係る半導体素子1の構成例を示す斜視図である。図2は、図1のA−A線に沿った断面図である。半導体素子1は、半導体ウェーハからスクライブラインに沿って分割されたものであり、例えば配線基板に実装されるものである。半導体素子1の平面視での形状は例えば矩形である。また、半導体素子1の能動面(即ち、回路が形成された面)2には、配線基板(図示せず)の電極と金ワイヤ等を介して電気接続される複数個のパッド電極3が形成されている。パッド電極3は、例えば、能動面2の縁部に、能動面2の4辺に沿って配置されている。
また、半導体素子1の側面7は、能動面2側の第1側面5と、能動面の裏面4側の第2側面6とを有する。図2に示すとおり、第1側面5および第2側面6は、平面に形成されている。第1側面5と能動面2とのなす角が鋭角であり、第2側面6と能動面の裏面4とのなす角も鋭角である。
図3は、半導体素子1を配線基板11に実装した半導体装置の構成例を示す断面図である。配線基板11には、図示しないが配線および電極が形成されている。配線基板11の電極は、図1に示す半導体素子1の電極パッド3と金属細線13を介して接続されている。例えば、銀ペースト等を用いた接着剤12は、配線基板11と半導体素子1とを接着する。接着剤12は、第2側面6を覆い、第1側面5の一部に接触している。
以上の構成により、第2側面6が半導体素子1の裏面4に対して鋭角に形成されているため、接着剤12が第2側面6を覆うように形成することができ、接着剤12の這い上がり量が少なくても、半導体素子1に対して十分大きい接着力を得ることができる。その一方で、第1側面5が半導体素子1の能動面2と鋭角に形成されていることによって、能動面2への接着剤12の這い上がりを防止することができ、ワイヤーボンディングの接触不良等の不具合を防止することができる。
次に、本実施の形態に係る半導体装置の製造方法について説明する。図4A〜図4Dは、本実施の形態に係る半導体装置の製造工程を示す断面図である。まず、回路が形成された半導体ウェーハの能動面2に粘着テープ14を貼り付ける。つぎに、図4Aに示すとおり、半導体ウェーハを先ダイシング工法(DBG工法)を用いて、半導体素子となる回路単位で、個片に分割し、能動面の裏面4の研削を行う。このとき、分割された半導体素子は、能動面2を粘着テープ14に接着された状態で整列されている。つぎに、図4Bに示すとおり、粘着テープ14上に整列されたすべての半導体素子の能動面の裏面4に耐酸性レジスト15を塗布する。つぎに、図4Cに示すとおり、KOH水溶液やTMAH(テトラメチルアンモニウムヒドロキシド)水溶液などのエッチング液に半導体素子1を浸漬させ、半導体素子1の側面7aのみを選択的にエッチングする。このエッチング(詳細は後述する)により、半導体素子1の側面7には第1側面5および第2側面6が形成される。つぎに、図4Dに示すとおり、耐酸性レジスト15を除去して半導体素子1が完成する。
つぎに、図3に示すとおり、配線基板11上に接着剤12を塗布する。つぎに、半導体素子1を接着剤12上に配置する。この際、半導体素子1に押し広げられた接着剤12は、半導体素子1の側面7を這い上がる。第2側面6と能動面の裏面4とのなす角が鋭角であるため、接着剤12は這い上がりやすく、さらに、第2側面6を覆うように這い上がるため、接着剤12の這い上がり量が少なくても、配線基板11と半導体素子1の接着力を高めることができる。
一方、第1側面5と能動面2とのなす角が鋭角であるため、接着剤12が側面7を這い上がっても、第1側面5に沿って半導体素子1から外側方向に流れ、能動面2上には這い上がらない。したがって、電極パッド3(図1参照)に接着剤12が付着しない。最後に、配線基板11の電極と半導体素子1の電極パッド3とを金属細線13を介して接続する。このワイヤーボンディング工程において、電極パッド3に接着剤12が付着していないため、電極パッド3と金属細線13との接着不良が低減する。以上の工程により半導体装置が製造される。
次に、図4Cにおける半導体素子1の側面7のエッチング工程について、詳細に説明する。図5A〜図5Dは、半導体素子1のエッチングの工程を示す断面図である。図5Aは図4Bと同じ状態であり、図5Dは図4Cと同じ状態である。
図5Aに示す半導体素子1は、単結晶シリコンにより形成されている。半導体素子1は、能動面2が(100)面であり、側面7a(110)面となるように形成されている。また、破線で示す第1難エッチング面16および第2難エッチング面17は、(111)面となるように形成されている。単結晶シリコンにおいて、(100)面および(111)面は、(110)面よりシリコン原子が密である。
単結晶シリコンにおいて、結晶面に対してシリコン原子が密であれば、KOH水溶液やTMAH(水酸化テトラメチルアンモニウム)水溶液などのエッチング液によりエッチングされ難い。そのため、(100)面および(111)面は、(110)面よりエッチングされ難い。つまり、第1難エッチング面16および第2難エッチング面17は、側面7aよりエッチングされ難い難エッチング面である。
図5Aの状態において、半導体素子1をエッチング液に浸漬すると、側面7が等方的にエッチングされる。図5Bに示すとおり、エッチングの速度は図の上下方向において異なり、第2側面6bの方が第1側面5bよりエッチング速度が速い。これは、粘着テープ14に固定された側はエッチング液の回りこみが悪いため、エッチング速度が遅くなり、粘着テープ14に固定されていない側はエッチング液がよく回り込むためエッチング速度が速くなるためである。
つぎに、図5Cに示すとおり、第2難エッチング面17までエッチングされると、そこからエッチングがされにくくなり、第2側面部6は平面となる。一方、第1側面部5cは、第1難エッチング面16までエッチングされていないので、曲面のままである。さらに、エッチングを進めると、図5Dに示すとおり、第1側面部5cおよび第2側面部6cは、平面形状となる。つまり、エッチング時間により半導体素子の側面を、曲面形状あるいは平面形状に選択することができる。したがって、長時間エッチングすることにより、本実施の形態に係る半導体素子1を形成することができる。
また、本実施形態において、(100)面を能動面2に、(110)面を側面7aに、(111)面を第1側面5および第2側面6となるようにしたが、この組み合わせに限定されない。第1側面5および第2側面6が難エッチング面であればよい。
(第2の実施形態)
図6は、第2の実施形態に係る半導体装置の構成を示す断面図である。第1側面5が曲面である第1側面5cに置き代わった点以外は、第1の実施形態に係る半導体装置と同様である。本実施形態に係る半導体装置において、第1の実施形態に係る半導体装置と同様の構成については、同一の符号を付して説明を省略する。第1側面5cが曲面であり、第1側面5cと能動面2のなす角は鋭角である。
図6は、第2の実施形態に係る半導体装置の構成を示す断面図である。第1側面5が曲面である第1側面5cに置き代わった点以外は、第1の実施形態に係る半導体装置と同様である。本実施形態に係る半導体装置において、第1の実施形態に係る半導体装置と同様の構成については、同一の符号を付して説明を省略する。第1側面5cが曲面であり、第1側面5cと能動面2のなす角は鋭角である。
次に、本実施形態に係る半導体装置の製造方法について説明する。本実施形態に係る半導体装置の製造方法は、第1の実施形態に係る半導体装置の製造方法のエッチング工程において、図5Cに示す段階でエッチングを終える。それ以外の工程は、第1の実施形態に係る半導体装置の製造方法の工程と同様である。図5Cに示す段階でエッチングを終えることにより、第1側面5cを曲面とし、第2側面6を平面とすることができる。
このような構成により、半導体素子1cに押し広げられた接着剤12は、半導体素子1cの側面7cに這い上がる。第2側面6と能動面の裏面4とのなす角が鋭角であるため、接着剤12は這い上がりやすい。さらに、第2側面6を覆うように這い上がるため、接着剤12の這い上がり量が少なくても、配線基板11と半導体素子1の接着力を高めることができる。
また、第1側面5cと能動面2とのなす角が鋭角であるため、接着剤12が側面7cを這い上がっても、第1側面5cに沿って半導体素子1cから外側方向に流れ、能動面2上には這い上がらない。したがって、電極パッド3(図1参照)に接着剤12が付着しない。このため、後の工程であるワイヤーボンディング工程において、電極パッド3に接着剤12が付着せず、電極パッド3と金属細線13との接着不良が低減する。
(第3の実施形態)
図7は、第3の実施形態に係る半導体装置の構成を示す断面図である。第1側面5および第2側面6がそれぞれ曲面である第1側面5bおよび第2側面6bに置き代わった点以外は、第1の実施形態に係る半導体装置と同様である。本実施形態に係る半導体装置において、第1の実施形態に係る半導体装置と同様の構成については、同一の符号を付して説明を省略する。第1側面5bが曲面であり、第1側面5bと能動面2のなす角は鋭角である。また、第2側面6bが曲面であり、第2側面6bと能動面の裏面4のなす角は鋭角である。
図7は、第3の実施形態に係る半導体装置の構成を示す断面図である。第1側面5および第2側面6がそれぞれ曲面である第1側面5bおよび第2側面6bに置き代わった点以外は、第1の実施形態に係る半導体装置と同様である。本実施形態に係る半導体装置において、第1の実施形態に係る半導体装置と同様の構成については、同一の符号を付して説明を省略する。第1側面5bが曲面であり、第1側面5bと能動面2のなす角は鋭角である。また、第2側面6bが曲面であり、第2側面6bと能動面の裏面4のなす角は鋭角である。
次に、本実施形態に係る半導体装置の製造方法について説明する。本実施形態に係る半導体装置の製造方法は、第1の実施形態に係る半導体装置の製造方法のエッチング工程において、図5Bに示す段階でエッチングを終える。それ以外の工程は、第1の実施形態に係る半導体装置の製造方法の工程と同様である。図5Bに示す段階でエッチングを終えることにより、第1側面5bおよび第2側面6bを曲面とすることができる。
このような構成により、半導体素子1bに押し広げられた接着剤12は、半導体素子1bの側面7bに這い上がる。第2側面6bと能動面の裏面4とのなす角が鋭角であるため、接着剤12は這い上がりやすく、さらに、第2側面6を覆うように這い上がるため、接着剤12の這い上がり量が少なくても、配線基板11と半導体素子1bの接着力を高めることができる。
また、第1側面5bと能動面2とのなす角が鋭角であるため、接着剤12が側面7bを這い上がっても、第1側面5bに沿って半導体素子1bから外側方向に流れ、能動面2上には這い上がらない。したがって、電極パッド3(図1参照)に接着剤12が付着しない。このため、後の工程であるワイヤーボンディング工程において、電極パッド3に接着剤12が付着せず、電極パッド3と金属細線13との接着不良が低減する。
本発明の半導体素子は、非常に薄くても、接着剤の能動面への流れ込みを抑制できて、かつ半導体素子の密着性も確保できるので、従来に比べてより薄型の半導体装置を実現でき、携帯電話やデジタルカメラをはじめとする小型電子機器分野に有用である。
1、1b、1c 半導体素子
2 能動面
3 電極パッド
4 能動面の裏面
5、5b、5c 第1側面
6、6b、6c 第2側面
7、7a、7b、7c 側面
11 配線基板
12 接着剤
13 配線
14 粘着テープ
15 耐酸性レジスト
16 第1難エッチング面
17 第2難エッチング面
2 能動面
3 電極パッド
4 能動面の裏面
5、5b、5c 第1側面
6、6b、6c 第2側面
7、7a、7b、7c 側面
11 配線基板
12 接着剤
13 配線
14 粘着テープ
15 耐酸性レジスト
16 第1難エッチング面
17 第2難エッチング面
Claims (12)
- 回路が形成された能動面と前記能動面の裏面とを繋ぐ側面が、前記能動面と繋がった第1側面と、前記能動面の裏面と前記第1側面との間に位置する第2側面とにより形成され、
前記能動面と前記第1側面との成す角が鋭角であり、
前記能動面の裏面と前記第2側面との成す角が鋭角である半導体素子。 - 前記第1側面は、平面である請求項1記載の半導体素子。
- 前記第2側面は、平面である請求項1記載の半導体素子。
- 前記第1側面および前記第2側面は、前記能動面に対して垂直な面より原子が密である請求項1〜3のいずれか一項に記載の半導体素子。
- 前記第1側面および前記第2側面が(111)面であり、前記能動面に対して垂直な面が(110)面である請求項1〜4のいずれか一項に記載の半導体素子。
- 前記能動面が(100)面である請求項5記載の半導体素子。
- 前記第1側面は、曲面である請求項1記載の半導体素子。
- 前記第2側面は、曲面である請求項1記載の半導体素子。
- 請求項1〜8のいずれか一項に記載の半導体素子と、
前記半導体素子の電極と配線を介して接続された配線基板と、
前記半導体素子と前記配線基板とを接着する接着剤とを備えた半導体装置。 - 回路が形成された能動面を有する半導体ウェーハを個々の半導体素子に分割する工程と、
前記能動面の裏面にレジストを塗布する工程と、
前記半導体素子をエッチング液に浸漬させて側面をエッチングすることにより、前記能動面と鋭角をなす第1の側面と前記能動面の裏面と鋭角をなす第2の側面とを形成する工程と、
前記レジストを除去する工程とを有する半導体素子の製造方法。 - 前記半導体ウェーハを分割する工程において、前記半導体素子の側面が前記能動面に対して垂直な面となるよう分割し、
前記エッチング工程において、前記能動面に対して垂直な面をエッチングすることで、前記能動面に対して垂直な面に比べて原子が密な面を露出させて、前記第1側面および前記第2側面を形成する請求項10記載の半導体素子の製造方法。 - 前記能動面に対して垂直な面が(110)面である請求項11記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001546A JP2009164420A (ja) | 2008-01-08 | 2008-01-08 | 半導体素子、半導体装置およびその半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001546A JP2009164420A (ja) | 2008-01-08 | 2008-01-08 | 半導体素子、半導体装置およびその半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009164420A true JP2009164420A (ja) | 2009-07-23 |
Family
ID=40966675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008001546A Withdrawn JP2009164420A (ja) | 2008-01-08 | 2008-01-08 | 半導体素子、半導体装置およびその半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009164420A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014128796A1 (ja) * | 2013-02-25 | 2014-08-28 | パナソニック株式会社 | 半導体装置 |
-
2008
- 2008-01-08 JP JP2008001546A patent/JP2009164420A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014128796A1 (ja) * | 2013-02-25 | 2014-08-28 | パナソニック株式会社 | 半導体装置 |
US9337172B2 (en) | 2013-02-25 | 2016-05-10 | Panasonic Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100636770B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009064839A (ja) | 光学デバイス及びその製造方法 | |
JP2008294405A (ja) | 半導体装置及びその製造方法 | |
TWI413210B (zh) | 電子裝置封裝及製造方法 | |
US20110169107A1 (en) | Method for manufacturing a component, method for manufacturing a component system, component, and component system | |
JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
JP4458029B2 (ja) | 半導体装置の製造方法 | |
JP2006303305A (ja) | 半導体装置 | |
JP2009164420A (ja) | 半導体素子、半導体装置およびその半導体素子の製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
US20140374853A1 (en) | Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same | |
JP2010016395A5 (ja) | ||
JP5095991B2 (ja) | 半導体装置の製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP2001015556A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP2013084858A (ja) | リードフレームおよびその製造方法 | |
JP2009246175A (ja) | 素子搭載用基板、半導体モジュール、ならびに携帯機器 | |
JP4071121B2 (ja) | 半導体装置 | |
JPH0992675A (ja) | 半導体装置及びその製造方法 | |
JP2005302816A (ja) | 半導体装置及びその製造方法 | |
TWI607546B (zh) | Wiring substrate manufacturing method and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20101213 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20110914 Free format text: JAPANESE INTERMEDIATE CODE: A761 |