JP2005101144A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005101144A
JP2005101144A JP2003331142A JP2003331142A JP2005101144A JP 2005101144 A JP2005101144 A JP 2005101144A JP 2003331142 A JP2003331142 A JP 2003331142A JP 2003331142 A JP2003331142 A JP 2003331142A JP 2005101144 A JP2005101144 A JP 2005101144A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
semiconductor device
semiconductor chip
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003331142A
Other languages
English (en)
Other versions
JP4248355B2 (ja
Inventor
Takayuki Kaida
孝行 海田
Tatsu Shimizu
竜 清水
Mitsuru Okikawa
満 沖川
Tetsuya Miwa
哲也 三輪
Takashi Noma
崇 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003331142A priority Critical patent/JP4248355B2/ja
Priority to TW093128145A priority patent/TWI323001B/zh
Priority to CNB2004100825617A priority patent/CN100466248C/zh
Priority to US10/945,945 priority patent/US7112881B2/en
Priority to KR1020040076411A priority patent/KR100616051B1/ko
Publication of JP2005101144A publication Critical patent/JP2005101144A/ja
Application granted granted Critical
Publication of JP4248355B2 publication Critical patent/JP4248355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造プロセスを簡略化することが可能な半導体装置を提供する。
【解決手段】この半導体装置５０は、回路を含む半導体チップ５の上面に接触するように形成された単一の材料（ＳｉＯ２）からなる絶縁膜６と、絶縁膜６の上面に接触するように形成されたエクステンションパッド１３と、半導体チップ５の側面から下面に沿って延びるように形成され、絶縁膜６の一部を除去することにより露出されたエクステンションパッド１３の下面に対して接続された配線１６とを備えている。
【選択図】図２

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、回路を含む半導体チップを備えた半導体装置および半導体装置の製造方法に関する。
従来、回路を含む半導体チップを備えた半導体装置が知られている（たとえば、特許文献１参照）。
上記特許文献１には、回路を含む半導体チップ（ダイ）と、半導体チップの表面の回路部分に接続されるエクステンションパッド（金属パッド）と、半導体チップの下側に設置された導電端子（半田付け可能バンプ）に接続される配線（金属接点）とを備えるとともに、その配線を、機械的な切削加工によって露出させたエクステンションパッドの側端面に対して接続するようにした半導体装置の構造が開示されている。
しかしながら、上記特許文献１に開示された半導体装置の構造では、エクステンションパッドの側端面を機械的な切削加工によって露出させるため、エクステンションパッドの側端面に表面荒れが生じるという不都合がある。また、機械的な切削加工によって生じた切削屑がエクステンションパッドの側端面に付着するという不都合がある。このように、エクステンションパッドの側端面に生じる表面荒れと、側端面に付着する切削屑とが発生すると、配線をエクステンションパッドの側端面に対して良好に接続することが困難であるという不都合がある。
そこで、従来、上記特許文献１に開示された半導体装置の不都合を解消するために、エクステンションパッドの下面を覆う絶縁膜をエッチングによって除去することによりエクステンションパッドの下面を露出させるとともに、エクステンションパッドの下面に対して配線を接続するようにした半導体装置の構造が提案されている。
図３６は、上記提案された従来の半導体装置の全体構成を示した側面図である。図３７は、図３６に示した従来の提案された半導体装置の端部近傍の構造を示した断面図である。この従来の提案された半導体装置１５０では、図３６に示すように、半導体素子１０１上に樹脂層１０２を介して、ガラス基板１０３が取り付けられている。また、半導体素子１０１の下面には、複数の半球状の導電端子１０４が設けられている。また、半導体素子１０１は、図３７に示すように、半導体チップ１０５を備えている。この半導体チップ１０５は、シリコン基板の上面上に回路（図示せず）が形成された構成を有している。また、半導体チップ１０５の上面上には、ＳｉＯ２からなる絶縁膜１０６が形成されている。また、絶縁膜１０６に埋め込むようにプラグ電極１０７が形成されている。このプラグ電極１０７は、半導体チップ１０５の上面に形成された回路（図示せず）に接続されている。
また、絶縁膜１０６の上面を覆うように、ＳｉＮからなる絶縁膜１１０が形成されている。この絶縁膜１１０のプラグ電極１０７に対応する領域には、コンタクトホール１１２が形成されている。また、絶縁膜１１０上の所定領域には、エクステンションパッド１１３が形成されいる。また、エクステンションパッド１１３と所定の間隔を隔てて、配線１１４が形成されている。この配線１１４は、絶縁膜１１０のコンタクトホール１１２を介して、プラグ電極１０７に接続されている。また、全面を覆うように、絶縁膜１１５が形成されている。この絶縁膜１１５の上面は、所定の間隔を隔てて形成されたエクステンションパッド１１３および配線１１４の形状を反映した凹凸形状に形成されている。この絶縁膜１１５の凹凸形状の上面を埋め込むように樹脂層１０２（図３６参照）が形成されるとともに、この樹脂層１０２を接着剤としてガラス基板１０３が接着されている。
また、半導体チップ１０５の側面および下面と、絶縁膜１０６の下面の所定領域とを覆うように、絶縁膜１１７が形成されている。また、半導体チップ１０５の下面に対応する絶縁膜１１７の下面の所定領域には、緩衝部材１１８が設けられている。また、絶縁膜１１７および緩衝部材１１８上には、半導体チップ１０５の側面から下面に沿って延びるように配線１１６が形成されている。この配線１１６は、絶縁膜１０６および１１０の一部の領域をエッチングすることにより露出されたエクステンションパッド１１３の下面に対して接続されている。また、配線１１６の緩衝部材１１８に対応する領域の下面には、上記した半球状の導電端子１０４が設けられている。これにより、エクステンションパッド１１３と導電端子１０４とが、配線１１６を介して接続されている。また、配線１１６の所定領域を覆うように絶縁膜１０８が形成されるとともに、この絶縁膜１０８を覆うように保護膜１０９が形成されている。
図３８〜図５４は、図３７に示した従来の提案された半導体装置の製造プロセスを説明するための断面図である。次に、図３７〜図５４を参照して、従来の提案された半導体装置１５０の製造プロセスについて説明する。
まず、図３８に示すように、上面上に回路（図示せず）が形成された半導体ウエハ１０５ａを用意する。そして、半導体ウエハ１０５ａ上にＳｉＯ２からなる絶縁膜１０６を形成するとともに、絶縁膜１０６に埋め込むように半導体ウエハ１０５ａの回路（図示せず）に接続するためのプラグ電極１０７を形成する。そして、絶縁膜１０６およびプラグ電極１０７の上面を覆うように、ＳｉＮからなる絶縁膜１１０を形成する。
次に、図３９に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、絶縁膜１１０のプラグ電極１０７に対応する領域に、コンタクトホール１１２を形成する。
次に、図４０に示すように、絶縁膜１１０のコンタクトホール１１２を埋め込むとともに、絶縁膜１１０の上面を覆うように金属層１１３ａを形成する。
次に、図４１に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、金属層１１３ａをパターニングすることにより、複数のエクステンションパッド１１３と複数の配線１１４とを所定の間隔を隔てて形成する。
次に、図４２に示すように、全面を覆うように絶縁膜１１５を形成する。
次に、図４３に示すように、絶縁膜１１５の上面を覆うように樹脂層１０２を形成するとともに、樹脂層１０２を接着剤としてガラス基板１０３を接着する。この後、半導体ウエハ１０５ａの下面側からウエットエッチングを行うことによって、図４４に示すように、半導体ウエハ１０５ａを複数の半導体チップ１０５に分離する。
次に、図４５に示すように、半導体チップ１０５の下面および側面と、絶縁膜１０６の隣接する２つの半導体チップ１０５間の領域の下面とを覆うように、絶縁膜１１７を形成する。
次に、図４６に示すように、絶縁膜１１７の半導体チップ１０５の側面および下面に対応する領域とエクステンションパッド１１３の下方の一部の領域とを覆うようにレジスト１１９を形成する。そして、レジスト１１９をマスクとして、フッ酸を用いて絶縁膜１０６の下側からウエットエッチングを行うことにより、ＳｉＯ２からなる絶縁膜１１７および１０６の一部を除去する。これにより、図４７に示すように、ＳｉＮからなる絶縁膜１１０の所定領域の下面が露出される。さらに、露出された絶縁膜１１０の下面側から熱リン酸を用いてウエットエッチングを行うことにより、ＳｉＮからなる絶縁膜１１０の所定領域を除去する。これにより、図４８に示すように、エクステンションパッド１１３の下面の一部の領域と、絶縁膜１１５の隣接する２つのエクステンションパッド１１３間の下面の領域とが露出される。
次に、図４９に示すように、緩衝部材１１８を絶縁膜１１７の半導体チップ１０５の下面に対応する領域に形成する。
次に、図５０に示すように、露出されたエクステンションパッド１１３の下面の一部の領域と、絶縁膜１１５の隣接する２つのエクステンションパッド１１３間の下面の領域と、緩衝部材１１８と、絶縁膜１１７とを覆うように、金属層１１６ａを形成する。
次に、図５１に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、金属層１１６ａの隣接する２つのエクステンションパッド１１３間の下方の領域を除去する。これにより、金属層１１６ａが半導体チップ１０５毎に分割されて、各々のエクステンションパッド１１３の下面にそれぞれ接続された２つの配線１１６が形成される。
次に、図５２に示すように、配線１１６の所定領域と絶縁膜１１５の下面の所定領域とを覆うように、絶縁膜１０８を形成する。その後、絶縁膜１０８と、絶縁膜１１５の隣接する２つのエクステンションパッド１１３間の領域の下面とを覆うように、保護膜１０９を形成する。
次に、図５３に示すように、配線１１６の緩衝部材１１８に対応する領域の下面に、半球状の導電端子１０４を形成する。
次に、図５４に示すように、隣接する２つの半導体チップ１０５間の領域の中心線に沿って、下側からダイシングを行う。これにより、図３７に示した従来の提案された半導体装置１５０が形成される。
特表２００２−５１２４３６号公報
しかしながら、図３７に示した従来の提案された半導体装置１５０では、半導体チップ１０５と外部の配線１１６とを電気的に接続するためのエクステンションパッド１１３が、ＳｉＯ２からなる絶縁膜１０６上に形成されたＳｉＮからなる絶縁膜１１０の上面に接触するように形成されているので、配線１１６を接続するためにエクステンションパッド１１３の下面を露出させる際に、ＳｉＯ２からなる絶縁膜１０６とＳｉＮからなる絶縁膜１１０とを、それぞれ、別々のエッチング液（フッ酸および熱リン酸）を用いて個別にウエットエッチングする必要があるという不都合がある。これにより、エクステンションパッド１１３の下面を露出させるための工程が煩雑になるので、半導体装置の製造プロセスが複雑化するという問題点があった。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、製造プロセスを簡略化することが可能な半導体装置を提供することである。
この発明のもう１つの目的は、製造プロセスを簡略化することが可能な半導体装置の製造方法を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第１の局面による半導体装置は、回路を含む半導体チップの上面に接触するように形成された単一の材料からなる第１絶縁膜と、第１絶縁膜の上面に接触するように形成された第１配線と、半導体チップの側面から下面に沿って延びるように形成され、第１絶縁膜の一部を除去することにより露出された第１配線の下面に対して接続された第２配線とを備えている。
この第１の局面による半導体装置では、半導体チップの上面に接触するように単一の材料からなる第１の絶縁膜を形成するとともに、その第１絶縁膜の上面に接触するように第１配線を形成することによって、半導体チップの上面と第１配線との間には単一の材料からなる第１絶縁膜のみが存在することになるので、半導体チップの上面と第１配線との間に異なる材料からなる複数の絶縁膜が存在する場合と異なり、第１配線の下面を露出させるために半導体チップの上面と第１配線との間の絶縁膜をエッチング除去する工程を１回のエッチング工程で行うことができる。これにより、半導体装置の製造プロセスを簡略化することができる。
上記第１の局面による半導体装置において、好ましくは、第１絶縁膜上に形成され、第１絶縁膜とは異なる材料からなるとともに、第１開口部を有する第２絶縁膜をさらに備え、第１配線の下面は、第２絶縁膜の第１開口部を介して第１絶縁膜の上面および第２配線に接触している。このように構成すれば、第１絶縁膜上に第１絶縁膜とは異なる材料からなる第２絶縁膜を形成する場合にも、容易に、第１配線を単一の材料からなる第１絶縁膜の上面に接触するように形成することができる。
この場合において、好ましくは、第２絶縁膜上に形成された第３配線をさらに備え、第２絶縁膜は、第３配線と半導体チップの回路とを接続するための第２開口部を含む。このように構成すれば、第２絶縁膜に第１開口部と第２開口部とを実質的に同一の工程で形成すれば、第２絶縁膜に第２開口部を設ける場合にも、工程数が増大するのを抑制することができるので、製造プロセスが複雑化するのを抑制することができる。
上記第１の局面による半導体装置において、好ましくは、半導体チップと第２配線との間に、半導体チップと第２配線とを絶縁するように設けられるとともに、第１絶縁膜の下面の所定の領域を覆うように形成された第１絶縁膜と実質的に同一のエッチング手段により除去することが可能な材料からなる第３絶縁膜をさらに備えている。このように構成すれば、第１絶縁膜と第３絶縁膜とを同時にエッチングして除去することができるので、半導体チップと第２配線とを絶縁するための第３絶縁膜を第１絶縁膜の下面の所定の領域を覆うように設けた場合にも、第１配線の下面を露出させるための工程数が増大するのを抑制することができる。
この発明の第２の局面による半導体装置の製造方法は、回路を含む半導体チップの上面に接触するように、単一の材料からなる第１絶縁膜を形成する工程と、第１絶縁膜の上面に下面が接触するように第１配線を形成する工程と、少なくとも第１絶縁膜の一部を下面側からエッチングすることによって、第１配線の下面を露出させる工程と、露出された第１配線の下面に対して第２配線を接続する工程とを備えている。
この第２の局面による半導体装置の製造方法では、半導体チップの上面に接触するように単一の材料からなる第１の絶縁膜を形成するとともに、その第１絶縁膜の上面に接触するように第１配線を形成することによって、半導体チップの上面と第１配線との間には単一の材料からなる第１絶縁膜のみが存在することになるので、半導体チップの上面と第１配線との間に異なる材料からなる複数の絶縁膜が存在する場合と異なり、第１配線の下面を露出させるために半導体チップの上面と第１配線との間の絶縁膜をエッチング除去する工程を１回のエッチング工程で行うことができる。これにより、半導体装置の製造プロセスを簡略化することができる。
上記第２の局面による半導体装置の製造方法において、好ましくは、第１絶縁膜の上面に下面が接触するように第１配線を形成する工程に先立って、第１絶縁膜上に第１絶縁膜とは異なる材料からなる第２絶縁膜を形成する工程と、第２絶縁膜に第１開口部を形成する工程とをさらに備え、第１絶縁膜の上面に下面が接触するように第１配線を形成する工程は、第２絶縁膜の第１開口部を介して、第１絶縁膜の上面に下面が接触するように第１配線を形成する工程を含む。このように構成すれば、第１絶縁膜とは異なる材料からなる第２絶縁膜を第１絶縁膜上に形成する場合にも、容易に、第１配線を単一の材料からなる第１絶縁膜の上面に接触するように形成することができる。
この場合において、好ましくは、第２絶縁膜上に第３配線を形成する工程をさらに備え、第２絶縁膜に第１開口部を形成する工程は、第２絶縁膜をエッチングすることにより、第２絶縁膜に第１開口部と第３配線および半導体チップの回路を接続するための第２開口部とを実質的に同時に形成する工程を含む。このように構成すれば、第２絶縁膜に第２開口部を設けるためにエッチングする工程を別途設ける必要がないので、製造プロセスが複雑化するのを抑制することができる。
上記第２の局面による半導体装置の製造方法において、好ましくは、第１配線の下面を露出させる工程に先立って、第１絶縁膜の下面を覆うように第１絶縁膜と実質的に同一のエッチング手段により除去することが可能な材料からなる第３絶縁膜を形成する工程をさらに備え、第１配線の下面を露出させる工程は、第３絶縁膜および第１絶縁膜の一部を下側から同一のエッチング手段により連続的にエッチングすることによって、第１配線の下面を露出させる工程を含む。このように構成すれば、１回のエッチング工程によって第３絶縁膜および第１絶縁膜の一部を除去して第１配線の下面を露出させることができるので、半導体チップと第２配線とを絶縁するための第３絶縁膜を第１絶縁膜の下面の所定の領域を覆うように設けた場合にも、第１配線の下面を露出させるための工程数が増大するのを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の全体構成を示した側面図である。図２は、図１に示した第１実施形態による半導体装置の端部近傍における構造を示した断面図である。まず、図１および図２を参照して、本発明の第１実施形態による半導体装置の構造について説明する。
第１実施形態による半導体装置５０では、図１に示すように、半導体素子１上に、約５μｍ〜約２０μｍの厚みを有するエポキシ樹脂からなる樹脂層２を介して、約４００μｍの厚みを有するガラス基板３が取り付けられている。また、半導体素子１の下面には、半田によって形成された複数の半球状の導電端子４が設けられている。
また、半導体素子１は、図２に示すように、約１５０μｍ〜約６００μｍの厚みを有する半導体チップ５を備えている。この半導体チップ５は、シリコン基板の上面上に回路（図示せず）が形成された構成を有している。また、半導体チップ５の上面上には、約１０００ｎｍ〜約２０００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜６が形成されている。なお、この絶縁膜６は、本発明の「第１絶縁膜」の一例である。また、絶縁膜６に埋め込むようにＷなどの金属材料からなるプラグ電極７が形成されている。このプラグ電極７は、半導体チップ５の上面に形成された回路（図示せず）に接続されている。また、絶縁膜６の上面と、後述する絶縁膜８および保護膜９の上端面とを覆うように、ＳｉＮからなる絶縁膜１０が形成されている。この絶縁膜１０の所定の領域には、開口部１１が形成されているとともに、プラグ電極７に対応する領域には、コンタクトホール１２が形成されている。なお、この開口部１１は、本発明の「第１開口部」の一例であり、コンタクトホール１２は、本発明の「第２開口部」の一例である。
また、第１実施形態では、絶縁膜１０の開口部１１を埋め込むとともに絶縁膜１０の上面上に乗り上げるように、約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌなどの金属材料からなるエクステンションパッド１３が形成されている。これにより、エクステンションパッド１３は、絶縁膜１０の開口部１１を介して、絶縁膜６の上面に接触されている。このエクステンションパッド１３は、半導体チップ５の回路と、後述する配線１６とを接続するために設けられている。なお、このエクステンションパッド１３は、本発明の「第１配線」の一例である。
また、エクステンションパッド１３と所定の間隔を隔てて、約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌなどの金属材料からなる配線１４が形成されている。この配線１４は、絶縁膜１０のコンタクトホール１２を介して、プラグ電極７に接続されている。なお、この配線１４は、本発明の「第３配線」の一例である。また、図示していないが、配線１４は、エクステンションパッド１３と接続されており、エクステンションパッド１３は、半導体チップ５の回路と接続されている。
また、全面を覆うように、約５００ｎｍ〜約２０００ｎｍの厚みを有するＳｉＮからなる絶縁膜１５が形成されている。この絶縁膜１５の上面は、所定の間隔を隔てて設置されたエクステンションパッド１３および配線１４の形状を反映した凹凸形状に形成されている。また、この絶縁膜１５の凹凸形状の上面を埋め込むように上記した樹脂層２（図１参照）が形成されるとともに、樹脂層２を接着剤としてガラス基板３が接着されている。
ここで、第１実施形態では、半導体チップ５の側面および下面と、絶縁膜６の下面の所定の領域とを覆うように、半導体チップ５と後述する配線１６とを絶縁するための絶縁膜１７が形成されている。この絶縁膜１７は、絶縁膜６と同一の材料であるＳｉＯ２からなるとともに、約１μｍ〜約５μｍの厚みを有するように形成されている。なお、絶縁膜１７は、本発明の「第３絶縁膜」の一例である。また、半導体チップ５の下面に対応する絶縁膜１７の所定領域の下面には、約１０μｍ〜約３０μｍの厚みを有するエポキシ系樹脂からなる緩衝部材１８が設けられている。この緩衝部材１８は、配線１６上に導電端子４を形成する際の衝撃を緩和するために設けられている。また、絶縁膜１７および緩衝部材１８上には、半導体チップ５の側面から下面に沿って延びるように、約２μｍ〜約３μｍの厚みを有するＡｌなどの金属材料からなる配線１６が形成されている。なお、この配線１６は、本発明の「第２配線」の一例である。また、配線１６は、絶縁膜６の一部の領域をエッチングすることより露出されたエクステンションパッド１３の下面に対して接続されている。また、配線１６の緩衝部材１８に対応する領域の下面には、上記した半田からなる半球状の導電端子４が設けられている。これにより、エクステンションパッド１３と導電端子４とが、配線１６を介して接続されている。また、配線１６の所定領域を覆うように絶縁膜８が形成されているとともに、この絶縁膜８を覆うように、約１０μｍ〜約３０μｍの厚みを有するエポキシ系樹脂からなる保護膜９が形成されている。
図３〜図１８は、本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図２〜図１８を参照して、本発明の第１実施形態による半導体装置の製造プロセスについて説明する。
まず、図３に示すように、シリコン基板の上面上に回路（図示せず）が形成された半導体ウエハ５ａを用意する。そして、半導体ウエハ５ａ上に約１０００ｎｍ〜約２０００ｎｍの厚みを有するＳｉＯ２からなる絶縁膜６を形成するとともに、絶縁膜６に埋め込むように半導体ウエハ５ａの回路（図示せず）に接続するためのＷなどからなるプラグ電極７を形成する。そして、絶縁膜６およびプラグ電極７の上面を覆うように、約５００ｎｍの厚みを有するＳｉＮからなる絶縁膜１０を形成する。
次に、第１実施形態では、図４に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、絶縁膜１０の所定領域に開口部１１を形成するのと同時に、絶縁膜１０のプラグ電極７に対応する領域に、コンタクトホール１２を形成する。
次に、図５に示すように、絶縁膜１０の開口部１１およびコンタクトホール１２を埋め込むとともに、絶縁膜１０の上面を覆うように約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌからなる金属層１３ａを形成する。これにより、金属層１３ａの一部は、絶縁膜１０の開口部１１を介して絶縁膜６の上面に接触されるとともに、金属層１３ａの別の一部は、絶縁膜１０のコンタクトホール１２を介して、プラグ電極７に接続される。
次に、図６に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、金属層１３ａをパターニングすることにより、複数のエクステンションパッド１３と複数の配線１４とを所定の間隔を隔てて形成する。これにより、絶縁膜１０のコンタクトホール１２を介してプラグ電極７に接続される配線１４と、絶縁膜１０の開口部１１を介して絶縁膜６の上面に接触されるエクステンションパッド１３とが形成される。なお、この際、エクステンションパッド１３の幅は、絶縁膜１０の開口部１１の大きさよりも大きくなるように形成する。
次に、図７に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、全面を覆うように約５００ｎｍ〜約２０００ｎｍの厚みを有するＳｉＮからなる絶縁膜１５を形成する。これにより、絶縁膜１５の上面は、所定の間隔を隔てて形成されたエクステンションパッド１３および配線１４の形状を反映した凹凸形状に形成される。
次に、図８に示すように、絶縁膜１５の凹凸形状の上面を覆うように、約５μｍ〜約２０μｍの厚みを有するエポキシ系樹脂からなる樹脂層２を形成するとともに、樹脂層２を接着剤として約４００ｎｍの厚みを有するガラス基板３を接着する。この後、半導体ウエハ５ａ（図８参照）の下面側からウエットエッチングを行うことによって、図９に示すように、半導体ウエハ５ａを複数の半導体チップ５に分離する。このウエットエッチングには、フッ酸、硝酸および酢酸の混合溶液などを用いる。
次に、図１０に示すように、半導体チップ５の下面および側面と、絶縁膜６の隣接する２つの半導体チップ５間の領域の下面とを覆うように、ＣＶＤ法により、ＳｉＯ２からなる絶縁膜１７を形成する。この絶縁膜１７は、約１μｍ〜約５μｍの厚みを有するように形成する。
次に、図１１に示すように、絶縁膜１７の半導体チップ５の側面および下面に対応する領域とエクステンションパッド１３の下方の一部の領域とを覆うように、約１０μｍ〜約５０μｍの厚みを有するレジスト１９を形成する。
この後、第１実施形態では、レジスト１９をマスクとして、フッ酸などを用いて絶縁膜１７および６の下側からウエットエッチングを行うことにより、図１２に示すように、エクステンションパッド１３の下面の一部の領域と、絶縁膜１０の隣接する２つのエクステンションパッド１３間の領域の下面を露出させる。この際、絶縁膜１７および６は、共に、ＳｉＯ２によって形成されているので、１回のエッチング工程で除去することができる。
次に、図１３に示すように、約１０μｍ〜約３０μｍの厚みを有するエポキシ系樹脂からなる緩衝部材１８を、絶縁膜１７の半導体チップ５の下面に対応する領域に形成する。
次に、図１４に示すように、スパッタ法を用いて、露出されたエクステンションパッド１３の下面の一部の領域と、絶縁膜１０の隣接する２つのエクステンションパッド１３間の領域の下面と、緩衝部材１８と、絶縁膜１７とを覆うように、約２μｍ〜約３μｍの厚みを有するＡｌなどの金属からなる金属層１６ａを形成する。
次に、図１５に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、金属層１６ａの隣接する２つのエクステンションパッド１３間の下方の領域を除去する。これにより、金属層１６ａが半導体チップ５毎に分割されて、各々のエクステンションパッド１３の下面にそれぞれ接続された２つの配線１６が形成される。
次に、図１６に示すように、配線１６および絶縁膜１０の下面の所定領域を覆うように、絶縁膜８を形成する。その後、絶縁膜８と、絶縁膜１０の隣接する２つのエクステンションパッド１３間の領域の下面とを覆うように、約１０μｍ〜約３０μｍの厚みを有するエポキシ系樹脂からなる保護膜９を形成する。
次に、図１７に示すように、配線１６の緩衝部材１８に対応する領域の下面に、スクリーン印刷などによって半田を塗布することにより半球状の導電端子４を形成する。
次に、図１８に示すように、隣接する２つの半導体チップ５間の領域の中心線に沿って、下側からダイシングを行う。これにより、図２に示した第１実施形態による半導体装置５０が形成される。
第１実施形態では、上記のように、半導体チップ５の上面に接触するように、単一の材料（ＳｉＯ２）からなる絶縁膜６を形成するとともに、その絶縁膜６上に形成されたＳｉＮからなる絶縁膜１０の開口部１１を介して、絶縁膜６の上面に接触するようにエクステンションパッド１３を形成することによって、半導体チップ５の上面とエクステンションパッド１３との間には、単一の材料（ＳｉＯ２）からなる絶縁膜６のみが存在することになるので、半導体チップ５の上面とエクステンションパッド１３との間に異なる材料からなる複数の絶縁膜が存在する場合と異なり、エクステンションパッド１３の下面を露出させるために、半導体チップ５の上面とエクステンションパッド１３との間の絶縁膜６をエッチング除去する工程を１回のエッチング工程で行うことができる。これにより、半導体装置５０の製造プロセスを簡略化することができる。
また、第１実施形態では、絶縁膜１０をエッチングすることにより、絶縁膜１０に開口部１１とコンタクトホール１２とを実質的に同時に形成することによって、絶縁膜１０にコンタクトホール１２を設けるためにエッチングする工程を別途設ける必要がないので、製造プロセスが複雑化するのを抑制することができる。
また、第１実施形態では、半導体チップ５と配線１６とを絶縁するための絶縁膜１７を、エクステンションパッド１３の下面を覆うように形成された絶縁膜６と同一の材料（ＳｉＯ２）によって形成することにより、絶縁膜１７を絶縁膜６の下面を覆うように形成した後、１回のエッチングで絶縁膜６および１７の一部を除去して、エクステンションパッド１３の下面を露出させることができるので、エクステンションパッド１３の下面を露出させるための工程数が増大するのを抑制することができる。
（第２実施形態）
図１９は、本発明の第２実施形態による半導体装置の端部近傍の構造を示した断面図である。この第２実施形態では、上記第１実施形態と異なり、エクステンションパッドの幅が絶縁膜の開口部の大きさよりも小さくなるように形成された例について説明する。まず、図１９を参照して、本発明の第２実施形態による半導体装置の構造について説明する。なお、第１実施形態と同一の要素には、同一の符号を付している。
この第２実施形態による半導体装置６０では、図１９に示すように、半導体チップ５の上面上に形成されたＳｉＯ２からなる絶縁膜６の上面と、絶縁膜８および保護膜９の上端面とを覆うようにＳｉＮからなる絶縁膜３０が設けられている。この絶縁膜３０の所定領域には、開口部３１が設けられているとともに、半導体チップ５の回路に接続されるプラグ電極７に対応する領域には、コンタクトホール３２が設けられている。ここで、この第２実施形態における開口部３１は、図２に示した第１実施形態の開口部１１よりも開口幅が大きくなるように形成されている。なお、絶縁膜３０は、本発明の「第２絶縁膜」の一例である。また、開口部３１は、本発明の「第１開口部」の一例であり、コンタクトホール３２は、本発明の「第２開口部」の一例である。
また、第２実施形態では、絶縁膜３０の開口部３１内には、約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌなどの金属材料からなるエクステンションパッド３３が形成されている。これにより、エクステンションパッド３３は、絶縁膜３０の開口部３１を介して、絶縁膜６の上面に接触されている。また、エクステンションパッド３３の幅は、絶縁膜３０の開口部３１の大きさよりも小さくなるように形成されている。つまり、この第２実施形態のエクステンションパッド３３は、図２に示した第１実施形態のエクステンションパッド１３と異なり、開口部３１内にのみ形成されており、絶縁膜３０上に乗り上げるようには形成されていない。なお、エクステンションパッド３３は、本発明の「第１配線」の一例である。また、絶縁膜３０のコンタクトホール３２を覆うように、約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌなどの金属材料からなる配線３４が設けられている。この配線３４は、絶縁膜３０のコンタクトホール３２を介して、絶縁膜６に埋め込むように形成されたプラグ電極７に接続されている。なお、この配線３４は、本発明の「第３配線」の一例である。また、図示していないが、配線３４は、エクステンションパッド３３と接続されており、エクステンションパッド３３は、半導体チップ５の回路と接続されている。また、全面を覆うように、約５００ｎｍ〜約２０００ｎｍの厚みを有するＳｉＮからなる絶縁膜３５が形成されている。
なお、第２実施形態による半導体装置６０の上記以外の構造は、第１実施形態による半導体装置５０の構造と同様である。
図２０〜図３５は、本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図１９〜図３５を参照して、本発明の第２実施形態による半導体装置の製造プロセスについて説明する。
まず、図３に示した第１実施形態の製造プロセスと同様、図２０に示すように、上面上に回路が形成された半導体ウエハ５ａ上にＳｉＯ２からなる絶縁膜６とプラグ電極７とを形成した後、絶縁膜６およびプラグ電極７の上面を覆うように、約５００ｎｍの厚みを有するＳｉＮからなる絶縁膜３０を形成する。
次に、第２実施形態では、図２１に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、絶縁膜３０の所定領域に開口部３１を形成するのと同時に、絶縁膜３０のプラグ電極２７に対応する領域に、コンタクトホール３２を形成する。この場合、開口部３１は、図４に示した第１実施形態の開口部１１よりも大きい開口幅を有するように形成する。
次に、図２２に示すように、絶縁膜３０の開口部３１およびコンタクトホール３２を埋め込むとともに、絶縁膜３０の上面を覆うように約５００ｎｍ〜約１０００ｎｍの厚みを有するＡｌからなる金属層３３ａを形成する。これにより、金属層３３ａの一部は、絶縁膜３０の開口部３１を介して絶縁膜６の上面に接触されるとともに、金属層３３ａの別の一部は、絶縁膜３０のコンタクトホール３２を介して、プラグ電極７に接続される。
次に、図２３に示すように、フォトリソグラフィ技術とエッチング技術とを用いて、金属層３３ａをパターニングすることにより、複数のエクステンションパッド３３と複数の配線３４とを所定の間隔を隔てて形成する。これにより、絶縁膜３０のコンタクトホール３２を介してプラグ電極７に接続される配線３４と、絶縁膜３０の開口部３１を介して絶縁膜６の上面に接触されるエクステンションパッド３３とが形成される。なお、この際、エクステンションパッド３３の幅は、絶縁膜３０の開口部３１の大きさよりも小さくなるように形成される。すなわち、この第２実施形態では、エクステンションパッド３３は、開口部３１内のみに形成し、絶縁膜３０上には乗り上げないように形成する。
次に、図２４〜図２６に示すように、上記第１実施形態の図７〜図９の工程と同様の工程を経た後、図２７に示すように、半導体チップ５の下面および側面と、絶縁膜６の隣接する２つの半導体チップ５の間の領域の下面を覆うように、ＣＶＤ法により、ＳｉＯ２からなる絶縁膜１７を形成する。
次に、図２８に示すように、絶縁膜１７の半導体チップ５の側面および下面に対応する領域とエクステンションパッド３３の下方の一部の領域とを覆うように、約１０μｍ〜約５０μｍの厚みを有するレジスト３９を形成する。
この後、第２実施形態では、上記第１実施形態と同様、レジスト３９をマスクとして、フッ酸などを用いて絶縁膜１７および６の下側からウエットエッチングを行うことにより、図２９に示すように、エクステンションパッド３３の下面の一部の領域と、隣接する２つのエクステンションパッド３３間の絶縁膜３０の下面を露出させる。この際、絶縁膜１７および６は、共に、ＳｉＯ２によって形成されているので１回のエッチング工程で除去することができる。
この後、図３０〜図３５に示すように、上記第１実施形態の図１３〜図１８の工程と同様の工程を経て、図１９に示した第２実施形態による半導体装置６０が形成される。
第２実施形態では、上記のように、半導体チップ５の上面に接触するように、単一の材料（ＳｉＯ２）からなる絶縁膜６を形成するとともに、その絶縁膜６上に形成されたＳｉＮからなる絶縁膜３０の開口部３１を介して、絶縁膜６の上面に接触するようにエクステンションパッド３３を形成することによって、半導体チップ５の上面とエクステンションパッド３３との間には、単一の材料（ＳｉＯ２）からなる絶縁膜６のみが存在することになるので、半導体チップ５の上面とエクステンションパッド３３との間に異なる材料からなる複数の絶縁膜が存在する場合と異なり、エクステンションパッド３３の下面を露出させるために、半導体チップ５の上面とエクステンションパッド３３との間の絶縁膜６をエッチング除去する工程を１回のエッチング工程で行うことができる。これにより、半導体装置６０の製造プロセスを簡略化することができる。
なお、この第２実施形態では、エクステンションパッド３３を、絶縁膜３０の開口部３１内にのみ形成しているので、エクステンションパッド１３を絶縁膜１０上に乗り上げるように形成している第１実施形態に比べて、フォトリソグラフィ技術とエッチング技術とを用いて金属膜３３ａをパターニングする際のレジストに対するマスク合わせをより精度良く行う必要がある。
第２実施形態の上記以外の効果は、上記第１実施形態による効果と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、エクステンションパッドの下面が接触する本発明の第１絶縁膜としての絶縁膜６をＳｉＯ２の単一の層によって構成したが、本発明はこれに限らず、絶縁膜６（第１絶縁膜）を同一の材料からなる複数の層によって構成してもよい。
また、上記実施形態では、半導体チップ５と配線１６とを絶縁するための絶縁膜１７をＳｉＯ２によって形成したが、本発明はこれに限らず、半導体チップ５の上面上に形成された絶縁膜６と同一のエッチング手段によって除去することが可能な材料であれば他の材料によって絶縁膜１７を形成してもよい。たとえば、半導体チップ５の上面上の絶縁膜６をＳｉＮによって形成する場合には、半導体チップ５と配線１６とを絶縁するための絶縁膜１７をＳｉＮによって形成してもよい。この場合にも、半導体チップ５と配線１６とを絶縁するための絶縁膜１７と半導体チップ５の上面上に形成された絶縁膜６とを１回のエッチングで除去するすることにより、エクステンションパッド１３の下面を露出させることができるので、製造プロセスが複雑化するのを抑制することができる。また、絶縁膜１７と絶縁膜６とを、同一のエッチング手段（エッチング液など）で除去可能な異なる材料により形成してもよい。
また、上記実施形態では、半導体チップ５と配線１６とを絶縁するための絶縁膜１７と半導体チップ５の上面上に形成された絶縁膜６とをウエットエッチングによって除去するようにしたが、本発明はこれに限らず、半導体チップ５と配線１６とを絶縁するための絶縁膜１７と半導体チップ５の上面上に形成された絶縁膜６とをドライエッチングによって除去するようにしてもよい。
また、上記実施形態では、配線およびエクステンションパッドを覆うように形成された絶縁膜の上面にエポキシ系樹脂からなる樹脂層を介してガラス基板を接着したが、本発明はこれに限らず、配線およびエクステンションパッドを覆うように形成された絶縁膜の上面に樹脂層を介してカラーフィルタを形成した後、カラーフィルタの上面にエポキシ系樹脂からなる樹脂層を介してガラス基板を接着してもよい。
また、上記実施形態では、半導体チップの上面上に形成した絶縁膜と、半導体チップの側面および下面を覆うように形成した絶縁膜とをＳｉＯ２によって形成したが、本発明はこれに限らず、ＨＴＯ膜、ＢＰＳＧ膜、ＳＯＧ膜またはこれらの複合膜などの実質的にＳｉＯ２を主成分とした膜であれば他の材料からなる膜を用いて絶縁膜を形成してもよい。
本発明の第１実施形態による半導体装置の全体構成を示した側面図である。 図１に示した第１実施形態による半導体装置の端部近傍の構造を示した断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の端部近傍の構造を示した断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第２実施形態による半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の全体構成を示した側面図である。 図３６に示した従来の提案された半導体装置の端部近傍の構造を示した断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。 従来の提案された半導体装置の製造プロセスを説明するための断面図である。
符号の説明
５ 半導体チップ
６ 絶縁膜（第１絶縁膜）
１０、３０ 絶縁膜（第２絶縁膜）
１１、３１ 開口部（第１開口部）
１２、３２ コンタクトホール（第２開口部）
１３、３３ エクステンションパッド（第１配線）
１４、３４ 配線（第３配線）
１６ 配線（第２配線）
１７ 絶縁膜（第３絶縁膜）

Claims (8)

  1. 回路を含む半導体チップの上面に接触するように形成された単一の材料からなる第１絶縁膜と、
    前記第１絶縁膜の上面に接触するように形成された第１配線と、
    前記半導体チップの側面から下面に沿って延びるように形成され、前記第１絶縁膜の一部を除去することにより露出された第１配線の下面に対して接続された第２配線とを備えた、半導体装置。
  2. 前記第１絶縁膜上に形成され、前記第１絶縁膜とは異なる材料からなるとともに、第１開口部を有する第２絶縁膜をさらに備え、
    前記第１配線の下面は、前記第２絶縁膜の第１開口部を介して前記第１絶縁膜の上面および前記第２配線に接触している、請求項１に記載の半導体装置。
  3. 前記第２絶縁膜上に形成された第３配線をさらに備え、
    前記第２絶縁膜は、前記第３配線と前記半導体チップの回路とを接続するための第２開口部を含む、請求項２に記載の半導体装置。
  4. 前記半導体チップと前記第２配線との間に、前記半導体チップと前記第２配線とを絶縁するように設けられるとともに、前記第１絶縁膜の下面の所定の領域を覆うように形成された前記第１絶縁膜と実質的に同一のエッチング手段により除去することが可能な材料からなる第３絶縁膜をさらに備えた、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 回路を含む半導体チップの上面に接触するように、単一の材料からなる第１絶縁膜を形成する工程と、
    前記第１絶縁膜の上面に下面が接触するように第１配線を形成する工程と、
    少なくとも前記第１絶縁膜の一部を下面側からエッチングすることによって、前記第１配線の下面を露出させる工程と、
    露出された前記第１配線の下面に対して第２配線を接続する工程とを備えた、半導体装置の製造方法。
  6. 前記第１絶縁膜の上面に下面が接触するように第１配線を形成する工程に先立って、
    前記第１絶縁膜上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜に第１開口部を形成する工程とをさらに備え、
    前記第１絶縁膜の上面に下面が接触するように第１配線を形成する工程は、前記第２絶縁膜の第１開口部を介して、前記第１絶縁膜の上面に下面が接触するように前記第１配線を形成する工程を含む、請求項５に記載の半導体装置の製造方法。
  7. 前記第２絶縁膜上に第３配線を形成する工程をさらに備え、
    前記第２絶縁膜に第１開口部を形成する工程は、
    前記第２絶縁膜をエッチングすることにより、前記第２絶縁膜に、前記第１開口部と、前記第３配線および前記半導体チップの回路を接続するための第２開口部とを実質的に同時に形成する工程を含む、請求項６に記載の半導体装置の製造方法。
  8. 前記第１配線の下面を露出させる工程に先立って、前記第１絶縁膜の下面を覆うように前記第１絶縁膜と実質的に同一のエッチング手段により除去することが可能な材料からなる第３絶縁膜を形成する工程をさらに備え、
    前記第１配線の下面を露出させる工程は、
    前記第３絶縁膜および前記第１絶縁膜の一部を下側から前記同一のエッチング手段により連続的にエッチングすることによって、前記第１配線の下面を露出させる工程を含む、請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
JP2003331142A 2003-09-24 2003-09-24 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4248355B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003331142A JP4248355B2 (ja) 2003-09-24 2003-09-24 半導体装置および半導体装置の製造方法
TW093128145A TWI323001B (en) 2003-09-24 2004-09-17 Semiconductor device and method of fabricating semiconductor device
CNB2004100825617A CN100466248C (zh) 2003-09-24 2004-09-20 半导体装置及半导体装置的制造方法
US10/945,945 US7112881B2 (en) 2003-09-24 2004-09-22 Semiconductor device
KR1020040076411A KR100616051B1 (ko) 2003-09-24 2004-09-23 반도체 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331142A JP4248355B2 (ja) 2003-09-24 2003-09-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005101144A true JP2005101144A (ja) 2005-04-14
JP4248355B2 JP4248355B2 (ja) 2009-04-02

Family

ID=34308927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331142A Expired - Fee Related JP4248355B2 (ja) 2003-09-24 2003-09-24 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7112881B2 (ja)
JP (1) JP4248355B2 (ja)
KR (1) KR100616051B1 (ja)
CN (1) CN100466248C (ja)
TW (1) TWI323001B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5101157B2 (ja) * 2007-05-07 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
TWI492358B (zh) * 2012-09-26 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
WO1999048143A2 (en) * 1998-03-16 1999-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with 'chip size package'
JP2001077229A (ja) * 1999-09-02 2001-03-23 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP4248355B2 (ja) 2009-04-02
US7112881B2 (en) 2006-09-26
CN1601743A (zh) 2005-03-30
CN100466248C (zh) 2009-03-04
TWI323001B (en) 2010-04-01
KR100616051B1 (ko) 2006-08-28
US20050062146A1 (en) 2005-03-24
KR20050030148A (ko) 2005-03-29
TW200512797A (en) 2005-04-01

Similar Documents

Publication Publication Date Title
KR100721492B1 (ko) 반도체 장치 및 그 제조 방법
US6607941B2 (en) Process and structure improvements to shellcase style packaging technology
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JP2012069585A (ja) 半導体装置およびその製造方法
JP2007036060A (ja) 半導体装置及びその製造方法
US9780251B2 (en) Semiconductor structure and manufacturing method thereof
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP5361264B2 (ja) 半導体装置
JP4322181B2 (ja) 半導体装置の製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP4675147B2 (ja) 半導体装置
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
TW201436141A (zh) 半導體結構及其製造方法
JP2007227970A (ja) 半導体装置及びその製造方法
JP2007049097A (ja) 半導体装置
TW201633399A (zh) 半導體結構及其製造方法
JP5037159B2 (ja) 半導体チップおよびその製造方法ならびに半導体ウエハ
JP2004006820A (ja) 半導体装置及びその製造方法
JP2011114117A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4248355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees