TW201633399A - 半導體結構及其製造方法 - Google Patents

Abstract

一種半導體結構包含矽基板、保護層、焊墊、絕緣層、佈線層、導電層、阻隔層與導電結構。矽基板具有鏤空區、階梯結構、尖角結構與相對的第一表面與第二表面。階梯結構與尖角結構環繞鏤空區。階梯結構具有朝向鏤空區且依續連接的第一斜面、第三表面與第二斜面。保護層位於矽基板的第一表面上。焊墊位於保護層中，且從鏤空區裸露。絕緣層位於階梯結構的第一斜面、第三表面、第二斜面與第二表面上及尖角結構上。佈線層位於絕緣層上與焊墊上。導電層位於佈線層上。阻隔層覆蓋階梯結構與尖角結構。導電結構位於阻隔層之開口中的導電層上。

Description

半導體結構及其製造方法

本發明是有關一種半導體結構及一種半導體結構的製造方法。

習知的半導體結構可包含晶片(chip)、焊墊、介電層(例如二氧化矽)、佈線層(Redistribution Layer；RDL)、導電層、阻隔層與錫球。一般而言，在製作半導體結構時，會先於尚未切割成晶片的矽基板(wafer)上覆蓋介電層，以保護矽基板上的電子元件(例如感光元件)。接著，可利用光微影與蝕刻製程將介電層中之焊墊上方的矽基板與介電層去除，使矽基板與介電層形成通孔(via)，而焊墊藉由此通孔露出。

之後，可將絕緣層覆蓋於矽基板背對介電層的表面上與矽基板環繞通孔的表面上。待絕緣層形成後，可於絕緣層上與焊墊上依序形成佈線層與導電層。待導電層形成後，阻隔層可覆蓋於導電層上，並於阻隔層形成開口供錫球設置。

然而，由於矽基板環繞通孔的表面坡度陡，也就是通孔的深寬比(via aspect ratio)大，因此佈線層與導電層易於矽基板緊鄰通孔的轉折處發生斷裂，使半導體結構的良率難 以提升。此外，為了降低通孔的深寬比，雖可使用較薄的矽基，但較厚的矽基板便無法使用，造成設計者的不便。

本發明之一技術態樣為一種半導體結構。

根據本發明一實施方式，一種半導體結構包含矽基板、保護層、焊墊、絕緣層、佈線層、導電層、阻隔層與導電結構。矽基板具有鏤空區、階梯結構、尖角結構與相對的第一表面與第二表面。階梯結構與尖角結構環繞鏤空區。階梯結構具有朝向鏤空區且依續連接的第一斜面、第三表面與第二斜面。保護層位於矽基板的第一表面上。焊墊位於保護層中，且從鏤空區裸露。絕緣層位於階梯結構的第一斜面、第三表面、第二斜面與第二表面上及尖角結構上。佈線層位於絕緣層上與焊墊上。導電層位於佈線層上。阻隔層覆蓋階梯結構與尖角結構，且阻隔層具有開口，使導電層裸露。導電結構位於該開口中的導電層上。

本發明之一技術態樣為一種半導體結構的製造方法。

根據本發明一實施方式，一種半導體結構的製造方法包含下列步驟。提供具有矽基板、焊墊與保護層的晶圓結構，其中矽基板具有相對的第一表面與第二表面，保護層位於第一表面上，焊墊位於保護層中。蝕刻矽基板以形成切割道與對齊焊墊的穿孔，其中矽基板具有環繞穿孔的第一部分與第二部分，且第二部分位在切割道與穿孔之間。形成光阻層於矽基 板的第一部分的第二表面上。蝕刻矽基板的第一部分與第二部分，使第一部分形成階梯結構，第二部分形成尖角結構，穿孔形成被階梯結構與尖角結構環繞的鏤空區，其中階梯結構具有朝向鏤空區且依續連接的第一斜面、第三表面與第二斜面。去除光阻層。

在本發明上述實施方式中，當矽基板形成切割道 與對齊焊墊的穿孔後，光阻層形成於矽基板的第一部分的第二表面上。如此一來，在後續蝕刻矽基板的第一部分時，由於第一部分靠近矽基板第二表面的位置因受光阻層保護，因此被側向蝕刻後會形成階梯結構。階梯結構具有依續連接的第一斜面、第三表面與第二斜面，且矽基板第一表面與第三表面之間的距離小於第一表面與第二表面之間的距離，可有效降低鏤空區的深寬比(via aspect ratio)，可避免佈線層與導電層於矽基板緊鄰鏤空區的轉折處發生斷裂，能提升半導體結構的良率。 此外，本發明之半導體結構及其製造方法可使用較厚的矽基板製作，提高材料選用的便利性。

200a、200b‧‧‧半導體結構

202‧‧‧透光元件

204‧‧‧支撐層

206‧‧‧彩色濾光片

210‧‧‧矽基板

210a‧‧‧矽基板

211‧‧‧第一表面

213‧‧‧第二表面

216a‧‧‧第一斜面

216b‧‧‧第三表面

216c‧‧‧第二斜面

218‧‧‧尖角結構

218a‧‧‧第二部分

219‧‧‧階梯結構

219a‧‧‧第一部分

220‧‧‧保護層

222‧‧‧切割道

223‧‧‧穿孔

224‧‧‧鏤空區

230‧‧‧焊墊

240‧‧‧絕緣層

250‧‧‧佈線層

260‧‧‧阻隔層

261‧‧‧空穴

262‧‧‧開口

270‧‧‧導電層

280‧‧‧導電結構

302‧‧‧光阻層

D1~D3‧‧‧距離

L1、L2‧‧‧線段

P‧‧‧頂端

S1~S5‧‧‧步驟

第1圖繪示根據本發明一實施方式之半導體結構的剖面圖。

第2圖繪示根據本發明一實施方式之半導體結構的剖面圖。

第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。

第4圖繪示根據本發明一實施方式之矽基板形成切割道與穿孔後的剖面圖。

第5圖繪示第4圖之矽基板的第一部分與第二部分蝕刻後的剖面圖。

第6圖繪示第5圖之階梯結構上的光阻層去除後的剖面圖。

第7圖繪示第6圖之鏤空區與切割道的俯視圖。

第8圖繪示第6圖之矽基板形成絕緣層、佈線層與導電層後的剖面圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1圖繪示根據本發明一實施方式之半導體結構200a的剖面圖。如圖所示，半導體結構200a包含矽基板210、保護層220、焊墊230、絕緣層240、佈線層250、導電層270、阻隔層260與導電結構280。矽基板210具有鏤空區224、階梯結構219、尖角結構218與相對的第一表面211與第二表面 213。階梯結構219與尖角結構218環繞鏤空區224。在本實施方式中，階梯結構219的高度大於尖角結構218的高度。尖角結構218的頂端P可以為尖形、圓形或平坦形。

階梯結構219具有依續連接的第一斜面216a、第 三表面216b與第二斜面216c，且第一斜面216a、第三表面216b與第二斜面216c朝向鏤空區224。在本實施方式中，第一表面211、第二表面213與第三表面216b可以為水平面，但並不用以限制本發明。矽基板210之第一表面211與第三表面216b之間的距離D1小於第一表面211與第二表面213之間的距離D2。也就是說，第三表面216b的高度低於第二表面213的高度。

此外，保護層220位於矽基板210的第一表面211上。焊墊230位於保護層220中，且焊墊230從鏤空區224裸露。鏤空區224的口徑朝焊墊230的方向逐漸減小。絕緣層240位於階梯結構219的第一斜面216a、第三表面216b、第二斜面216c與第二表面213上及尖角結構218上。佈線層250位於絕緣層240上與焊墊230上。導電層270位於佈線層250上。阻隔層260覆蓋階梯結構219與尖角結構218，且阻隔層260具有開口262，使導電層270從開口262裸露。導電結構280位於阻隔層260之開口262中的導電層270上。在本實施方式中，導電結構280是位於在階梯結構219之第二表面213的導電層270上，可透過佈線層250、導電層270電性連接焊墊230。

由於半導體結構200a之矽基板210具有階梯結構219，而階梯結構219具有依續連接的第一斜面216a、第三表 面216b與第二斜面216c，因此矽基板210的第一表面211與第三表面216b之間的距離D1會小於第一表面211與第二表面213之間的距離D2，可有效降低鏤空區224的深寬比(via aspect ratio)。舉例來說，距離D1可以為85μm，距離D2可以為110μm，尖角結構218與階梯結構219相隔的距離D3為50μm，則鏤空區224的深寬比可從2.2(即110/50)降低至1.7(85/50即)。階梯結構219可避免佈線層250與導電層270於矽基板210緊鄰鏤空區224的轉折處發生斷裂，能提升半導體結構200a的良率。此外，本發明之半導體結構200a因具有階梯結構219，因此可使用較厚的矽基板210製作，提高材料選用的便利性。

在本實施方式中，矽基板210可以為晶圓(wafer) 經切割(dicing)製程後所形成多個晶片中的一片，可用來製作影像感測元件、指紋辯識元件、微機電(MEMS)系統元件、運算處理元件等。保護層220與絕緣層240可以為矽的氧化物，例如二氧化矽。保護層220可包含金屬間介電層(IMD)與鈍化層(passivation)。阻隔層260可以為包含環氧樹脂(epoxy)的綠漆，可阻隔水氣與灰塵進入半導體結構200a。佈線層250的材質可以包含鋁，而導電層270的材質可以包含鎳與金。導電結構280可以為球柵陣列(BGA)的錫球或導電凸塊。

此外，半導體結構200a還可包含透光元件202、 支撐層204與彩色濾光片206。其中，支撐層204位於透光元件202與保護層220之間，使透光元件202與保護層220間相隔一間距。彩色濾光片206設置於保護層220背對矽基板210的表面 上。透光元件202可以為玻璃板，支撐層204的材質可以包含環氧樹脂，但上述材料並不用以限制本發明。

應瞭解到，在以上敘述中，已敘述過的元件連接關係與材料將不再重複贅述，合先敘明。

第2圖繪示根據本發明一實施方式之半導體結構200b的剖面圖。半導體結構200b包含矽基板210、保護層220、焊墊230、絕緣層240、佈線層250、導電層270、阻隔層260與導電結構280。與第1圖實施方式不同的地方在於半導體結構200b還具有空穴261(void)，且空穴261位於阻隔層260、階梯結構219、尖角結構218與焊墊230之間。

在以下敘述中，將說明半導體結構200a、200b的製造方法。

第3圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。在步驟S1中，提供具有矽基板、焊墊與保護層的晶圓結構，其中矽基板具有相對的第一表面與第二表面，保護層位於第一表面上，焊墊位於保護層中。接著在步驟S2中，蝕刻矽基板以形成切割道與對齊焊墊的穿孔，其中矽基板具有環繞穿孔的第一部分與第二部分，且第二部分位在切割道與穿孔之間。之後在步驟S3中，形成光阻層於矽基板的第一部分的第二表面上。接著在步驟S4中，蝕刻矽基板的第一部分與第二部分，使第一部分形成階梯結構，第二部分形成尖角結構，穿孔形成被階梯結構與尖角結構環繞的鏤空區，其中階梯結構具有朝向鏤空區且依續連接的第一斜面、第三表面與第二斜面。最後在步驟S5中，去除光阻層。

在以下敘述中，將敘述上述半導體結構之製造方 法的各步驟，並以矽基板210a表示尚未經切割製程的晶圓(wafer)。

第4圖繪示根據本發明一實施方式之矽基板210a 形成切割道222與穿孔223後的剖面圖。首先，提供具有矽基板210a、焊墊230與保護層220的晶圓結構。矽基板210a具有相對的第一表面211與第二表面213，保護層220位於第一表面211上，焊墊230位於保護層220中。在本實施方式中，此晶圓結構還具有透光元件202與位於透光元件202與保護層220之間的支撐層204。接著，可蝕刻矽基板210a以形成切割道222與對齊焊墊230的穿孔223，使矽基板210a具有環繞穿孔223的第一部分219a與第二部分218a，且第二部分218a位在切割道222與穿孔223之間。

第5圖繪示第4圖之矽基板210a的第一部分219a 與第二部分218a蝕刻後的剖面圖。同時參閱第4圖與第5圖，待切割道222與穿孔223形成後，可形成光阻層302於矽基板210a的第一部分219a的第二表面213上。接著，可蝕刻矽基板210a的第一部分219a與第二部分218a。由於矽基板210a的第一部分219a靠近第二表面213的位置會受光阻層302保護，因此第一部分219a被側向蝕刻後會形成階梯結構219。此外，第二部分218a會形成尖角結構218。穿孔223形成被階梯結構219與尖角結構218環繞的鏤空區224。階梯結構219具有朝向鏤空區224且依續連接的第一斜面216a、第三表面216b與第二斜面216c。

第6圖繪示第5圖之階梯結構219上的光阻層302 去除後的剖面圖。同時參閱第5圖與第6圖，待階梯結構219與尖角結構218形成後，便可去除光阻層302。在第6圖中，階梯結構219的高度大於尖角結構218的高度。矽基板210a之第一表面211與第三表面216b之間的距離D1小於第一表面211與第二表面213之間的距離D2。也就是說，第三表面216b的高度低於第二表面213的高度，使鏤空區224的深寬比可從D2/D3降低至D1/D3。

第7圖繪示第6圖之鏤空區224與切割道222的俯 視圖。同時參閱第6圖與第7圖，尖角結構218位於鏤空區224右側，階梯結構219位於鏤空區224左側。線段L1左側的矽基板210a厚度為第一表面211與第二表面213之間的距離D2，線段L1右側的矽基板210a厚度為第一表面211與第三表面216b之間的距離D1。

第8圖繪示第6圖之矽基板210a形成絕緣層240、 佈線層250與導電層270後的剖面圖。同時參閱第6圖與第8圖，待去除光阻層302(見第5圖)後，可於尖角結構218、階梯結構219與保護層220上形成絕緣層240。接著圖案化絕緣層240，使焊墊230從鏤空區224裸露。絕緣層240可採用化學氣相沉積(Chemical Vapor Deposition；CVD)的方式形成，但並不以此為限。此外，圖案化製程可包含曝光、顯影與蝕刻等光微影技術。

待圖案化的絕緣層240形成後，便可於絕緣層240 上與焊墊230上形成佈線層250。接著，可於佈線層250上形成 導電層270。由於佈線層250的材質為金屬(例如鋁)，因此導電層270能以化鍍(chemical plating)的方式形成於佈線層250上。導電層270的材質可為鎳與金，在製作導電層270時，可將佈線層250浸泡於鎳槽中再浸泡於金槽中，使佈線層250上可形成具鎳與金的導電層270。

待導電層270形成後，可形成阻隔層260覆蓋階梯 結構219與尖角結構218，並圖案化阻隔層260，使階梯結構219之第二表面213上的阻隔層260具有開口262。導電層270從開口262裸露。

同時參閱第1圖與第8圖，待阻隔層260的開口262 形成後，可設置導電結構280於開口262中的導電層270上，使導電結構280透過佈線層250與導電層270而電性連接焊墊230。待設置導電結構280後，便可沿切割道222(即沿線段L2)切割阻隔層260、保護層220、支撐層204與透光元件202，而得到第1圖之半導體結構200a或第2圖之半導體結構200b。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S1‧‧‧步驟

S2‧‧‧步驟

S3‧‧‧步驟

S4‧‧‧步驟

S5‧‧‧步驟

Claims (20)

1. 一種半導體結構，包含：一矽基板，具有一鏤空區、一階梯結構、一尖角結構與相對的一第一表面與一第二表面，其中該階梯結構與該尖角結構環繞該鏤空區，該階梯結構具有朝向該鏤空區且依續連接的一第一斜面、一第三表面與一第二斜面；一保護層，位於該矽基板的該第一表面上；一焊墊，位於該保護層中，且從該鏤空區裸露；一絕緣層，位於該階梯結構的該第一斜面、該第三表面、該第二斜面與該第二表面上及該尖角結構上；一佈線層，位於該絕緣層上與該焊墊上；一導電層，位於該佈線層上；一阻隔層，覆蓋該階梯結構與該尖角結構，且該阻隔層具有一開口，使該導電層裸露；以及一導電結構，位於該開口中的該導電層上。
2. 如請求項1所述之半導體結構，更具有一空穴，且該空穴位於該阻隔層、該階梯結構、該尖角結構與該焊墊之間。
3. 如請求項1所述之半導體結構，其中該鏤空區的口徑朝該焊墊的方向逐漸減小。
4. 如請求項1所述之半導體結構，其中該第一表面與該第三表面之間的距離小於該第一表面與該第二表面之間的距離。
5. 如請求項1所述之半導體結構，其中該階梯結構的高度大於該尖角結構的高度。
6. 如請求項1所述之半導體結構，其中該尖角結構的頂端為尖形、圓形或平坦形。
7. 如請求項1所述之半導體結構，其中該導電結構位於在該階梯結構之該第二表面的該導電層上。
8. 如請求項1所述之半導體結構，其中該佈線層的材質包含鋁。
9. 如請求項1所述之半導體結構，其中該導電層的材質包含鎳與金。
10. 如請求項1所述之半導體結構，其中該導電結構為錫球或導電凸塊。
11. 如請求項1所述之半導體結構，更包含：一透光元件；以及一支撐層，位於該透光元件與該保護層之間。
12. 一種半導體結構的製造方法，包含下列步驟：提供具有一矽基板、一焊墊與一保護層的一晶圓結構，其中該矽基板具有相對的一第一表面與一第二表面，該保護層位於該第一表面上，該焊墊位於該保護層中；蝕刻該矽基板以形成一切割道與對齊該焊墊的一穿孔，其中該矽基板具有環繞該穿孔的一第一部分與一第二部分，且該第二部分位在該切割道與該穿孔之間；形成一光阻層於該矽基板的該第一部分的該第二表面上；蝕刻該矽基板的該第一部分與該第二部分，使該第一部分形成一階梯結構，該第二部分形成一尖角結構，該穿孔形成被該階梯結構與該尖角結構環繞的一鏤空區，其中該階梯結構具有朝向該鏤空區且依續連接的一第一斜面、一第三表面與一第二斜面；以及去除該光阻層。
13. 如請求項12所述之半導體結構的製造方法，更包含：形成一絕緣層於該尖角結構、該階梯結構與該保護層上；以及圖案化該絕緣層，使該焊墊從該鏤空區裸露。
14. 如請求項13所述之半導體結構的製造方法，更包含： 形成一佈線層於該絕緣層上與該焊墊上。
15. 如請求項14所述之半導體結構的製造方法，更包含：形成一導電層於該佈線層上。
16. 如請求項15所述之半導體結構的製造方法，更包含：形成一阻隔層覆蓋該階梯結構與該尖角結構；以及圖案化該阻隔層，使該第二表面上的該阻隔層具有一開口，其中該導電層從該開口裸露。
17. 如請求項16所述之半導體結構的製造方法，更包含：設置一導電結構於該開口中的該導電層上。
18. 如請求項13所述之半導體結構的製造方法，其中該絕緣層係以化學氣相沉積的方式形成於該尖角結構、該階梯結構與該保護層上。
19. 如請求項15所述之半導體結構的製造方法，其中該導電層係以化鍍的方式形成於該佈線層上。
20. 如請求項12所述之半導體結構的製造方法，其中該晶圓結構具有一透光元件與位於該透光元件與該保護層之間的一支撐層，該半導體結構的製造方法更包含：沿該切割道切割該阻隔層、該保護層、該支撐層與該透光元件。