JP4071121B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4071121B2
JP4071121B2 JP2003021716A JP2003021716A JP4071121B2 JP 4071121 B2 JP4071121 B2 JP 4071121B2 JP 2003021716 A JP2003021716 A JP 2003021716A JP 2003021716 A JP2003021716 A JP 2003021716A JP 4071121 B2 JP4071121 B2 JP 4071121B2
Authority
JP
Japan
Prior art keywords
resin substrate
slit
semiconductor device
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003021716A
Other languages
English (en)
Other versions
JP2004235397A (ja
Inventor
英之 金子
俊雄 津田
哲正 丸尾
正 田並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003021716A priority Critical patent/JP4071121B2/ja
Publication of JP2004235397A publication Critical patent/JP2004235397A/ja
Application granted granted Critical
Publication of JP4071121B2 publication Critical patent/JP4071121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、樹脂基板に半導体チップをFC(フリップチップ)実装した半導体装置に関するものである。
【0002】
【従来の技術】
近年、AV技術の進歩により、高画質、大画面のディスプレイ装置が家庭用に普及が始まろうとしている。中でも、PDP(プラズマディスプレイ)装置は、その性能において秀でたものが有る。こういったディスプレイ装置に最も近い画面周囲に有るデータドライバー用の実装用フレキシブル樹脂基板及びチップを含む半導体装置の構造についての従来技術を以下に説明する。
【0003】
従来のデータドライバーに用いられた半導体装置の代表的な構造物にCOFが有る。COF構造は、図6に示す様に、表面にリード線5が形成されたフレキシブルな樹脂基板1に、金属バンプ2を形成した半導体チップ3を対面させてフリップチップ接続し、樹脂基板1と半導体チップ3の間にアンダーフィル樹脂4を流し込み、半導体チップ3と樹脂基板1との間隙を充填している。なお、23はソルダーレジストである。このCOF構造の場合、THB評価(高温、高湿、高バイアス)において、信頼性に問題がある場合が多い。信頼性を低下させる要因は、テープ基材で構成される樹脂基板1、アンダーフィル樹脂4の吸湿性、或はアンダーフィル樹脂4と半導体チップ3、アンダーフィル樹脂4と樹脂基板1との間の密着性の不足などが想像できる。
【0004】
【特許文献1】
特開平6−275742号公報
【0005】
【発明が解決しようとする課題】
先述の図6のようにCOFで半導体装置を製作した場合、信頼性の問題が有ると述べたが、例えば0V〜80V程度の間でチップ内に電圧差を持たせTHB試験(85℃、85%湿度)を実施した場合に、外部からの吸湿によりチップ内部で金属イオンが発生する事によるマイグレーションが起こる。水分の進入経路は、樹脂基板1或いはアンダーフィル樹脂4を通して、さらにはアンダーフィル樹脂4と半導体チップ3又はアンダーフィル樹脂4と樹脂基板1との間で密着性が悪い場合が想定される。
【0006】
本発明の目的は、耐湿性を向上させて信頼性の向上が図れる半導体装置を提供することである。
【0007】
【課題を解決するための手段】
本発明の請求項1記載の半導体装置は、表面にリード線が形成された樹脂基板の表面と半導体チップの電極が存在する表面とが対向して配置され、半導体チップの電極と樹脂基板の表面に形成されたリード線とがバンプによって電気的に接続され、半導体チップと樹脂基板との間が封止樹脂で封止された半導体装置であって、樹脂基板にはバンプと対向する部分よりも樹脂基板の端部側の領域にスリットが連続した環状に形成され、樹脂基板はスリットによって囲まれた領域とスリットの外方の領域とに分離され、樹脂基板の裏面には少なくともスリットを蓋するように金属膜形成されたことを特徴とする。
【0008】
この請求項1の構成によれば、樹脂基板にバンプと対向する部分よりも端部側の領域にスリットを形成したことにより、外部に露出した樹脂基板の側面から浸入した水分がスリットの手前で止まる。また、バンプと対向する樹脂基板の部分が、連続した環状のスリットによって囲まれた領域内となる。その結果、リード線とバンプの接合部の近傍に水分がより達し難く、信頼性が向上することになる。また、樹脂基板の裏面に金属膜を形成したことにより、樹脂基板の裏面からの水分の浸入も抑えられ信頼性が向上するとともに、放熱性に優れたものとなる。
【0009】
また、請求項2記載の半導体装置は、請求項1記載の半導体装置において、金属膜は樹脂基板の裏面の全面に形成されたことを特徴とする。
【0010】
この請求項2の構成により、樹脂基板の裏面からの水分の浸入がより抑えられて信頼性がより向上するとともに、より放熱性に優れたものとなる。
【0013】
また、請求項記載の半導体装置は、請求項記載の半導体装置において、スリットは半導体チップの各辺と平行に形成されたことを特徴とする。
【0014】
この請求項の構成により、例えば楕円等の様に大きな曲率円で構成される場合、このスリットを金型でスタンプする場合に、金型を安価に製作でき且つ寿命を長くすることが可能となり、コスト面で有利である。
【0015】
また、請求項4記載の半導体装置は、表面にリード線が形成された樹脂基板の表面と半導体チップの電極が存在する表面とが対向して配置され、半導体チップの電極と樹脂基板の表面に形成されたリード線とがバンプによって電気的に接続され、半導体チップと樹脂基板との間が封止樹脂で封止された半導体装置であって、樹脂基板にはバンプと対向する部分よりも樹脂基板の端部側の領域にスリットが連続した環状に形成され、樹脂基板はスリットによって囲まれた領域とスリットの外方の領域とに分離され、樹脂基板の裏面には少なくともスリットを蓋するように樹脂基板の裏面からの水分の浸入を抑えるガラス層が形成されたことを特徴とする。この請求項4の構成によれば、請求項1と同様の効果が得られる。
また、請求項5記載の半導体装置は、請求項記載の半導体装置において、ラス層は樹脂基板の裏面の全面に形成されたことを特徴とする。この請求項5の構成によれば、請求項2と同様の効果が得られる。
また、請求項6記載の半導体装置は、請求項4記載の半導体装置において、スリットは半導体チップの各辺と平行に形成されたことを特徴とする。この請求項6の構成によれば、請求項3と同様の効果が得られる。
【0025】
【発明の実施の形態】
本発明の実施の形態の半導体装置の断面構造を図1に示す。図1において、14はエポキシ樹脂からなるテープ基材で構成された樹脂基板、15はリード線、16は半導体チップ、17は半導体チップ16の表面の電極(図示せず)上に形成されリード線15と接続されたAu等のバンプ、18は樹脂基板14に形成されたスリット、19はAl、Cu等の金属箔またはガラス、20は封止樹脂であるアンダーフィル樹脂である。図2(a)は樹脂基板14に形成されたスリット18の一例を示す平面図である。
【0026】
この半導体装置は、樹脂基板14上に半導体チップ16をFC(フリップチップ)実装している。すなわち、半導体チップ16をフェイスダウンし、樹脂基板14上に形成されたリード線15と半導体チップ16の表面の電極(図示せず)とがバンプ17によって電気的に接続されている。樹脂基板14は、図2(a)に示すように、スリット18によって、ほぼ真上に半導体チップ16が搭載される部分の基板中央部14aと、その周囲部分の基板周辺部14bとに分離されている。半導体チップ16表面の電極上に形成されたバンプ17とリード線15との接合点は、基板周辺部14bと切り離された基板中央部14a上に存在する。また本構造では、樹脂基板14のリード配線面とは逆の面に、薄いAl、Cu等の金属箔またはガラス19を貼り付けておく。貼り付け方法は、TABなどでのCu箔貼り付け用の接着樹脂、接着シートを用いる。この金属箔またはガラス19は、樹脂基板14に形成されたスリット18を通ってアンダーフィル樹脂20が流れ出ないようにするため、少なくともスリット18部分を覆うように形成される必要がある。
【0027】
この構成によれば、テープ基材で構成された樹脂基板14に、バンプ17と対向する部分よりも端部側の領域にスリット18を形成し、スリット18内が水分の浸透しにくいアンダーフィル樹脂20で充填されているため、外部に露出した樹脂基板14の側面から浸入した水分がスリット18の手前で止まる。その結果、リード線15とバンプ17の接合部の近傍に水分が達し難く(耐湿性の向上)、信頼性が向上することになる。また、樹脂基板14の裏面に金属箔またはガラス19を貼り付けておくことにより、樹脂基板14の裏面からの水分の浸入も抑えられ(耐湿性の向上)信頼性が向上するとともに、放熱性に優れたものとなる。また、COF構造の特徴として、アンダーフィル樹脂20の注入量が少ないためにチップの反りが発生しにくい。そのため樹脂基板14とアンダーフィル樹脂20間、或いは半導体チップ16とアンダーフィル樹脂20間に与える応力を小さく抑えることができ、これら界面へのダメージが小さくなり、結果として水分の浸入に対する信頼性が向上する。
【0028】
なお、図2(a)の場合、スリット18を、半導体チップ16の平面形状である四角形の各辺と略平行で、かつ連続して形成しているが、図2(b)に示すように不連続に形成してあってもよい。この場合、後述するが製造上の利点がある。
【0029】
なお、連続または不連続に形成されるスリット18の形状を、半導体チップ16の各辺と略平行な四角形としたが、四角形に限らず、多角形、楕円、真円など他の形状であっても、バンプ17と対向する部分よりも端部側の領域に形成することで、同様に効果を得ることが可能である。
【0030】
次に本実施の形態における半導体装置の製造方法を、図3に示す工程断面図を参照して説明する。
【0031】
まず図3(a)に示す様に、エポキシ樹脂からなるテープ基材21(図1では樹脂基板14)に、リード配線用のCu等の金属箔22を一般的なTABテープ同様に接着樹脂、接着シートを用いて貼り合わせる。
【0032】
次に図3(b)に示す様に、テープ基材21にスリット18を形成し基板中央部14aと基板周辺部14bとに分離する。ここでスリット18は例えば図2(a)に示された形状である。このスリット18は、リード配線用の金属箔22を形成した面とは逆の面に、所望する形状にマスキングした後、エッチングによって形成される。
【0033】
次に図3(c)に示す様に、テープ基材21に貼り付けた金属箔22を所望のパターンにエッチングしてリード線15を形成する。
【0034】
次に図3(d)に示す様に、テープ基材21の裏面側すなわちリード配線の反対側にAl等の金属箔またはガラス19を貼り付ける。貼り付けは、先に示した接着樹脂、接着シートを用いて行う。この時に貼り付ける金属箔またはガラス19はスリット18を完全に覆い、スリット18が裏面に露出しないようにする必要がある。
【0035】
次に図3(e)に示す様に、リード線15上に半導体チップ16をフェイスダウンで実装する。ここで、リード線15と半導体チップ16の表面の電極(図示せず)とがバンプ17によって接続される。このとき、ツールがチップ裏面を押した荷重は、リード線15を通じて基板中央部14aが受ける。チップ実装後、アンダーフィル樹脂20を注入し、硬化して完成となる。
【0036】
上記の図3に示した製造方法は一例であり、他の方法として、図3(c)の状態に到るまでに、次に示す手順が可能である。第1に、図4に示す様に、テープ基材21と金属箔22を貼り合わせ、金属箔22を所望のパターンにエッチングしてリード線15を形成した後に、テープ基材21にスリット18をエッチングで形成する手順が可能である。
【0037】
第2に、図5に示す様に、テープ基材21ヘ金属箔(22)を貼り合わせる前に、予め金属箔(22)を所望のパターンにエッチングしてリード線15を形成した状態にしておき、それをテープ基材21と貼り合わせ、その後に、テープ基材21にスリット18をエッチングで形成する手順が可能である。
【0038】
以上に示した各製造方法は、スリット18が、例えば図2(a)のように四角形状に連続して形成される場合も、また図2(b)のように四角形状で不連続に形成される場合も適用可能である。さらにはスリット18の形状が四角形に限らず、多角形、楕円、真円など他の形状で、連続・不連続に形成される場合も適用可能である。
【0039】
また、例えば図2(b)のように、スリット18を不連続に形成する場合には、図3(c)の状態に到るまでに、予め所望のパターンにエッチングしてリード線15を形成した状態の金属箔と、エッチング或はプレスによってスリット18部分が打ち抜かれたテープ基材21とを、先に示した接着樹脂、接着シートで貼り合わせる工法が可能となり、製造が容易となる。この場合、スリット18の不連続部分を、図2(b)のように半導体チップ16の角部(コーナー部)と対応する部分に設けることが、リード線15を形成した金属箔と貼り合わせる前の、スリット18を形成したテープ基材21の強度を維持する上で好ましい。
【0040】
【発明の効果】
本発明によれば、半導体チップをFC実装する樹脂基板に、バンプと対向する部分よりも端部側の領域にスリットを形成したことにより、外部に露出した樹脂基板の側面から浸入した水分がスリットの手前で止まる。また、バンプと対向する樹脂基板の部分が、連続した環状のスリットによって囲まれた領域内となる。その結果、リード線とバンプの接合部の近傍に水分がより達し難く(耐湿性の向上)、信頼性が向上することになる。また、樹脂基板の裏面に金属膜またはガラス層を形成したことにより、樹脂基板の裏面からの水分の浸入も抑えられ(耐湿性の向上)信頼性が向上するとともに、放熱性に優れたものとなる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置(COF構造)の断面図
【図2】本発明の実施の形態の半導体装置における樹脂基板に形成されたスリットの例を示す平面図
【図3】本発明の実施の形態の半導体装置の製造方法の一例を示す工程断面図
【図4】本発明の実施の形態の半導体装置の製造方法の他の例を示す工程断面図
【図5】本発明の実施の形態の半導体装置の製造方法の他の例を示す工程断面図
【図6】従来の半導体装置(COF構造)の断面図
【符号の説明】
14 樹脂基板
15 リード線
16 半導体チップ
17 バンプ
18 スリット
19 金属箔またはガラス
20 アンダーフィル樹脂
21 テープ基材

Claims (6)

  1. 表面にリード線が形成された樹脂基板の前記表面と半導体チップの電極が存在する表面とが対向して配置され、前記半導体チップの電極と前記樹脂基板の表面に形成された前記リード線とがバンプによって電気的に接続され、前記半導体チップと前記樹脂基板との間が封止樹脂で封止された半導体装置であって、
    前記樹脂基板には前記バンプと対向する部分よりも前記樹脂基板の端部側の領域にスリットが連続した環状に形成され、
    前記樹脂基板は前記スリットによって囲まれた領域と前記スリットの外方の領域とに分離され、前記樹脂基板の裏面には少なくとも前記スリットを蓋するように金属膜が形成されたことを特徴とする半導体装置。
  2. 金属膜は樹脂基板の裏面の全面に形成されたことを特徴とする請求項1記載の半導体装置。
  3. スリットは半導体チップの各辺と平行に形成されたことを特徴とする請求項1記載の半導体装置。
  4. 表面にリード線が形成された樹脂基板の前記表面と半導体チップの電極が存在する表面とが対向して配置され、前記半導体チップの電極と前記樹脂基板の表面に形成された前記リード線とがバンプによって電気的に接続され、前記半導体チップと前記樹脂基板との間が封止樹脂で封止された半導体装置であって、
    前記樹脂基板には前記バンプと対向する部分よりも前記樹脂基板の端部側の領域にスリットが連続した環状に形成され、
    前記樹脂基板は前記スリットによって囲まれた領域と前記スリットの外方の領域とに分離され、前記樹脂基板の裏面には少なくとも前記スリットを蓋するように前記樹脂基板の裏面からの水分の浸入を抑えるガラス層が形成されたことを特徴とする半導体装置。
  5. ラス層は樹脂基板の裏面の全面に形成されたことを特徴とする請求項記載の半導体装置。
  6. スリットは半導体チップの各辺と平行に形成されたことを特徴とする請求項4記載の半導体装置。
JP2003021716A 2003-01-30 2003-01-30 半導体装置 Expired - Fee Related JP4071121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003021716A JP4071121B2 (ja) 2003-01-30 2003-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003021716A JP4071121B2 (ja) 2003-01-30 2003-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2004235397A JP2004235397A (ja) 2004-08-19
JP4071121B2 true JP4071121B2 (ja) 2008-04-02

Family

ID=32950976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003021716A Expired - Fee Related JP4071121B2 (ja) 2003-01-30 2003-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4071121B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218806A (ja) * 2007-03-06 2008-09-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2004235397A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP2002110898A (ja) 半導体装置
JP2012253190A (ja) 半導体パッケージ及びその実装方法
US7176568B2 (en) Semiconductor device and its manufacturing method, electronic module, and electronic unit
JPH09129811A (ja) 樹脂封止型半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP4071121B2 (ja) 半導体装置
JP4688443B2 (ja) 半導体装置の製造方法
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP2004128356A (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JP3520976B2 (ja) 半導体装置の接合構造
JP2685039B2 (ja) 半導体装置
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
JP3783497B2 (ja) 半導体素子搭載用配線テープとそれを用いた半導体装置
JP2009158825A (ja) 半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置
JP2001358253A (ja) Bga型半導体装置
JP2003188204A (ja) 半導体装置
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP2001358258A (ja) Bga型半導体装置
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2001015561A (ja) 放熱板兼補強板付きtabテープ及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071011

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees