KR20070106364A - 반도체(플립 칩) 실장 부품과 그 제조 방법 - Google Patents

반도체(플립 칩) 실장 부품과 그 제조 방법 Download PDF

Info

Publication number
KR20070106364A
KR20070106364A KR1020060074225A KR20060074225A KR20070106364A KR 20070106364 A KR20070106364 A KR 20070106364A KR 1020060074225 A KR1020060074225 A KR 1020060074225A KR 20060074225 A KR20060074225 A KR 20060074225A KR 20070106364 A KR20070106364 A KR 20070106364A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
wafer
flip chip
manufacturing
Prior art date
Application number
KR1020060074225A
Other languages
English (en)
Other versions
KR100868616B1 (ko
Inventor
웬 치 첸
Original Assignee
타이완 티에프티 엘씨디 오쏘시에이션
중화 픽쳐 튜브스 리미티드
인더스트리얼 테크놀로지 리써치 인스티튜트
에이유 오프트로닉스 코퍼레이션
한스타 디스플레이 코퍼레이션
치 메이 옵토일렉트로닉스 코포레이션
탑폴리 옵토일렉트로닉스 코포레이션
퀀타 디스플레이 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 티에프티 엘씨디 오쏘시에이션, 중화 픽쳐 튜브스 리미티드, 인더스트리얼 테크놀로지 리써치 인스티튜트, 에이유 오프트로닉스 코퍼레이션, 한스타 디스플레이 코퍼레이션, 치 메이 옵토일렉트로닉스 코포레이션, 탑폴리 옵토일렉트로닉스 코포레이션, 퀀타 디스플레이 인크 filed Critical 타이완 티에프티 엘씨디 오쏘시에이션
Publication of KR20070106364A publication Critical patent/KR20070106364A/ko
Application granted granted Critical
Publication of KR100868616B1 publication Critical patent/KR100868616B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 (플립 칩) 실장 부품과 그 제조 방법으로, 종래의 도전(導電) 접착제를 사용하는 기술 결점을 개선하기 위해서, 본 발명은 탄성 범프를 다이 상에 형성시킨 후, 비도전 접착제의 사용을 가함으로써 반도체(플립 칩) 실장 부품을 제조하는 것을 제안한다. 본 발명의 반도체(플립 칩) 실장 부품은 적어도 하나의 탄성 범프가 설치되는 다이와, 상기 다이의 표면에 설치되고, 상기 다이의 표면이 상기 탄성 범프와 동일한 표면인 접착제를 포함한다. 본 발명의 반도체 부품은 낮은 제조 비용, 적당한 간극의 획득, 종래 사용되었던 테이프식의 이방성 도전 필름에 의한 외부 사이즈의 제한을 극복하는 등의 이점이 있다.

Description

반도체(플립 칩) 실장 부품과 그 제조 방법{SEMICONDUCTOR FLIP-CHIP PACKAGE COMPONENT AND FABRICATING METHOD}
도 1은 종래의 이방성 도전 접착제를 이용해 전기 회로에 접속하는 구조에 관한 구조 개념도이다.
도 2는 종래 기술인 금속 범프 상에 도전 접착제가 붙여진 것에 관한 제조 공정 개념도이다.
도 3은 종래의, 미리 이방성 도전 접착제를 웨이퍼에 도포하여 플립 칩 실장을 행하는 것에 관한 단면 개념도이다.
도 4A는 본 발명의 제1 실시예에 있어서의 반도체 설치 부품에 관계되는 제조 공정 분해도이다.
도 4B는 본 발명의, 미리 접착제를 붙이고 나서 절단을 행하는 동작에 관한 사시 개념도이다.
도 4C는 본 발명의 절단 후의 다이에 관한 확대 개념도이다.
도 5A는 본 발명의 제2 실시예에 있어서의 반도체 실장 부품에 관한 제조 공정 분해도이다.
도 5B는 본 발명의, 미리 절단을 하고나서 접착제를 붙이는 것에 관한 사시 개념도이다.
도 6A는 본 발명의 고정 고무가 반도체 실장 부품에 설치된 다이에 관한 측면 개념도이다.
도 6B는 본 발명의 고정 고무가 반도체 실장 부품에 설치된 접착제에 관한 개념도이다.
도 7은 본 발명의 반도체 실장 부품과 기판의 결합에 관한 개념도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 접착제 12 : 도전 입자
13, 14 : 도체 15 : 도전 접착제
16 : 유리 기판 20 : 웨이퍼
22 : 입력/출력 패드 24 : 패시베이션층
26 : 비납땜 금속 범프 28 : 이방성 도전층
30 : 보호층 40 : 절단 기기
42 : 링 형상의 프레임 44 : 고정 고무
46 : 접착제 48 : 웨이퍼 다이싱
50 : 다이(Si 칩) 52 : 범프
54 : 기판 56 : 금속층
본 발명은 반도체(플립 칩) 실장 부품과 그 제조 방법으로, 특히 제조 공정 을 간단하게 하는 방법으로 비용을 저하시킬 수 있는 플립 칩 실장 부품과 그 제조 방법을 가리킨다.
전자 기기의 고속도화, 고성능화, 경량화, 박형화, 소형화 및 저가격화에 따른, 플립 칩(Flip chip) 기술이 실장·접속·도통의 주요 구조로 되고 있는 것이 명백하다. 플립 칩 기술의 도통 방식은 크게 금속 도통, 도통 접착제, 이방성 도전 접착제, 도전성 수지 등으로 정리되는데, 이 중 이방성 도전 접착제인 이방성 도전 필름(Anisotropic Conductive Film, ACF) 혹은 이방성 도전 접착제(Anisotropic Conductive Adhesive, ACA)는 액정 모니터와 구동 IC 사이의 접속에 폭넓게 응용되고, 그 패키지 공정에서는 칩 온 글래스(chip on Glass, COG)의 모듈 구조가 이용되고, 칩 온 글래스(chip on Glass, COG) 공정은 lC를 직접 유리 기판상의 전기 회로에 조준을 맞추고, 그 밖의 중간 재료에 의해 도전시켜, 조합에 이용되는 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)는 역가공성, 고생산율, 고양품율의 재료 특성을 가지고, 그 응용 영역은 대단히 넓고, 또한 신뢰도도 높으며, 액정 모니터에 대해서는 체적, 중량을 삭감하는 방식을 달성할 수 있다.
현재 COG 공정에서는 우선 패널을 기계 스탠드의 평면상에 놓고, 깨끗하게 한 후, 패널을 운송 벨트에 의해 기계 스탠드의 위치 결정점에 송출하고, 이 때, 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)가 미리 패널에 붙여져, 구동 IC의 위치 맞춤을 행한 후, 미리 압력을 가하고 나서, 다음 위치 결정점을 정하고, 가열 가압을 행하고, 구동 IC를 패널 기판 상에 고정하여, COG 작업이 완성된다.
예를 들면 미국 특허 제 US 4740657호는 이방성 도전 접착제를 이용해 전기 회로에 접속하는 구조이고, 그 구조 개념도를 도 1에 도시한다. 접착제(10)와 도전 입자(12)가 연성, 유동성 재료로 그 위에 접촉 혼합되어 있고, 접착제(10)는 가열과 가압에 의해 도체(13, 14)의 사이에 도전 접착(15)을 형성하고, 도체(13, 14) 상에는 각각 유리 기판(16)을 가진다.
또한 별도의 종래 기술은 금속 범프 상에 도전 접착제가 붙여진 것으로, 그 제조 공정 개념도를 도 2에 도시한다. 유리 기판(16) 상에 도전 접착제(15)를 붙인 후, 직접 구동 IC(17)를 도전 접착제(15) 상에 형성시킨다.
그러나, 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)에는 몇 개의 결점이 있어, 예를 들면, (1) : 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)의 형식은 테이프식이고, 테이프의 폭에는 제한이 있어 테이프의 폭이 구동IC의 치수에 의해 설계되기 때문에, 절단 시에 그다지 얇게 잘라지지 않는다. 예를 들면 구동 IC의 폭이 2㎜이고, 절단 시의 테이프 폭이 2.2㎜이고, 구동 IC의 설계가 소형화됨에 따라서, 테이프폭은 폭의 극한에 직면하여, 테이프의 폭을 설계할 수 없게한다. (2) : 고밀도의 도전 입자를 포함하고 있는 것은 불규칙하게 분포하고 있어, 식별 결과에 영향을 미친다. (3) : 높이에 대해 제한이 있으므로, 고밀도로 접합할 시에 단락이 발생한다.
또한, 미국 특허 제 US6518097B1호에 제안되어 있는 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)를 이용해 조합되어 있는 비납땜 금속 범프의 제조 공정은 우선 접착제를 붙인 후, 웨이퍼의 절단을 행한다.
도 3에 종래의, 미리 이방성 도전 접착제를 웨이퍼에 도포하여 플립 칩 실장 을 행하는 단면 개념도를 도시한다. 웨이퍼(20) 상에 다수의 칩이 실려 있고, 각 칩에는 신호와 패시베이션층(24)에 접속하기 위한 적어도 1개의 입력/출력 패드(22)가 포함되고, 각 웨이퍼 칩 상에서 낮은 비용의 비납땜 금속 범프(26)를 형성시켜, 이방성 도전층(28)을 웨이퍼(20) 상에 피복하고, 마지막에 이방성 도전층(28)에서 보호층(30)을 형성시킨다.
상기의 미국 특허 제 US6518097B1호에는 몇개의 결점이 있어, 예를 들면 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)를 이용하는 경우는 반드시 비납땜의 금속 범프를 조합하지 않으면 안되고, 제조 공정에서 우선 접착제를 붙인 후, 웨이퍼의 절단을 행한다.
상기 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)의 접착제를 채용함으로써 발생하는 결점에 비추어, 본 발명자는 상술의 종래 기술에 있어서의 이방성 도전 필름(ACF) 혹은 이방성 도전 접착제(ACA)를 금속 범프에 조합함으로써 발생하는 결점을 해결하기 위해서 반도체(플립 칩) 실장 부품과 그 제조 방법을 제출한다.
본 발명 웨이퍼의 다이 상에서 접착제와 탄성 범프(compliant bump)에 의해 제조되는 상기의 반도체 실장 부품에 관해, 본 발명에서 이용되는 접착제는 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름 접착제에서 임의로 선택되고, 본 발명에서 이용되는 탄성 범프는 미국 특허 제 US6084301호에 제안되어 있는 탄성 범프의 구조이다.
본 발명에 있어서의 반도체 실장 부품에는 웨이퍼의 다이 상에 설치되어 있는 적어도 1개의 탄성 범프가 포함되고, 계속해서 상기 웨이퍼의 상기 다이 및 상기와 같은 탄성 범프 상에 접착제를 설치하고, 그 다음에 상기 웨이퍼를 절단하여 개별의 상기 다이로 하고, 마지막에 상기 다이에 대해 플립 칩 접합 기술을 이용해 반도체 실장의 부품을 완성한다. 본 발명의 제조 공정은, 우선 접착제를 웨이퍼 상에 설치하고, 계속해서 웨이퍼 다이싱을 행하거나, 혹은 먼저 웨이퍼 다이싱을 행하고, 그 다음에 접착제를 웨이퍼 상에 설치한다. 먼저 절단하여 접착제를 붙이는 방식은 절단 파편이 접착체에 남아 물기가 접착제에 영향을 주는 것을 막을 수 있다.
종래 기술에서 이용된 이방성 도전 필름을 웨이퍼에서 플립 칩 실장할 때, 재료의 생산 단계에서, 도포에 의해 한묶음의 가로로 긴 이방성 도전 필름이 형성되므로, 구동 IC의 외부 사이즈에 의거해 우선 몇 둘레에서 몇십 둘레의 적당한, 폭이 가는 테이프 형태로 절단할 필요가 있고, 또한 접합 단계에서는, 이방성 도전 필름을 기판상에 미리 붙이는 것이 필요해져, 종래의 기술과 비교하면, 본 발명의 반도체 실장 부품은 탄성 범프의 웨이퍼 상에서 사용하는 것은 면적이 큰 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름의 접착제에서 임의로 선택하고, 그 후 이하 2종류의 순서에서 임의로 하나의 공정을 선택한다. 제1 공정은 우선 접착제를 이용해, 웨이퍼와 맞추어 접착제를 절단하고, 제2 공정은 먼저 절단한 후 접착제를 사용해, 마지막에 분리한다. 상기의 임 의의 공정이 완료된 후, 표면에 접착제가 붙여져 있는 다이가 형성되므로, 본 발명에서 이용되는 접착제는 끝이 가늘게 절단하거나 붙일 필요는 없다. 이와 같이 제조 공정을 줄일 수 있으므로, 제조 비용을 저하시켜, 적당한 간극을 얻을 수 있어, 종래 사용된 테이프식의 이방성 도전 필름에 의한 외부 부착 사이즈의 제한을 극복할 수 있는 등의 이점이 있다.
본 발명의 특징과 실시예에 관한 것은, 첨부 도면과 함께 최적의 실시예의 상세한 설명을 이하에 나타낸다.
<발명을 실시하기 위한 최선의 형태>
(실시예)
도 4A에 본 발명의 제1 실시예에 있어서의 반도체 실장 부품에 관한 제조 공정 분해도를 도시한다. 본 실시예에서는 미리 접착제를 붙이고 그 다음에 절단을 행하는데, 반도체 실장 부품을 제조할 때, 우선 절단 기기(40) 상에 링 형상의 프레임(42)을 준비하고, 링 형상의 프레임(42) 상에 고정 고무(blue type)(44)를 설치하고, 고정 고무(44)에 의해 웨이퍼(20)와 절단 기기(40)를 고정한다. 이 때 웨이퍼(20) 상에는 적어도 1개의 탄성 범프가 있고, 계속해서 접착제(46)를 설치하여 또한 웨이퍼(20) 상에 피복한다. 접착제(46)의 설치 방법은 접착제(46)의 형상에 따라 다르고, 만약 접착제(46)의 형상이 페이스트 형상인 경우, 그 설치 방법은 도포 혹은 스프레이 설비에 의해 도포 혹은 스프레이가 행해지고, 이에 대해, 만약 접착제(46)의 형상이 필름 형상인 경우, 설치 방식은 웨이퍼(20) 상에 직접 붙임으로써 달성된다. 상기의 도포 혹은 스프레이 동작에 의해 형성되는 접착제(46)가 페이스트 형상(액상)이므로, 가열 혹은 건조 공정이 필요해지고, 그 공정 후, 페이스트 형상의 접착제(40)는 고화되고, 필름 형상로 되어, 그 후의 제조 공정의 사정이 좋아진다. 접착제(46)의 재질은 형상에 따라 각각 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름으로 나뉘고, 그 중 최적의 실시예에는 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름이 이용된다.
계속해서 웨이퍼 다이싱(48)을 이용해 상기 웨이퍼(20)를 개별 다이로 하고, 자외선에 의해 웨이퍼(20)를 조사하여, 고정 고무(blue type)(44)의 점성을 없앤다. 이와 같이 웨이퍼(20)와 절단 기기(40)의 분리 작업이 용이하게 되고, 그 분리후의 구조 경사도를 도 4B에 도시한다. 상기의 절단 작업에 의해, 도 4B에 나타나 있는 다이 A와 다이 B와 같이, 웨이퍼(20)는 다수의 개별 다이로 절단된다. 2개의 다이A, B를 예로 들어, 다이 A와 다이 B의 확대도를 도 4C에 도시한다. 도 4C에서 절단후의 다이(50) 상에 상기와 같은 탄성 범프가 있고, 상기와 같은 탄성 범프가 개별로 대응하는 다이(50)는, 각각 다이 A와 다이 B이다. 상기와 같은 탄성 범프는 접착제(46)로 피복되어 있고, 상기와 같은 탄성 범프는 금속층(56)과 범프(52)에 의해 구성되어 있다.
도 5A에 본 발명의 제2 실시예에 있어서의 반도체 실장 부품에 관한 제조 공정 분해도를 도시한다. 본 실시예는 미리 절단을 행하고 그 다음에 접착제를 붙이는데, 반도체 실장 부품을 제조할 때, 우선 절단 기기(40) 상에 링 형상의 프레임(42)을 준비하고, 링 형상의 프레임(42) 상에 고정 고무(blue type)(44)를 설치하 고, 고정 고무(44)에 의해 웨이퍼(20)와 절단 기기(40)를 고정한다. 이 때 웨이퍼(20) 상에는 적어도 1개의 탄성 범프가 있고, 계속해서 웨이퍼 다이싱(48)을 이용해 상기 웨이퍼(20)를 개별 다이로 하고, 자외선에 의해 웨이퍼(20)를 조사하여, 고정 고무(blue type)(44)의 점성을 없앤다. 이와 같이 웨이퍼(20)와 절단 기기(40)의 분리 작업이 용이하게 되고, 그 분리 후의 구조 경사도를 도 5B에 도시한다. 상기의 절단 작업에 의해, 웨이퍼(20)는 다수의 개별 다이로 절단된다.
도 5B에 도시하는 바와같이, 계속해서 접착제(46)를 설치하고 또한 웨이퍼(20) 상에 피복한다. 접착제(46)의 설치 방법은 접착제(46)의 형상에 따라 다르고, 만약 접착제(46)의 형상이 페이스트 형상인 경우, 그 설치 방법은 도포 혹은 스프레이 설비에 의해 도포 혹은 스프레이가 행해지고, 이에 대해, 만약 접착제(46)의 형상이 필름 형상인 경우, 설치 방식은 웨이퍼(20) 상에 직접 붙임으로써 달성된다. 상기의 도포 혹은 스프레이 동작에 의해 형성되는 접착제(46)가 페이스트 형상(액상)이므로, 가열 혹은 건조 공정이 필요하게 되고, 그 공정 후, 페이스트 형상의 접착제(46)는 고화되고, 필름 형상로 되어, 그 후의 제조 공정의 사정이 좋아진다. 접착제(46)의 재질은 형상에 따라 각각 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름으로 나뉘고, 그 중 최적의 실시예에는 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름이 이용된다.
도 5B에서 절단 후의 웨이퍼는 다수의 개별 다이로 절단되고, 도면 중에 도시되어 있는 다이 A와 다이 B에 의해서 표시되고, 다이 A와 다이 B의 확대도는 도 4C와 동일하므로, 다이 A와 다이 B의 내부 구조에 대해서는 도 4C에 도시하는 대로이고, 여기서는 다시 기술하지 않는다.
본 발명에 있어서의 제2 실시예의 절단 공정에서는 접착제를 설치하기 전에, 웨이퍼 다이싱(48)의 절단 깊이를 제어할 수 있고, 완전히 웨이퍼를 절단시키지 않고, 계속해서 접착제(46)를 웨이퍼(20) 상에 칠하고, 웨이퍼(20)를 직접 잡아 당기면 웨이퍼가 다수의 다이로 분리된다. 그 잡아당김에 대해서는 미국특허 제 US6939785B2호의 기술에 나타나 있고, 우선 웨이퍼를 절단하고 그 다음에 접착제를 설치하는 이점은 절단 파편이 접착체에 남아 물기가 접착제에 영향을 주는 것을 막을 수 있는 것이다.
본 발명의 고정 고무(blue type)(44)가 반도체 실장에서 이용될 때, 웨이퍼(20)와 같은측 혹은 반대측에 설치할 수 있고, 상기 제1 실시예와 제2 실시예에서 고정 고무(blue type)(44)가 설치되는 위치는 모두 웨이퍼(20)와 같은 측이다. 계속해서 도 6A에 다이(50)의 확대 개념도를 도시한다. 도 6A에서, 2개의 다이(50)의 예에 의해 설명되어 있는데, 고정 고무(blue type)(44) 상에 다이(50)가 붙여져 있고, 다이(50) 상에 상기와 같은 탄성 범프가 있다. 상기와 같은 탄성 범프는 금속층(56)과 범프(52)에 의해 구성되어 있고, 접착제(46)에 의해 상기와 같은 탄성 범프와 다이(50)는 피복되어 있다. 또한, 고정 고무(44)의 위치는 웨이퍼의 반대측에 설치해도 되고, 도 6B에 다이(50)의 확대 개념도를 도시한다. 그러나, 고정 고무(44)가 설치되는 위치는 도 6A와 반대로 되어, 본 도면에서 도시되는 고정 고무(44)는 접착제 상에 설치되어 있다. 고정 고무(44)를 상기 접착제 상에 설치할 때, 웨이퍼의 이면측에 적어도 1개의 위치 결정점(마크)이 형성되고, 위치 결정점(마크)은 그 후의 정해진 위치를 절단할 때에 이용된다.
도 7에 본 발명의 반도체 실장 부품과 기판의 결합에 관한 개념도를 도시한다. 반도체 실장 부품은 다이(50) 상에 적어도 1개의 탄성 범프와 접착제(46)를 포함하고, 가열과 가압에 의해 기판(54)을 결합시키는 공정이고, 기판(54)의 재질은 유리, 플렉서블 세라믹 기판 등이다.
본 발명에서 이용되는 접착제는 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름으로, 그 중 최적의 실시예에는 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름이 이용되고, 종래의 도전 접착제, 도전 필름에 사용된 비용을 대폭 삭감할 수 있다. 도전 접착제, 도전 필름은 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름의 재료와 비교해 도전성 입자가 많으므로, 비용이 높아진다.
또한, 본 발명의 접착제의 설치 방식은 도포 혹은 스프레이를 이용하므로, 종래의 도전 접착제, 도전 필름의 테이프 형식에 있어서의 사용 상의 폭의 제한이 없고, 다이를 완성 사이즈로 절단하는 것만으로, 후의 공정인 플립 칩 실장의 스탠드에 자연스럽게 조합할 수 있고, 게다가, 도전 접착제, 도전 필름을 스탠드에 미리 붙여 둘 필요가 없으므로, 생산 라인 상에서 설비 1대분의 보수 비용을 절약할 수 있고, 또한 도전 접착제, 도전 필름의 재료로부터 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름으로 바꿈으로써, 재료 비용이 내려 가기 때문에, 전체 비용을 대폭 삭감할 수 있다.
접합 설비가 이미지 등록을 행할 때, 종래 기술 US6518097B1에서 이용되는 도전 접착제 내에 포함되어 있는 고밀도의 도전 입자가 불규칙하게 분포되어 있으므로, 식별 결과에 영향을 미친다. 그러나, 본 발명에서 이용되는 것은 투명 접착제인 비도전 접착제 혹은 자외선 접착제이므로, 종래 기술과 비교해 이미지 식별에 영향을 주지 않고, 또한 도전 접착제 혹은 도전 필름은 피치 상의 제한이 있어, 미세 피치가 접합될 때, 단락이 일어나지만, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름의 비도전성 입자를 이용함으로써, 사용상 피치의 제한이 없어, 미세 피치 실장의 접합에 적합하다. 또한 본 발명에서 사용되는 탄성 범프는 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름 재료와 조합할 수 있고, 종래의 비납땜의 금속 범프는 도전 접착제 혹은 도전 필름과 조합할 수 있을 뿐이다.
본 발명과 미국특허 제 US6518097B1호의 비교 결과를 이하에 정리한다.
Figure 112006056392511-PAT00001
그러나, 이상 기술한 것은 본 발명에 있어서의 최선의 실시예의 상세한 설명과 도면에 불구하고, 본 발명의 특징은 이에 한정되지 않고, 본 발명을 제한하는 것은 아니다. 본 발명의 모든 범위는 상기의 청구 범위에 준하고, 본 발명의 청구 범위의 주지와 유사한 실시예에 합치하여, 본 발명의 범주에 속한다. 이 영역을 숙지하고 있는 기술자가, 본 특허의 범위 내에서, 가공하여, 변경한 것은 전부 상기의 특허청구의 범위 내에 포함된다.
본 발명에 의하면, 제조 공정을 줄일 수 있으므로, 제조 비용을 저하시켜, 적당한 간극을 얻을 수 있어, 종래 사용된 테이프식의 이방성 도전 필름에 의한 외부 부착 사이즈의 제한을 극복할 수 있는 등의 효과가 있다.

Claims (18)

  1. 반도체 (플립 칩) 실장 부품의 제조 방법으로서, 웨이퍼를 제조하는 공정과,
    상기 웨이퍼 상에 적어도 1개의 탄성 범프를 설치하는 공정과,
    접착제를 상기 이들 탄성 범프에 피복하는 공정과,
    상기 접착제로 피복된 웨이퍼를 절단하는 공정과,
    상기 접착제의 다이를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  2. 청구항 1에 있어서, 또한 웨이퍼의 이면에 적어도 1개의 위치 결정을 미리 설치하는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  3. 청구항 1에 있어서, 상기 접착제의 재질이 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름인 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  4. 청구항 1에 있어서, 상기 접착제의 피복 방법이 필름 형상 혹은 페이스트 형상인 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  5. 청구항 4에 있어서, 상기 접착제의 피복 방법이 필름 형상인 경우, 직접 상 기 탄성 범프 상에 붙이는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  6. 청구항 4에 있어서, 상기 접착제의 피복 방법이 페이스트 형상인 경우, 스프레이 코팅의 설비 혹은 스핀 코팅 설비를 이용해 피복을 행하고, 그 다음에 상기 접착제를 가열하여 고화시키는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  7. 청구항 1에 있어서, 상기 절단 공정이 웨이퍼 다이싱에 의해 완성되는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  8. 반도체 (플립 칩) 실장 부품의 제조 방법으로서, 웨이퍼를 제조하는 공정과,
    상기 웨이퍼 상에 적어도 1개의 탄성 범프를 설치하는 공정과,
    상기 웨이퍼를 절단하는 공정과,
    접착제를 상기 절단한 웨이퍼 상에 피복하는 공정과,
    상기 접착제를 갖는 웨이퍼를 박리하는 공정과,
    다이를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  9. 청구항 8에 있어서, 또한 웨이퍼의 이면에 적어도 1개의 위치 결정점을 미리 설치하는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  10. 청구항 8에 있어서, 상기 절단 공정이 웨이퍼 다이싱에 의해 완성되는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  11. 청구항 8에 있어서, 상기 접착의 재질이 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름인 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  12. 청구항 8에 있어서, 상기 접착제의 피복 방법이 필름 형상 혹은 페이스트 형상인 것을 특징으로 하는 반도체 (플립 칩) 실장 부품의 제조 방법.
  13. 청구항 12에 있어서, 상기 접착제의 피복 방법이 필름 형상인 경우, 직접 상기 탄성 범프 상에 붙이는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  14. 청구항 12에 있어서, 상기 접착제의 피복 방법이 페이스트 형상인 경우, 스프레이 코팅의 설비 혹은 스핀 코팅 설비를 이용해 피복을 행하고, 그 다음에 상기 접착제를 가열하여 고화시키는 것을 특징으로 하는 반도체(플립 칩) 실장 부품의 제조 방법.
  15. 반도체 (플립 칩) 실장의 부품으로서, 적어도 1개의 탄성 범프가 설치되어 있는 다이와,
    상기 다이의 표면에 설치되고, 또한 상기 다이의 표면에 상기 탄성 범프와 동일한 표면을 갖는 접착제를 포함하는 것을 특징으로 하는 반도체 (플립 칩) 실장 부품.
  16. 청구항 15에 있어서, 또한 상기 웨이퍼상 혹은 상기 접착제 상에 설치되는 고정 접착을 포함하는 것을 특징으로 하는 반도체(플립 칩) 실장 부품.
  17. 청구항 15에 있어서, 상기 이들 탄성 범프가 금속층과 범프로 구성되어 있는 것을 특징으로 하는 반도체(플립 칩) 실장 부품.
  18. 청구항 15에 있어서, 상기 접착제가 도전 접착제, 도전 필름, 비도전 접착제, 비도전 필름, 자외선 접착제 혹은 자외선 필름인 것을 특징으로 하는 반도체(플립 칩) 실장 부품.
KR1020060074225A 2006-04-28 2006-08-07 반도체(플립 칩) 실장 부품과 그 제조 방법 KR100868616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095115442A TWI299555B (en) 2006-04-28 2006-04-28 Semiconductor flip-chip package component and fabricating method
TW95115442 2006-04-28

Publications (2)

Publication Number Publication Date
KR20070106364A true KR20070106364A (ko) 2007-11-01
KR100868616B1 KR100868616B1 (ko) 2008-11-13

Family

ID=38769275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060074225A KR100868616B1 (ko) 2006-04-28 2006-08-07 반도체(플립 칩) 실장 부품과 그 제조 방법

Country Status (3)

Country Link
JP (1) JP2007300052A (ko)
KR (1) KR100868616B1 (ko)
TW (1) TWI299555B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020243147A1 (en) * 2019-05-30 2020-12-03 Glo Ab Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236360B2 (en) 2011-10-12 2016-01-12 Novatek Microelectronics Corp. IC chip package and chip-on-glass structure using the same
TWI492342B (zh) * 2011-10-12 2015-07-11 Novatek Microelectronics Corp 積體電路晶片封裝件和應用之玻璃覆晶基板結構
TWI500126B (zh) * 2013-01-02 2015-09-11 Au Optronics Corp 顯示裝置之驅動元件的構裝方法以及顯示裝置之驅動元件的構裝結構
US10595418B2 (en) * 2017-12-29 2020-03-17 China Petroleum & Chemical Corporation Method and apparatus for improving drilling electronics performance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160738A (ja) * 1989-11-17 1991-07-10 Fujitsu Ltd フェースダウンチップとその製造方法およびその実装基板
JPH0897399A (ja) * 1994-09-28 1996-04-12 Fujitsu Ltd 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP3197788B2 (ja) * 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
JP3038703B2 (ja) * 1995-07-20 2000-05-08 カシオ計算機株式会社 半導体装置およびその製造方法並びにその実装方法
JP2000299409A (ja) * 1999-04-16 2000-10-24 Rohm Co Ltd フリップ・チップ実装式半導体チップの構造及びその製造方法
JP4334128B2 (ja) * 2000-10-27 2009-09-30 パナソニック株式会社 半導体実装方法および半導体実装装置
JP2003023034A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd フリップチップ実装方法
JP3718190B2 (ja) * 2002-07-31 2005-11-16 富士通株式会社 面実装構造体の形成方法および面実装構造体
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2006086265A (ja) * 2004-09-15 2006-03-30 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020243147A1 (en) * 2019-05-30 2020-12-03 Glo Ab Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same
US11444065B2 (en) 2019-05-30 2022-09-13 Nanosys, Inc. Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same
US11784176B2 (en) 2019-05-30 2023-10-10 Nanosys, Inc. Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same

Also Published As

Publication number Publication date
TWI299555B (en) 2008-08-01
JP2007300052A (ja) 2007-11-15
TW200742013A (en) 2007-11-01
KR100868616B1 (ko) 2008-11-13

Similar Documents

Publication Publication Date Title
JP3540281B2 (ja) 撮像装置
US6501525B2 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
JP3207319B2 (ja) 光電変換装置及びその製造方法
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
US8450753B2 (en) Board module and method of manufacturing same
US20030094305A1 (en) Pressure-welded structure of flexible circuit boards
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
WO2013075650A1 (zh) 图像传感器芯片的封装方法以及摄像模组
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JP2019080063A (ja) 電子装置及びその製造方法
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
WO2011040081A1 (ja) 基板モジュールおよびその製造方法
CN110828327A (zh) 组件的电性连接方法和设备
JP2007294575A (ja) 半導体装置の製造方法
JP2005302869A (ja) 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置
US8803002B2 (en) Electronic device preventing damage to circuit terminal portion and method of manufacturing the same
CN113257766A (zh) 半导体装置及其制造方法
TW476122B (en) Assembling method of non-transparent flat display panel
JP2003059977A (ja) 電子部品実装用フィルムキャリアテープの製造方法及び製造装置
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
JPH09293750A (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee