JP2000299409A - フリップ・チップ実装式半導体チップの構造及びその製造方法 - Google Patents

フリップ・チップ実装式半導体チップの構造及びその製造方法

Info

Publication number
JP2000299409A
JP2000299409A JP11108776A JP10877699A JP2000299409A JP 2000299409 A JP2000299409 A JP 2000299409A JP 11108776 A JP11108776 A JP 11108776A JP 10877699 A JP10877699 A JP 10877699A JP 2000299409 A JP2000299409 A JP 2000299409A
Authority
JP
Japan
Prior art keywords
conductive film
anisotropic conductive
semiconductor chip
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11108776A
Other languages
English (en)
Inventor
Koji Shimogai
浩治 下雅意
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11108776A priority Critical patent/JP2000299409A/ja
Publication of JP2000299409A publication Critical patent/JP2000299409A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ１を回路基板５に対して、当該
半導体チップ１の表面に貼着した異方性導電フィルム片
３にて、接着・固着する同時にその電極バンプ２を回路
基板５における配線パターン９に電気的に接続するとい
うフリップ・チップ実装式半導体チップにおいて、これ
に、静電気及びノイズ等に対するシールド機能を付与す
る。 【解決手段】 前記半導体チップ１における外周面及び
前記異方性導電フィルム片３における外周面に、前記異
方性導電フィルム片３における合成樹脂の炭化物の被膜
４を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップのう
ち、回路基板に対して異方性導電フィルム片による接着
にて実装するか、或いは、これよりも大きい別の半導体
チップに対して異方性導電フィルム片による接着にて実
装するようにしたフリップ・チップ実装式の半導体チッ
プの構造と、その製造方法とに関するものである。
【０００２】
【従来の技術】一般に、この種のフリップ・チップ実装
式半導体チップは、その裏面に、接続用電極バンプを突
出して設け、この半導体チップを回路基板等に対してそ
の裏面と回路基板等との間に、合成樹脂に導電粒子を練
り込んで成る異方性導電フィルム片を挟んで押圧するこ
とにより、半導体チップを回路基板等に接着・固定する
と同時に、その接続用電極バンプを前記異方性導電フィ
ルム片中における導電粒子にて回路基板における配線パ
ターンに対して電気的に接続するという構成である。
【０００３】そして、この方式は、半導体チップを回路
基板等に対して搭載したのち、この半導体チップにおけ
る接続用電極と、回路基板における配線パターンとの間
を細い金属にてワイヤボンディングすることによって実
装する場合に比べて、著しく簡便で、且つ、小型・軽量
化できるという利点を有する。
【０００４】
【発明が解決しようとする課題】しかし、このフリップ
・チップ実装方式の半導体チップにおいて、その外周面
は、半導体金属がそのまま露出する形態であることに加
えて、前記異方性導電フィルム片の外周面には、これに
練り込んだ導電粒子が露出しているから、外部からの静
電気等のノイズを受け易いという問題があった。
【０００５】本発明は、この問題を解消できる構造と、
その製造方法とを提供することを技術的課題とするもの
である。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「表面に、接続用電極バンプを
突出すると共に異方性導電フィルム片を貼着して成る半
導体チップにおいて、この半導体チップにおける外周面
及び前記異方性導電フィルム片における外周面に、前記
異方性導電フィルム片における合成樹脂の炭化物の被膜
を形成することを特徴とする。」ものである。
【０００７】また、本発明の製造方法は、「接続用電極
バンプ付き半導体チップの複数個を一体化した半導体ウ
エハーを製造する工程と、前記半導体ウエハーの表面全
体に異方性導電フィルムを貼着する工程とから成り、前
記半導体ウエハーを、これに対するレーザ光線の照射に
よって、その表面に貼着した異方性導電フィルムと一緒
に各半導体チップごとに切断することを特徴とする。」
か、或いは、「接続用電極バンプ付き半導体チップの複
数個を一体化した半導体ウエハーを製造する工程と、こ
の半導体ウエハーを、これをエキスパンションシートに
貼着した状態で各半導体チップごとに分割する工程とか
ら成り、前記半導体ウエハーの表面全体に異方性導電フ
ィルムを貼着したのち、この異方性導電フィルムを、こ
れに対するレーザ光線の照射によって、各半導体チップ
ごとの異方性導電フィルム片に切断することを特徴とす
る。」ものである。
【０００８】
【発明の作用・効果】前記異方性導電フィルムにおける
合成樹脂の炭化物は、高い抵抗値を有するから、前記し
たように、半導体チップにおける外周面及び異方性導電
フィルム片における外周面に、この炭化物の被膜を形成
することにより、静電気及びノイズに対するシールド機
能を付与することができ、半導体チップに静電気又はノ
イズ等によって損傷又は誤作動が発生することを確実に
低減できるのである。
【０００９】また、前記した各方法によると、半導体ウ
エハーを異方性導電フィルム異方性導電フィルムをレー
ザ光線の照射によって切断するとき、この異方性導電フ
ィルム片における外周面の一部が焼けて炭化し、その炭
化物が、レーザ光線にて切断された半導体チップの外周
面、又は、前の工程で予め切断されている半導体チップ
の外周面に付着することになり、半導体チップ及び異方
性導電フィルム片の外周面に高い抵抗値を有する炭化物
の被膜を簡単に形成することができるから、この炭化物
の被膜に形成することに要するコストを大幅に低減で
き、換言すると、半導体チップにシール機能を付与する
ための炭化物の被膜を低コストで形成することができる
のである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。
【００１１】図１は、本発明の実施の形態によるフリッ
プ・チップ実装式の半導体チップ１を示す。
【００１２】この半導体チップ１は、図示しない各種の
回路素子が形成され、且つ、その表面には前記各回路素
子に対する接続用電極バンプ２の複数個が突出するよう
に設けられている。
【００１３】この半導体チップ１における表面に、合成
樹脂に導電粒子を練り込んで成る異方性導電フィルム片
３を貼着し、更に、前記半導体チップ１の外周面及び前
記異方性導電フィルム片３の外周面に、前記異方性導電
フィルム片３における合成樹脂の炭化物の被膜４を形成
するという構成にする。
【００１４】そして、この半導体チップ１を回路基板等
に対して実装するに際しては、図２及び図３に示すよう
に、この半導体チップ１を、その表面における異方性導
電フィルム片３が回路基板５に対して密接したのち回路
基板５に対して押圧し、この押圧状態で、前記異方性導
電フィルム片３における合成樹脂を硬化することによ
り、前記半導体チップ１は前記異方性導電フィルム片３
にて回路基板５に対して強固に接着・固着される一方、
前記異方性導電フィルム片３のうち半導体チップ１にお
ける各電極バンプ２の部分が特に圧縮され、この部分に
練り込まれている導電粒子が互いに密接することで、半
導体チップ１における各電極バンプ２を回路基板５にお
ける各配線パターン６に対して電気的に接続することが
できるのである。
【００１５】この場合において、前記半導体チップ１に
おける外周面及び前記異方性導電フィルム片３の外周面
には、前記異方性導電フィルム片３における合成樹脂の
高い抵抗値を有する炭化物の被膜４が形成されているこ
とにより、半導体チップ１及び異方性導電フィルム片３
に、静電気及びノイズに対するシールド機能を付与する
ことができるのである。
【００１６】次に、図４〜図９は、本発明の実施の形態
による第１の製造方法を示す。
【００１７】この第１の製造方法は、図４及び図５に示
すように、接続用電極バンプ２付き半導体チップ１の複
数個を一体化した半導体ウエハーＡを製造したのち、こ
の半導体ウエハーＡの裏面にエキスパンションシートＢ
を貼着する工程と、図６及び図７に示すように、前記半
導体ウエハーＡの表面の全体に、異方性導電フィルムＣ
を貼着する工程とから成り、次いで、図８及び図９に示
すように、前記前記半導体ウエハーＡを、これに対して
レーザ光線発生源Ｄから発射されるレーザ光線Ｅを照射
することによって、その表面に貼着した異方性導電フィ
ルムＣと一緒に各半導体チップ１ごとに切断するという
ものである。
【００１８】このレーザ光線による半導体ウエハーＡの
切断に際して、各半導体チップ１における異方性導電フ
ィルム片３における外周面の一部が焼けて炭化し、その
炭化物が、レーザ光線にて切断された各半導体チップ１
の外周面に被膜状に付着することになるから、図１に示
す異方性導電フィルム片３を備えたフリップ・チップ実
装式の半導体チップ１を、その外周面に高い抵抗値を有
する炭化物の被膜４を形成した形態にして多数個同時に
製造できるのである。
【００１９】また、図１０〜図１２は、本発明の実施の
形態による第２の製造方法を示す。
【００２０】この第２の製造方法は、図１０に示すよう
に、接続用電極バンプ２付き半導体チップ１の複数個を
一体化した半導体ウエハーＡを製造したのち、この半導
体ウエハーＡの裏面にエキスパンションシートＢを貼着
する工程と、図１１及び図１２に示すように、前記半導
体ウエハーＡを、高速回転するダイシングカッター等に
て各半導体チップ１ごとに切断する工程とから成り、次
いで、前記半導体ウエハーＡにおける表面の全体に、図
１１及び図１２に二点鎖線で示すように、前記第１の製
造方法と同様に、異方性導電フィルムＣを貼着したの
ち、この異方性導電フィルムＣを、レーザ光線の照射に
よって、各半導体チップ１ごとの異方性導電フィルム片
３に切断するというものである。
【００２１】このレーザ光線による異方性導電フィルム
Ｃの切断に際して、各半導体チップ１における異方性導
電フィルム片３における外周面の一部が焼けて炭化し、
その炭化物が、前の工程に予め切断されている各半導体
チップ１の外周面に被膜状に付着することになるから、
図１に示す異方性導電フィルム片３を備えたフリップ・
チップ実装式の半導体チップ１を、その外周面に高い抵
抗値を有する炭化物の被膜４を形成した形態にして多数
個同時に製造できるのである。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体チップを示す
一部切欠斜視図である。
【図２】前記半導体チップを回路基板に実装している状
態を示す縦断正面図である。
【図３】前記半導体チップを回路基板に実装した状態を
示す縦断正面図である。
【図４】本発明の第１の製造方法において半導体ウエハ
ーの裏面にエキスパンションシートを貼着した状態を示
す斜視図である。
【図５】図４のＶ−Ｖ視拡大断面図である。
【図６】本発明の第１の製造方法において半導体ウエハ
ーの表面に異方性導電フィルムを貼着した状態を示す斜
視図である。
【図７】図６のVII−VII視拡大断面図である。
【図８】本発明の第１の製造方法において半導体ウエハ
ーを各半導体チップごとに切断した状態を示す斜視図で
ある。
【図９】図８のIX−IX視拡大断面図である。
【図１０】本発明の第２の製造方法において半導体ウエ
ハーの裏面にエキスパンションシートを貼着した状態を
示す斜視図である。
【図１１】本発明の第２の製造方法において半導体ウエ
ハーを各半導体チップごとに切断した状態を示す斜視図
である。
【図１２】図１１のXII−XII視拡大断面図である。
【符号の説明】
１ 半導体チップ ２ 接続用電極バンプ ３ 異方性導電フィルム片 ４ 炭化物の被膜 ５ 回路基板 ６ 配線パターン Ａ 半導体ウエハー Ｂ エキスパンションシート Ｃ 異方性導電フィルム Ｅ レーザ光線
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 9/00 Ｈ０１Ｌ 23/14 Ｒ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】表面に、接続用電極バンプを突出すると共
    に異方性導電フィルム片を貼着して成る半導体チップに
    おいて、 この半導体チップにおける外周面及び前記異方性導電フ
    ィルム片における外周面に、前記異方性導電フィルム片
    における合成樹脂の炭化物の被膜を形成したことを特徴
    とするフリップ・チップ実装式半導体チップの構造。
  2. 【請求項２】接続用電極バンプ付き半導体チップの複数
    個を一体化した半導体ウエハーを製造する工程と、前記
    半導体ウエハーの表面全体に異方性導電フィルムを貼着
    する工程とから成り、前記半導体ウエハーを、これに対
    するレーザ光線の照射によって、その表面に貼着した異
    方性導電フィルムと一緒に各半導体チップごとに切断す
    ることを特徴とするフリップ・チップ実装式半導体チッ
    プの製造方法。
  3. 【請求項３】接続用電極バンプ付き半導体チップの複数
    個を一体化した半導体ウエハーを製造する工程と、この
    半導体ウエハーを、これをエキスパンションシートに貼
    着した状態で各半導体チップごとに分割する工程とから
    成り、前記半導体ウエハーの表面全体に異方性導電フィ
    ルムを貼着したのち、この異方性導電フィルムを、これ
    に対するレーザ光線の照射によって、各半導体チップご
    との異方性導電フィルム片に切断することを特徴とする
    フリップ・チップ実装式半導体チップの製造方法。
JP11108776A 1999-04-16 1999-04-16 フリップ・チップ実装式半導体チップの構造及びその製造方法 Pending JP2000299409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11108776A JP2000299409A (ja) 1999-04-16 1999-04-16 フリップ・チップ実装式半導体チップの構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11108776A JP2000299409A (ja) 1999-04-16 1999-04-16 フリップ・チップ実装式半導体チップの構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000299409A true JP2000299409A (ja) 2000-10-24

Family

ID=14493197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11108776A Pending JP2000299409A (ja) 1999-04-16 1999-04-16 フリップ・チップ実装式半導体チップの構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000299409A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300052A (ja) * 2006-04-28 2007-11-15 Chukaminkoku Taiwan Hakumaku Denshotai Ekisho Keijiki Sangyo Kyokai フリップチップ実装の部品とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300052A (ja) * 2006-04-28 2007-11-15 Chukaminkoku Taiwan Hakumaku Denshotai Ekisho Keijiki Sangyo Kyokai フリップチップ実装の部品とその製造方法

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3638771B2 (ja) 半導体装置
US5770479A (en) Bonding support for leads-over-chip process
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002076196A (ja) チップ型半導体装置及びその製造方法
JPH06244360A (ja) 半導体装置
JP3673442B2 (ja) 半導体装置の製造方法
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
JPH0746713B2 (ja) 半導体搭載用基板
JP2000299409A (ja) フリップ・チップ実装式半導体チップの構造及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003197664A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002261193A (ja) 半導体装置の製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3386028B2 (ja) 半導体装置
JP2795280B2 (ja) 電子部品搭載用基板
JP2003338589A (ja) Ｂｇａパッケージ及びその製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP4643055B2 (ja) Ｔａｂテープキャリアの製造方法
JP3675126B2 (ja) 薄膜配線基板およびその製造方法
JPH0653383A (ja) 半導体素子搭載用基板の製造方法
JP3482900B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH05299444A (ja) 薄型樹脂封止半導体装置の製造方法