CN110828327A - 组件的电性连接方法和设备 - Google Patents

组件的电性连接方法和设备 Download PDF

Info

Publication number
CN110828327A
CN110828327A CN201810914189.3A CN201810914189A CN110828327A CN 110828327 A CN110828327 A CN 110828327A CN 201810914189 A CN201810914189 A CN 201810914189A CN 110828327 A CN110828327 A CN 110828327A
Authority
CN
China
Prior art keywords
insulating adhesive
wafer
chip
module
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810914189.3A
Other languages
English (en)
Inventor
周雷
刘瑞武
郭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201810914189.3A priority Critical patent/CN110828327A/zh
Publication of CN110828327A publication Critical patent/CN110828327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种组件的电性连接方法及组件的电性连接设备，所述组件连接方法包括：将绝缘黏胶贴合于晶圆的导电凸点所在的侧面；压合所述绝缘黏胶，使得所述绝缘黏胶填充所述晶圆的导电凸点之间的间隙；从所述晶圆切割出芯片，并邦定所述芯片至一软板。所述组件的电性连接方法通过先将绝缘黏胶贴合在晶圆的导电凸点所在的侧面，然后压合绝缘黏胶使得绝缘黏胶填充于晶圆的导电凸点之间的间隙，从而可以改善芯片电性连接后胶水中含有气泡的问题。而且，由于绝缘黏胶先贴合在芯片的侧面，还可以避免绝缘黏胶溢出到芯片的背向凸块所在的侧面。

Description

组件的电性连接方法和设备
技术领域
本发明涉及组件的电性连接领域，具体涉及一种组件的电性连接方法和设备。
背景技术
本部分的陈述仅仅是提供了与本发明公开相关的背景技术信息，不必然构成在先技术。
目前屏幕的驱动芯片的封装方式有COG、COF，随着中高阶消费性电子产品(SmartPhone)对于屏幕的屏占比要求越来越高，屏幕的驱动芯片的封装尺寸也要求越来越小，目前COF的封装方式已成为屏幕驱动IC封装的趋势。
采用COF封装驱动芯片时，首先将芯片邦定在软板上，然后在芯片和软板之间填充胶水。随着芯片朝着薄型化、细间距化(Fine Pitch)发展，以及产品间隙越来越小，在电性连接芯片时会出现胶水填充不良，存在气泡以及胶水溢胶到芯片表面的问题。
发明内容
鉴于以上内容，有必要提供一种组件的电性连接方法和设备，旨在改善现有芯片电性连接时存在胶水气泡的问题。
一种组件的电性连接方法，包括：
将绝缘黏胶贴合于晶圆的导电凸点所在的侧面；
压合所述绝缘黏胶，使得所述绝缘黏胶填充所述晶圆的导电凸点之间的间隙；及
从所述晶圆切割出芯片，并邦定所述芯片至一软板。
进一步，在将绝缘黏胶贴合于晶圆的导电凸点所在的侧面之前，还包括将保护膜贴于所述绝缘黏胶的侧面的步骤。
进一步，在压合所述绝缘黏胶之后，从所述晶圆切割出芯片之前，还包括步骤：
调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐。
进一步，在调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐之后，从所述晶圆切割出芯片之前，还包括步骤：
打磨所述晶圆的背向所述导电凸点所在的侧面，直至所述晶圆的厚度达到预设厚度。
进一步，在打磨所述晶圆之后，从所述晶圆切割出芯片之前，还包括：
在所述晶圆的背向所述导电凸点的侧面贴合蓝膜，并去除所述保护膜。
一种组件的电性连接方法，包括：
将绝缘黏胶贴合于芯片的凸块所在的侧面；
压合所述绝缘黏胶，使得所述绝缘黏胶填充于所述芯片的凸块之间的间隙；
邦定所述芯片至一软板。
一种组件的电性连接设备，包括：
贴合模块，用于将绝缘黏胶贴合于晶圆的导电凸点所在的侧面；
压合模块，用于压合所述绝缘黏胶，使得所述绝缘黏胶填充所述晶圆的导电凸点之间的间隙；
切割模块，用于从所述晶圆切割出芯片；
邦定模块，用于邦定所述芯片至一软板。
进一步，还包括：
第一贴膜模块，用于将保护膜贴于所述绝缘黏胶的侧面；
切边模块，用于调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐。
进一步，还包括：
打磨模块，用于打磨所述晶圆的背向所述导电凸点所在的侧面，直至所述晶圆的厚度达到预设厚度。
一种组件的电性连接设备，包括：
贴合模块，用于将绝缘黏胶贴合于芯片的凸块所在的侧面；
压合模块，用于压合所述绝缘黏胶，使得所述绝缘黏胶填充于所述芯片的凸块之间的间隙；及
邦定模块，用于邦定所述芯片至一软板。
相较于现有技术，上述组件的电性连接方法和设备通过先将绝缘黏胶贴合在晶圆的导电凸点或者芯片的凸块所在的侧面，然后压合绝缘黏胶使得绝缘黏胶填充于导电凸点或凸块之间的间隙，从而可以改善芯片电性连接后胶水中含有气泡的问题。而且，由于绝缘黏胶先贴合在芯片的侧面，还可以避免绝缘黏胶溢出到芯片的背向凸块所在的侧面。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是电性连接设备在一第一实施方式中的结构示意图。
图2是电性连接方法在一第二实施方式的流程图。
图3a～3c是电性连接方法在第二实施方式的示意图。
图4是电性连接设备在一第三实施例中的结构示意图。
图5是电性连接方法在第四实施方式的流程图。
图6a～6g是电性连接方法在第四实施方式的示意图。
主要组件符号说明
Figure BDA0001762532180000031
Figure BDA0001762532180000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
在本发明的各实施例中，为了便于描述而非限制本发明，本发明专利申请说明书以及权利要求书中使用的术语"连接"并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。"上"、"下"、"下方"、"左"、"右"等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
图1是电性连接设备10在一第一实施方式中的结构示意图。本实施方式提供的电性连接设备10可以应用于COF(Chip On FPC或Chip On Film)封装工艺，运用软板作为电性连接芯片的载体，将芯片上的凸块(Bump)与软板上的内引脚(Inner Lead)进行邦定(Bonding)。其中，芯片可以是电子设备显示屏的驱动芯片(Drive IC)，软板可以是FPC软板(Flexible Printed Circuit Film)或者薄膜(Film)。
如图1所示，该电性连接设备10包括贴合模块12、压合模块13和邦定模块18。以下结合图3a～图3c具体描述电性连接设备10各模块。
如图3a所示，贴合模块12用于将绝缘黏胶30贴合在芯片20的凸块21所在的侧面。贴合后，绝缘黏胶30一侧面朝向芯片20的凸块21所在的侧面。如图3b所示，压合模块13用于压合所述绝缘黏胶30，使得所述绝缘黏胶30填充所述芯片20的凸块21之间的间隙。压合模块13可以包括真空压机，真空压机挤压所述绝缘黏胶30靠近芯片20移动直至绝缘黏胶30完全填充于芯片20的凸块21之间的间隙。如图3c所示，邦定模块18用于邦定所述芯片20至一软板40。
下面详细描述应用第一实施方式提供的电性连接设备10的电性连接方法。
图2是一种组件的电性连接方法在一第二实施方式的流程图。如图2所示，电性连接方法包括步骤S201～203。以下结合图3a～图3c具体描述各个步骤。
在步骤S201中，如图3a所示，贴合模块12将绝缘黏胶30贴合于芯片20的凸块21所在的侧面。芯片20内具有集成电路，其一侧面外露有凸块21，凸块21用于连接内部的集成电路。绝缘黏胶30具有非导电性，可以是环氧类绝缘黏胶、有机硅类绝缘黏胶、聚氨酯绝缘黏胶以及紫外线光固化绝缘黏胶等。
在步骤S202中，如图3b所示，压合模块13压合所述绝缘黏胶30，使得所述绝缘黏胶30填充所述芯片20的凸块21之间的间隙。此时，绝缘黏胶30处于软化状态，在压合模块13挤压下，绝缘黏胶30形变并且部分绝缘黏胶30填充入芯片20的凸块21之间的间隙内，并且芯片20的凸块21位于绝缘黏胶30内。
在步骤S203中，如图3c所示，邦定模块18邦定所述芯片20至一软板40。具体的，绝缘黏胶30的玻璃态转化温度点(即，Tg点)是138℃，凸块21和内引脚41的材料为金锡，金锡(AuSn20)的共晶点是278～280℃。邦定时，调节邦定模块18的温度曲线(temperatureprofile)，将芯片20的凸块21所在的侧面朝向软板40，当绝缘黏胶30的温度达到Tg点时施加大压力，把凸块21和软板40上的内引脚41之间的绝缘黏胶30挤走。然后再升高绝缘黏胶30的温度直至绝缘黏胶30开始固化。当凸块21和内引脚41的温度达到金锡的共晶点时，凸块21和内引脚41开始发生共晶反应，形成IMC(Intermetallic Compound，接口金属共化物)层，使得凸块21与软板40上的内引脚41紧密接触，达到原子距离的结合，最终形成牢固的电性连接与机械连接，完成芯片20的邦定。
本实施方式提供的电性连接方法通过先将绝缘黏胶30贴合在芯片20的凸块21所在的侧面，然后压合绝缘黏胶30使得绝缘黏胶30填充于芯片20的凸块21之间的间隙，从而可以改善芯片20连接后胶水中含有气泡的问题。而且，由于绝缘黏胶30先贴合在芯片20的侧面，还可以避免绝缘黏胶30溢出到芯片20的背向凸块21所在的侧面。
图4是电性连接设备在一第三实施例中的结构示意图。需要说明的是，在本发明的精神或基本特征的范围内，适用于第一实施方式中的各具体方案也可以相应的适用于第三实施方式中，为节省篇幅及避免重复起见，在此就不再赘述。
如图4所示，该电性连接设备10包括第一贴膜模块11、贴合模块12、压合模块13、切边模块14、打磨模块15、第二贴膜模块16、切割模块17和邦定模块18。图6a～6g是本发明第四实施方式提供的电性连接方法的示意图，以下结合图6a～6g描述电性连接设备10的各模块。
如图6a所示，第一贴膜模块11用于将保护膜31贴于绝缘黏胶30的侧面。本实施方式中，绝缘黏胶30可以呈圆盘状，具有两个侧面。第一贴膜模块11将保护膜31贴合在绝缘黏胶30的其中一侧面上。所述的绝缘黏胶30可以是环氧类绝缘黏胶、有机硅类绝缘黏胶、聚氨酯绝缘黏胶以及紫外线光固化绝缘黏胶等，用于粘结芯片20和软板40。
如图6b所示，贴合模块12用于将绝缘黏胶30贴合在晶圆50的导电凸点51所在的侧面。贴合后，绝缘黏胶30的远离保护膜31的侧面朝向晶圆50的导电凸点51所在的侧面。压合模块13用于压合所述绝缘黏胶30，使得所述绝缘黏胶30填充所述晶圆50的导电凸点51之间的间隙。压合模块13可以包括真空压机，真空压机挤压所述绝缘黏胶30靠近晶圆50移动直至绝缘黏胶30完全填充于晶圆50的导电凸点51之间的间隙。
如图6c所示，切边模块14用于调整所述绝缘黏胶30，使得所述绝缘黏胶30与所述晶圆50的边缘平齐。由于绝缘黏胶30的尺寸一般大于晶圆50的尺寸，在绝缘黏胶30压合在晶圆50后，需要切边模块14切除绝缘黏胶30超出晶圆50的部分，使得绝缘黏胶30的外形与晶圆50的外形平齐。如图6d所示，打磨模块15用于打磨所述晶圆50的背向所述导电凸点51所在的侧面，直至所述晶圆50的厚度达到预设厚度。打磨模块15可以包括一研磨头，通过研磨晶圆50的远离绝缘黏胶30的侧面，直至晶圆50的厚度被研磨至需求的厚度。因此，本实施方式可以调节晶圆50的厚度，封装后的结构进一步满足电子设备轻薄化的需求。
如图6e所示，第二贴膜模块16用于在所述晶圆50的背向所述导电凸点51的侧面贴合蓝膜(Mylar)22。如图6f所示，切割模块17用于将所述晶圆50切割出一个或多个芯片20。晶圆50被切割后，晶圆50的导电凸点51即为切割出的芯片20的凸块21。所述芯片20的凸块21所在的侧面覆盖有所述绝缘黏胶30，另外一侧面覆盖有所述蓝膜22。由于芯片20的侧面贴合有蓝膜22，在切割过程中，切割后的小芯片不会散落开。如图6g所示，邦定模块18用于邦定所述芯片20至一软板40。通过切割模块17切割后，邦定模块18可以将切割后的芯片20邦定至软板40。
下面详细描述应用第一实施方式提供的电性连接设备10的电性连接方法。值得注意的是，电性连接方法可以应用第一实施方式提供的电性连接设备10的部分或者全部模块。
图5是电性连接方法在第四实施方式的流程图。如图5所示，电性连接方法包括步骤S501～507，以下结合图6a～6g具体描述各个步骤。
在步骤S501中，如图6a所示，第一贴膜模块11将保护膜31贴于所述绝缘黏胶30的侧面。本实施方式中，绝缘黏胶30呈矩形的片状，保护膜31可以高分子材料制作的薄膜。
在步骤S502中，如图6b所示，贴膜模块将绝缘黏胶30贴合于晶圆50的导电凸点51所在的侧面并压合绝缘黏胶30。本实施方式中，绝缘黏胶30的一侧贴合在晶圆50的侧面，另外一侧贴合有所述保护膜31。所述贴膜模块可以是真空压机，真空压机在将绝缘黏胶30贴合在晶圆50的导电凸点51所在的侧面后，在绝缘黏胶30的具有保护膜31的一侧面施压，使得绝缘黏胶30填充至晶圆50的导电凸点51之间的间隙。在绝缘黏胶30填充至导电凸点51之间的间隙后，可以改善绝缘黏胶30内存在气泡的问题。
在步骤S503中，如图6c所示，切边模块14调整所述绝缘黏胶30，使得所述绝缘黏胶30与所述晶圆50的边缘平齐。由于绝缘黏胶30和保护膜31的面积一般大于晶圆50，形状也与晶圆50不同，而且绝缘黏胶30和保护膜31部分伸出于晶圆50，通过切边模块14将超出晶圆50外的绝缘黏胶30和保护膜31切除，使得绝缘黏胶30、保护膜31和晶圆50的边缘平齐。
在步骤S504中，如图6d所示，打磨模块15打磨所述晶圆50的背向所述导电凸点51所在的侧面，直至所述晶圆50的厚度达到预设厚度。打磨模块15可以具有一研磨头，通过在晶圆50的背向导电凸点51的侧面(即没有导电凸点51的侧面)进行打磨，以降低晶圆50的厚度，直至晶圆50的厚度达到需求厚度。
在步骤S505中，如图6e所示，第二贴膜模块16在所述晶圆50的背向所述导电凸点51的侧面贴合蓝膜22，并且去除绝缘黏胶30上贴的保护膜31。
在步骤S506中，如图6f所示，切割模块17将所述晶圆50切割成多个芯片(chip)20。切割模块17朝向晶圆50的贴合绝缘黏胶30所在的侧面进行切割，根据所需的晶圆50的尺寸将晶圆50切割出一个或多个芯片20。因此，切割后的芯片20的一侧具有绝缘黏胶30，另外一侧粘接于所述蓝膜22上，使得切割后的芯片20不会松散脱落。
在步骤S507中，如图6g所示，邦定模块18将切割后的单个芯片20邦定至一软板40。其中，软板40可以是FPC软板(Flexible Printed Circuit Film)或者薄膜(Film)。
本实施方式除了具有在第二实施方式中所提到的技术效果之外，还通过直接在晶圆50上贴合绝缘黏胶30并压合绝缘黏胶30使得绝缘黏胶30填充于晶圆50的导电凸点51之间的间隙，有效提高了芯片20的电性连接效率。而且，由于绝缘黏胶30贴合在晶圆50的导电凸点51所在的侧面，在晶圆50切割出芯片20后进行邦定还可以避免绝缘黏胶30溢出到芯片20的背向凸块21所在的侧面。
在本发明所提供的几个具体实施方式中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由同一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换都不应脱离本发明技术方案的精神和范围。

Claims (10)

1.一种组件的电性连接方法，其特征在于，包括：
将绝缘黏胶贴合于晶圆的导电凸点所在的侧面；
压合所述绝缘黏胶，使得所述绝缘黏胶填充所述晶圆的导电凸点之间的间隙；及
从所述晶圆切割出芯片，并邦定所述芯片至一软板。
2.如权利要求1所述的电性连接方法，其特征在于，在将绝缘黏胶贴合于晶圆的导电凸点所在的侧面之前，还包括将保护膜贴于所述绝缘黏胶的侧面的步骤。
3.如权利要求2所述的电性连接方法，其特征在于，在压合所述绝缘黏胶之后，从所述晶圆切割出芯片之前，还包括步骤：
调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐。
4.如权利要求3所述的电性连接方法，其特征在于，在调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐之后，从所述晶圆切割出芯片之前，还包括步骤：
打磨所述晶圆的背向所述导电凸点所在的侧面，直至所述晶圆的厚度达到预设厚度。
5.如权利要求4所述的电性连接方法，其特征在于，在打磨所述晶圆之后，从所述晶圆切割出芯片之前，还包括步骤：
在所述晶圆的背向所述导电凸点的侧面贴合蓝膜，并去除所述保护膜。
6.一种组件的电性连接方法，其特征在于，包括：
将绝缘黏胶贴合于芯片的凸块所在的侧面；
压合所述绝缘黏胶，使得所述绝缘黏胶填充于所述芯片的凸块之间的间隙；及
邦定所述芯片至一软板。
7.一种组件的电性连接设备，其特征在于，包括：
贴合模块，用于将绝缘黏胶贴合于晶圆的导电凸点所在的侧面；
压合模块，用于压合所述绝缘黏胶，使得所述绝缘黏胶填充所述晶圆的导电凸点之间的间隙；
切割模块，用于从所述晶圆切割出芯片；及
邦定模块，用于邦定所述芯片至一软板。
8.如权利要求7所述的电性连接设备，其特征在于，还包括：
第一贴膜模块，用于将保护膜贴于所述绝缘黏胶的侧面；
切边模块，用于调整所述绝缘黏胶，使得所述绝缘黏胶与所述晶圆的边缘平齐。
9.如权利要求8所述的电性连接设备，其特征在于，还包括：
打磨模块，用于打磨所述晶圆的背向所述导电凸点所在的侧面，直至所述晶圆的厚度达到预设厚度。
10.一种组件的电性连接设备，其特征在于，包括：
贴合模块，用于将绝缘黏胶贴合于芯片的凸块所在的侧面；
压合模块，用于压合所述绝缘黏胶，使得所述绝缘黏胶填充于所述芯片的凸块之间的间隙；及
邦定模块，用于邦定所述芯片至一软板。
CN201810914189.3A 2018-08-13 2018-08-13 组件的电性连接方法和设备 Pending CN110828327A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810914189.3A CN110828327A (zh) 2018-08-13 2018-08-13 组件的电性连接方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810914189.3A CN110828327A (zh) 2018-08-13 2018-08-13 组件的电性连接方法和设备

Publications (1)

Publication Number Publication Date
CN110828327A true CN110828327A (zh) 2020-02-21

Family

ID=69546879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810914189.3A Pending CN110828327A (zh) 2018-08-13 2018-08-13 组件的电性连接方法和设备

Country Status (1)

Country Link
CN (1) CN110828327A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627845A (zh) * 2020-07-30 2020-09-04 中芯集成电路制造(绍兴)有限公司 拆键合装置及其拆键合的方法
CN113133300A (zh) * 2021-04-15 2021-07-16 维沃移动通信(重庆)有限公司 纹理加工工艺、盖体和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
CN1645602A (zh) * 2003-12-05 2005-07-27 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
CN1901150A (zh) * 2005-07-22 2007-01-24 国家淀粉及化学投资控股公司 底部填充胶包覆的半导体上焊料凸块的暴露方法
CN101371317A (zh) * 2006-01-20 2009-02-18 Ls电线有限公司 使用各向异性导电膜的pcb的连接结构及粘附方法、及使用其评价连接状况的方法
CN102059867A (zh) * 2010-12-21 2011-05-18 梅州博敏电子有限公司 印制电路板的盲孔印刷阻焊的印刷方法
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
CN202616222U (zh) * 2012-01-19 2012-12-19 日月光半导体制造股份有限公司 半导体封装构造
CN103021988A (zh) * 2012-12-12 2013-04-03 华天科技（西安）有限公司 一种以胶膜替代底填料的单芯片封装件及其制作工艺
CN103400812A (zh) * 2013-07-03 2013-11-20 华天科技（西安）有限公司 一种底填料填充的fcqfn封装件及其制作工艺

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
CN1645602A (zh) * 2003-12-05 2005-07-27 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
CN1901150A (zh) * 2005-07-22 2007-01-24 国家淀粉及化学投资控股公司 底部填充胶包覆的半导体上焊料凸块的暴露方法
CN101371317A (zh) * 2006-01-20 2009-02-18 Ls电线有限公司 使用各向异性导电膜的pcb的连接结构及粘附方法、及使用其评价连接状况的方法
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
CN102059867A (zh) * 2010-12-21 2011-05-18 梅州博敏电子有限公司 印制电路板的盲孔印刷阻焊的印刷方法
CN202616222U (zh) * 2012-01-19 2012-12-19 日月光半导体制造股份有限公司 半导体封装构造
CN103021988A (zh) * 2012-12-12 2013-04-03 华天科技（西安）有限公司 一种以胶膜替代底填料的单芯片封装件及其制作工艺
CN103400812A (zh) * 2013-07-03 2013-11-20 华天科技（西安）有限公司 一种底填料填充的fcqfn封装件及其制作工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627845A (zh) * 2020-07-30 2020-09-04 中芯集成电路制造(绍兴)有限公司 拆键合装置及其拆键合的方法
CN113133300A (zh) * 2021-04-15 2021-07-16 维沃移动通信(重庆)有限公司 纹理加工工艺、盖体和电子设备

Similar Documents

Publication Publication Date Title
US20020071085A1 (en) Method for interconnecting a flat panel display having a non-transparent substrate and devices formed
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
WO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2003007652A (ja) 半導体チップの製造方法
CN111192883A (zh) 显示面板的侧缘绑定结构及其制造方法
JP2002289769A (ja) 積層型半導体装置およびその製造方法
KR20030045696A (ko) 반도체장치, 멀티칩 모듈 및 그 제조방법
JP2003337346A (ja) 液晶表示装置およびその製造方法
US20140117544A1 (en) Semiconductor device and manufacturing method thereof
CN110828327A (zh) 组件的电性连接方法和设备
JP5125314B2 (ja) 電子装置
JP4069587B2 (ja) 半導体チップの実装方法
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
TW201241978A (en) Flip chip device
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
CN111882989B (zh) 显示面板及显示装置
JP2007294575A (ja) 半導体装置の製造方法
JP2005302869A (ja) 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置
JP2008235656A (ja) 回路基板の実装体
JP2000155822A (ja) 非接触型ｉｃカード
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP2008060525A (ja) 画像表示モジュールの製造方法、ａｃｆ貼付ヘッドおよびａｃｆ貼付装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221