JP2005302869A - 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置 - Google Patents

電子部品実装体の製造方法、電子部品実装体、及び電気光学装置 Download PDF

Info

Publication number
JP2005302869A
JP2005302869A JP2004114117A JP2004114117A JP2005302869A JP 2005302869 A JP2005302869 A JP 2005302869A JP 2004114117 A JP2004114117 A JP 2004114117A JP 2004114117 A JP2004114117 A JP 2004114117A JP 2005302869 A JP2005302869 A JP 2005302869A
Authority
JP
Japan
Prior art keywords
electronic component
bump
base material
mounting body
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004114117A
Other languages
English (en)
Other versions
JP3835460B2 (ja
Inventor
Munenori Kurasawa
宗憲 倉澤
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004114117A priority Critical patent/JP3835460B2/ja
Priority to US11/098,120 priority patent/US7422974B2/en
Priority to TW094111059A priority patent/TWI281720B/zh
Priority to KR1020050028820A priority patent/KR100707587B1/ko
Priority to CNB2005100632981A priority patent/CN100450330C/zh
Publication of JP2005302869A publication Critical patent/JP2005302869A/ja
Application granted granted Critical
Publication of JP3835460B2 publication Critical patent/JP3835460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D17/00—Excavations; Bordering of excavations; Making embankments
    • E02D17/20—Securing of slopes or inclines
    • E02D17/205—Securing of slopes or inclines with modular blocks, e.g. pre-fabricated
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Structural Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Civil Engineering (AREA)
  • Paleontology (AREA)
  • Ocean & Marine Engineering (AREA)
  • Environmental Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】 電子部品を回路基板上に実装してなる電子部品実装体を容易かつ低コストに、高い電気的信頼性をもって効率的に製造できる方法を提供する。
【解決手段】 本発明の電子部品実装体の製造方法は、外部実装端子としてのバンプ１１を備えたＩＣチップ１０を、熱可塑性樹脂からなる基材１３に実装する方法であって、前記ＩＣチップ１０を基材１３に対し加熱押圧することにより前記バンプ１１を前記基材１３に埋入し、前記バンプ１１の一部を前記ＩＣチップ１０と反対側の基材面に露出させるバンプ埋設工程と、前記バンプ１１の一部が露出された基材面に導電材料を配することにより前記バンプ１１と導電接続された導電体を形成する導電体形成工程とを含む製造方法である。
【選択図】 図１

Description

本発明は、電子部品実装体の製造方法、電子部品実装体、及び電気光学装置に関するものである。
一般に、各種の電子機器においては、半導体ＩＣ等の電子部品が回路基板などに実装されて電子回路の一部を構成している。電子部品を回路基板などに実装する方法には様々なものがある。例えば、最も一般的なものとしては、電子部品のバンプを回路基板上の導電パッドに接合した状態とし、この状態でアンダーフィル樹脂を電子部品と回路基板との間に充填して封止する実装方法が知られている。
また液晶表示装置などにおいて多く用いられている実装方法として、電子部品を異方性導電膜（ＡＣＦ；Anisotropic Conductive Film）を介して実装する方法がある。この方法では、熱硬化樹脂中に微細な導電性粒子を分散したＡＣＦを介して、電子部品を加圧加熱ヘッドで加熱しながら回路基板や液晶パネルを構成するガラス基板上に押しつけ加圧することで電子部品のバンプと、基板上の端子とが導電性粒子を介して導電接続され、この状態で熱硬化樹脂が硬化することでその導電接続状態が保持されるようになっている。
さらに、熱可塑性樹脂からなる基材の片面に導電パッドを形成してなる回路基板を用意し、この回路基板における導電性パッドの形成面とは反対側の表面に、バンプを備えたＩＣチップを加熱しながら押しつけることにより、バンプが回路基板の熱可塑性樹脂内に挿入され、その先端が回路基板の内部から導電パッドに導電接続された状態で固定するといった、電子部品実装体の製造方法が知られている（例えば、特許文献１参照）。
特開２００３−１２４２５９号公報
しかしながら上記従来の実装方法には、以下のような問題点ががある。例えば、アンダーフィル樹脂を電子部品と回路基板との間に充填する方法では、アンダーフィル樹脂の注入に手間が掛かるとともに、バンプの周囲においてアンダーフィル樹脂にボイドが発生しやすく、電気的信頼性が低くなる可能性がある。またＡＣＦを用いた実装方法では、端子間ピッチが狭くなるとそれに伴い導電性粒子を小さくする必要があるためＡＣＦ自体が高価になり、また導電性粒子のブリッジにより端子間の短絡不良が発生する可能性が大きくなる。
特許文献１に記載された方法では、上述のような樹脂のボイドや端子間の短絡の問題は生じないため、狭ピッチの端子を安定に基板に実装することができる。しかし、本発明者らが係る実装方法につき検討を重ねたところ、以下のような改善すべき点が判明した。
すなわち、上記ＩＣチップは基板上に固定されるのみならず、係る基板上に形成された配線と接続される必要があるが、ＩＣチップを基板に押しつけて加熱すると、熱膨張率の大きい熱可塑性樹脂の寸法変化によって端子の位置精度が狂いやすい。そのためにＩＣチップのバンプと基板上の導電パッド（配線）との位置合わせが難しくなる。また、基板に挿入されたバンプの先端と導電パッドとの間に樹脂残渣が生じると、バンプと導電パッドとが完全に接続されない場合がある。このように、従来技術においては、電子部品実装体の製造に際して、製品歩留まり及び実装効率を向上させるためにさらなる改善が必要である。
本発明は、上記事情に鑑みて成されたものであって、電子部品を回路基板上に実装してなる電子部品実装体を容易かつ低コストに、高い電気的信頼性をもって効率的に製造できる方法を提供することを目的としている。
本発明は、上記課題を解決するために、外部実装端子としてのバンプを備えた電子部品を、熱可塑性樹脂からなる基材に実装した電子部品実装体の製造方法であって、前記電子部品を基材に対し加熱押圧することにより前記バンプを前記基材に埋入し、前記バンプの一部を前記電子部品と反対側の基材面に露出させるバンプ埋設工程と、前記バンプの一部が露出された基材面に導電材料を配することにより前記バンプと導電接続された導電体を形成する導電体形成工程とを含むことを特徴とする電子部品実装体の製造方法を提供する。
この製造方法によれば、まず電子部品のバンプを基材に貫通させてバンプの先端部を基材の反対面側に露出させ、その後、この露出したバンプに対して所定平面形状の導電体を形成するので、任意の大きさ及びピッチにて形成されたバンプに対して正確に位置決めされた導電体を形成でき、バンプと導電体との導電接続構造における電気的信頼性を向上させることができる。
また先の特許文献１に記載の技術のように、予めパターン形成された導電体に対して位置合わせしつつバンプの埋設を行う場合には、導電体やバンプが狭ピッチ化した場合にその位置合わせが困難になるという問題があるが、本発明に係る製造方法では、基材と電子部品との位置合わせは不要であるため、このような位置合わせの問題は生じない。
本発明の製造方法では、前記基材として、その厚さが、前記電子部品のバンプの、前記電子部品の表面からの突出高さと同等又は１０μｍ以下厚いものを用いることが好ましく、前記基材として、その厚さが、前記電子部品のバンプの、前記電子部品の表面からの突出高さと同等又は５μｍ以下厚いものを用いることがより好ましい。前記基材の厚さを上記範囲とすることで、電子部品を基材に対して加熱押圧した際に、バンプ側に形成されている電子部品の能動面に基材が熱溶着され、基材と電子部品とのパッキングがより確実に成される。
本発明の電子部品実装体の製造方法では、前記バンプ埋設工程において、前記バンプを前記基材に埋入した後、前記電子部品と反対側の基材表面を部分的に除去することにより、前記バンプの一部を前記電子部品と反対側の基材面に露出させることもできる。
この製造方法によれば、バンプの突出高さ又は基材の厚さにばらつきが生じている場合にも、基材表面を除去してバンプを確実に基材面に露出させることができる。また、加熱加圧状態でバンプが押し込まれることによりバンプ先端側の基材面に凹凸が生じることがあるが、このように基材表面を部分的に除去することでその凹凸も平坦化されるため、バンプと導電体との接続構造の信頼性を高め、また係る基材を介した他の回路基板等への実装も高い信頼性をもって行えるようになる。
本発明の電子部品実装体の製造方法では、前記基材表面を部分的に除去する工程が、化学研磨工程又はドライエッチング工程であることが好ましい。これらの処理を含む製造方法とするならば、基材の表面を除去するに際してその除去量を高精度に制御できるので、バンプの先端部を基材表面に良好に露出させることができるとともに、その露出高さが過大にならないよう制御することも容易になる。
本発明の電子部品実装体の製造方法では、前記導電体形成工程において、前記導電体を金属メッキ法により形成することができる。金属メッキ法により導電体を形成することで、数μｍ程度の厚膜の導電体を容易に形成できるため、処理速度及び製造コストの点で都合がよい。
本発明の電子部品実装体の製造方法では、前記導電体形成工程に先立って、前記基材を貫通して露出したバンプの一部を含む基材面領域に金属下地膜を形成する工程を有する製造方法とすることもできる。この製造方法によれば、バンプと導電体との間に金属下地膜が介在することとなるので、バンプと導電体との密着性を向上できるとともに、前記両部材の材質の選択幅が広がるので、導電体及びバンプにおける低抵抗化等の効果も得やすくなる。また、複数のバンプが電子部品に設けられている場合、それらに跨って金属下地膜が形成されるため、バンプ同士が短絡された状態となり、導電体形成工程中での静電気による回路の破壊を効果的に防止することもできる。
本発明の電子部品実装体の製造方法では、前記金属下地膜上に、電解メッキ法により前記導電体を形成することもでき、前記導電体を、無電解メッキ法により形成することもできる。
導電体は、電解メッキ法、無電解メッキ法のいずれにより形成してもよいが、上記金属下地膜を具備している場合には、係る金属下地膜を電極として用いた電解メッキ法により形成すると、導電体の形成効率を高めることができる。
本発明の電子部品実装体の製造方法では、前記導電体形成工程において、前記バンプの一部が露出された基材面にマスク材をパターン形成する工程と、前記マスク材をマスクとして用い、前記基材上に前記導電体を選択的に配する工程とを含むことができる。
この製造方法によれば、所定平面形状を具備した導電体を容易に形成できる。また係るマスク材を上記金属下地膜上に形成すれば、この金属下地膜を電極とした電解メッキにより容易にパターニングされた導電体を形成できる。
本発明の電子部品実装体の製造方法では、前記マスク材をパターン形成する工程が、前記基材上にフォトレジストを配する工程と、該フォトレジストを露光、現像する工程とを含んでおり、前記フォトレジストの露光を、前記基材を貫通して露出したバンプの一部を基準として行うことができる。この製造方法によれば、電子部品のバンプに対して直接に位置合わせを行ってマスク材の形成を行うため、極めて高精度にマスク材を形成することができ、従って得られる導電体の位置精度も良好なものとなる。これにより、バンプと導電体との接続構造における電気的信頼性を向上させることができる。上記フォトレジストとしては、基材上に塗布して用いる液状のものや、基材にラミネートして用いるドライフィルムタイプのいずれも適用できる。
本発明の電子部品実装体の製造方法では、前記フォトレジストの露光を行うに際して、当該露光工程の位置合わせに供するために前記電子部品に設けられた基準バンプを基準として用いることもできる。すなわち、基材を貫通したバンプのうち、予め基準バンプとして設けられたバンプを用いて露光工程の位置合わせを行うこともできる。このような基準バンプを用いるならば、導電体と接続されるバンプを微細化、狭ピッチ化した場合に特に有効である。すなわち、機能が異なる基準バンプの寸法やピッチは任意に設定できるため、常に位置合わせの基準として適切な基準バンプとすることができ、高精度の位置合わせを行うことが可能になる。
本発明の電子部品実装体の製造方法では、前記マスク材をパターン形成する工程が、前記基材上にフォトレジストを配する工程と、該フォトレジストを露光、現像する工程とを含んでおり、前記フォトレジストの露光を行うための基準マークを、前記基材を貫通して露出したバンプを基準にして設けることもできる。すなわち、露光工程における位置合わせ基準は、相対的にバンプに対して位置合わせされていればよいため、バンプが配列された領域から離れた位置に基準マークを設け、それに対して露光の位置合わせを行ってもよい。
本発明の電子部品実装体の製造方法は、前記フォトレジストを配するに先立って、前記基材を貫通して露出したバンプの一部を覆う保護部材を形成する工程を有するとともに、前記保護部材を含む前記基材上に前記フォトレジストを形成した後に、前記保護部材を除去する工程を有しており、前記保護部材を除去することで露出された前記バンプを基準として、前記フォトレジストの露光を行う製造方法とすることもできる。
この製造方法は、フォトレジストの露光工程において位置合わせ基準とされるバンプを予め保護部材によりマスキングしておき、フォトレジストを塗布した後にその保護部材を剥離してバンプを露出させるので、フォトレジストの下層側にあるバンプに対して位置合わせを行う場合に比して位置合わせの作業を容易かつ高精度に行えるようになる。従って本製造方法によれば、高精度に前記マスク材を形成でき、もって高精度に導電体を形成することができる。
本発明の電子部品実装体の製造方法では、前記バンプ埋設工程において、前記基材を貫通して露出するバンプの高さを１μｍ以上とすることが好ましい。１μｍ以上の高さをもってバンプを露出させることで、先の露光工程における位置合わせ基準として用いる場合に好適なものとなる。
次に本発明は、先に記載の本発明に係る電子部品実装体の製造方法により得られた電子部品実装体を、直接又は他の回路基板を介して電気光学パネルを構成する基板上に実装することを特徴とする電気光学装置の製造方法を提供する。
この製造方法によれば、駆動回路等が高い信頼性をもって実装された電気光学装置を容易に製造することができる。
次に本発明の電子部品実装体は、一面側に導電体を有する基材に、外部実装端子としてのバンプを備えた電子部品が実装されてなる電子部品実装体であって、前記電子部品のバンプが、前記基材を貫通して反対側へ露出されており、前記基材表面に露出されたバンプと前記導電体とが、金属下地膜を介して導電接続されていることを特徴とする。
この構成によれば、高精度に、かつ高い信頼性をもってバンプと導電体とが導電接続された電子部品実装体を提供することができる。
次に本発明は、先に記載の本発明の電子部品実装体が、直接又は他の回路基板を介して実装されていることを特徴とする電気光学装置を提供する。この構成によれば、信頼性に優れる実装構造を具備した電子部品を備えた電気光学装置が提供される。
次に、本発明は、先に記載の本発明の電子部品実装体、ないし本発明の電気光学装置を備えた電子機器を提供する。係る電子機器は、狭ピッチのバンプに対して導電接続構造が高精度に形成された電子部品実装体により高い信頼性を得ることができる。また、係る電子部品実装体を具備し、もって高い信頼性を実現した電気光学装置からなる表示部を具備したものとなる。
次に、本発明の実施の形態を、図面を参照して説明する。
以下の説明で参照する各図面は、本発明の各実施の形態の構成を模式的に示すものであり、その形状や寸法比は適宜変更して表示している。
＜電子部品実装体の製造方法＞
本発明に係る電子部品実装体の製造方法は、外部実装端子としてのバンプを備えた前記電子部品を、熱可塑性樹脂からなる基材に実装し、基材表面の導電体と前記電子部品とを接続することで電子部品実装体を得る方法であり、その特徴とするところは、前記電子部品のバンプを加熱しつつ前記基材に押圧して埋入し、当該バンプの一部を前記基材の反対側面に露出させるバンプ埋設工程と、前記バンプの一部が露出された基材面に導電材料を配することにより前記バンプと導電接続された導電体を形成する導電体形成工程とを有している点にある。
以下、本発明に係る電子部品実装体の製造方法を説明するが、本明細書では本発明に係る製造方法を前段のバンプ埋設工程と後段の導電体形成工程とに分けて説明することとし、前段のバンプ埋設工程の説明においては、その第１実施形態〜第３実施形態について説明し、その後、後段の導電体形成工程の説明においては、その第１実施形態及び第２実施形態について説明する。
（バンプ埋設工程；第１実施形態）
まず、図１の断面工程図を参照して本発明の実施形態について説明する。以下では、本発明に係る電子部品実装体の製造方法のうち、バンプ埋設工程の第１実施形態について詳細に説明する。
本実施形態では、まず、図１（ａ）に示すように、外部接続端子を成す複数（図示では７個）のバンプ１１を具備したＩＣチップ（電子部品）１０と、熱可塑性樹脂からなる基材１３とを用意する。このＩＣチップ１０は、例えばシリコン単結晶や化合物半導体単結晶等の半導体基板や、複数のセラミックス層の間に導体層を挟んで積層したセラミックス基板などにより構成され、そのバンプ１１形成面側が、電子回路構造を有した能動面とされている。ＩＣチップ１０の厚さは、半導体基板であれば１００〜８００μｍ程度であり、セラミックス基板であれば１〜５ｍｍ程度である。
バンプ１１は、導電材料により形成されていればよいが、後述する基材１３に押圧して埋め込まれるため十分な強度を有する金属材料により形成するのがよい。具体的には、Ｃｕ，Ｎｉ，Ａｕ，Ａｇ，Ａｌ等の金属材料を好適に用いることができる。あるいは、メッキ法によりＣｕ，Ｎｉ，Ａｌ等からなる芯体を形成し、この芯体の表面にＡｕ，Ａｇ，Ｓｎ等の薄膜を被覆した構成のバンプ１１を用いることもできる。バンプ１１は、例えば幅が１０〜２０μｍ程度、突出高さが１０〜２５μｍ程度であって、１５〜３０μｍ程度のピッチでＩＣチップ１０に形成されている。また、バンプ１１が設けられた領域以外のＩＣチップ１０の能動面には、酸化シリコンや窒化シリコン等からなるパッシべーション膜が、回路の保護を目的として形成されている。
基材１３は、熱可塑性樹脂からなるものであって、その構成材料としては、ポリエステル樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、芳香族ポリアミド樹脂、テトラフルオロエチレン、ポリイミド樹脂などを用いることができる。本実施形態では、基材１３はバンプ１１の突出高さに対し同等かやや厚く形成され、例えばバンプ１１の突出高さが２２μｍであれば、好ましくは２２〜３２μｍの範囲とされ、さらに好ましくは２２〜２７μｍの範囲とされる。このように基材１３の厚さをバンプ１１の突出高さと同等かやや厚くしておくことで、バンプ１１を基材１３に容易に貫通させることができ、後段の工程を効率的に行えるようになる。さらに、基材１３がバンプ１１の突出高さと同等か５μｍ程度厚いものとされるならば、熱可塑性樹脂である基材１３が、ＩＣチップ１０の能動面と溶着し、基材１３とＩＣチップ１０とのパッキングを確実なものとすることができる。
次に、図１（ｂ）に示すように、図示略の加熱押圧手段を用いてＩＣチップ１０を基材１３の一面側に加熱しつつ押圧する。このとき、ＩＣチップ１０を基材１３を構成する熱可塑性樹脂の軟化温度以上に加熱しながら押圧することで、バンプ１１が軟化若しくは溶融した基材１３を押し分けて内部に進入する。バンプ埋設時の加熱温度は、基材１３の材質にもよるが、通常は１２０〜４５０℃でバンプ１１の溶融温度以下の範囲である。また加熱に際しては、ＩＣチップ１０を能動面と反対側から加熱してもよく、基材１３を加熱してもよい。さらに押圧についても、ＩＣチップ１０側から押圧する場合に限定されず、基材１３を固定支持されたＩＣチップ１０に対して押圧してもよく、ローラ等により両者を加圧することもできる。
上記バンプ１１の挿入を続けて行い、ＩＣチップ１０の能動面が基材１３と当接すると、図１（ｃ）に示すように、バンプ１１は基材１３を貫通して反対側に露出し、基材１３の反対面（図示下面）との間に段差１１ａを形成する。このように基材１１の先端面が基材表面にて完全に露出されるようにするため、基材面から露出されるバンプ１１の高さが１μｍ以上となるようにバンプ１１の突出高さ及び基材１３の厚さを設定することが好ましい。前記露出部分の高さは、１μｍ以上３μｍ以下とすることが好ましく、３μｍを超えるとバンプ１１間に残る熱可塑性樹脂によって得られるバンプ１１間の絶縁効果が損なわれる。またバンプ１１の突出高さが大きくなると、バンプ１１の先端が露出された基材１３の表面における凹凸が大きくなるためにフォトレジストの塗布ムラや露光時のピントずれなど、パターン形成精度に不具合を生じやすくなる。
［バンプ埋設工程の第２実施形態］
次に、バンプ埋設工程の第２実施形態につき図２を参照して説明する。本実施形態において用いるＩＣチップ（電子部品）１０及び基材１３は図１に示したものとほぼ同様である。本実施形態は、前記実施形態に対して加熱押圧の条件とバンプの基材面からの露出方法が異なる。
まず図２（ａ）に示すように、ＩＣチップ１０及び基材１３を用意したならば、図示略の加熱押圧手段を用いて、図２（ｂ）に示すようにＩＣチップ１０を基材１３に対し押圧する。すると、ＩＣチップ１０又は基材１３が、基材１３を構成する熱可塑性樹脂の軟化点以上に加熱されているので、バンプ１１が基材１３中に挿入される。
本実施形態では、前記実施形態に対して加熱押圧条件のうち、加熱温度を所定量低くし、押圧時間を所定量短くすることにより、加熱押圧後に基板がバンプを覆うように加熱押圧する。
次に、基材１３のＩＣチップ１０と反対側面（図示下面）を部分的に除去する処理を施す。この処理は、例えば研磨液を用いた化学研磨法やプラズマ等を用いたドライエッチング法により行うことができ、これらの方法によれば基材１３の表面を所望量だけ除去することができる。
以上の工程により、図２（ｄ）に示すようにバンプ１１の一部が基材１３表面に露出され、基材面との間に、所定の高さに制御された段差１１ａを形成することができる。本実施形態の場合、バンプ１１の挿入後、基材１３の表面を部分的に除去することでバンプ１１を露出させるので、基材面からのバンプ１１の突出高さを高精度に制御できる利点がある。また、本実施形態の工程によれば、バンプ１１の突出高さのばらつきや基材１３の厚さのばらつきによってバンプ１１の露出状態にばらつきが生じるのを効果的に防止できる。さらにパターンの高精度化も実現できる。
またバンプ１１は加熱押圧により基材１３に挿入されるため、バンプ１１が挿入された周辺の基材１３は少なからず変形し、図２（ｃ）に示した状態において、基材１３の下面にバンプ１１に倣う凹凸が生じている場合があるが、上記の如く基材１３の表面を部分的に除去すれば、バンプ１１の露出とともに基材表面の平滑化も達成でき、後続の工程でバンプ１１と導電体とを容易に、かつ高い信頼性をもって導電接続することができるようになる。
［バンプ埋設工程の第３実施形態］
次に、上記バンプ埋設工程の第３実施形態につき図１を参照して説明する。本実施形態において用いるＩＣチップ（電子部品）１０及び基材１３は図１に示したものと同様である。本実施形態は、先の第１の実施形態で説明したバンプ埋設工程に、さらに化学研磨あるいはドライエッチングによって基材表面を部分的に除去する工程を追加した点において第１実施形態と異なっている。
本実施形態では、図１（ａ）〜（ｃ）に示したのと同様の工程により、基材１３に対してＩＣチップ１０のバンプ１１を挿入し、バンプ１１の先端部を基材１３の反対側面（ＩＣチップ１０と反対側面）に露出させる。そしてその後、バンプ１１の先端部が露出された基材１３の表面を部分的に除去する処理を施す。この処理は、例えば研磨液を用いた化学研磨法やプラズマ等を用いたドライエッチング法により行うことができ、これらの方法によれば基材１３の表面を所望量だけ除去することができる。
バンプ１１は加熱押圧により基材１３に挿入されるため、バンプ１１が挿入された周辺の基材１３は少なからず変形し、図１（ｃ）に示した状態において、特にバンプ１１の周辺に凹凸が生じている場合があるが、上記の如く基材１３の表面を部分的に除去すれば、バンプ１１の露出高さの制御とともに基材表面の平滑化も達成でき、後続の工程でバンプ１１と導電体とを容易に、かつ高い信頼性をもって導電接続することができるようになる。また、先の第２実施形態では、基材１３表面に露出されていないバンプ１１の先端部を、化学研磨法やドライエッチング法により露出することとしていたが、本実施形態では、予めバンプ１１の先端を露出させた状態で基材１３表面の部分除去を行うため、上記化学研磨工程やドライエッチング工程における処理時間を第２実施形態の方法に比して短縮することができ、製造効率の向上を図ることができる。
さらに本実施形態に係る製造方法によれば、基材面からのバンプ１１の突出高さを高精度に制御でき、またバンプ１１の突出高さのばらつきや基材１３の厚さのばらつきによってバンプ１１の露出状態にばらつきが生じるのを効果的に防止できる。さらにパターンの高精度化も実現できる。
（導電体形成工程；第１実施形態）
次に、図３及び図４を参照して、本発明に係る電子部品実装体の製造方法のうち、導電体形成工程の第１実施形態について説明する。なお、図３（ａ）〜（ｆ）、図４（ａ）〜（ｃ）は連続した工程を示す断面構成図である。
以下の導電体形成工程では、図１又は図２に示した工程により得られるＩＣチップ１０と基材１３とが一体に接合された部材を用いるが、本実施形態ではＩＣチップ１０の一面側に配列されたバンプ１１のうち、図示両端に配されたバンプ１１ｂ，１１ｂが後述の導電体と接続されないダミーバンプであるとして説明する。なお、このダミーバンプ１１ｂについても基材１３の表面にその先端部が露出されており、基材面との間に段差１１ｃを有している。
まず、図３（ａ）に示すように、先のバンプ埋設工程によりＩＣチップ１０を基材１３に固定した部材を得たならば、図３（ｂ）に示すようにバンプ１１及びダミーバンプ１１ｂが露出されている基材１３の表面（図示上面）に、金属下地膜１４をスパッタ法や蒸着法により形成する。この金属下地膜は、ＣｕやＴｉＷ、あるいはＣｒ，Ｍｏ，ＭｏＷ，Ａｕ，Ａｇ等の金属材料を用いて形成できる。また後続の工程においてはバンプ１１に導電接続される導電体とバンプ１１との密着性を向上させる作用を奏し、さらに導電体を電解メッキ法により形成する場合にはその電極としても利用できる。さらにまた、係る金属下地膜１４はバンプ１１間を短絡しているので、工程中で静電気が発生したとしてもＩＣチップ１０の回路構造を効果的に保護できる。
次に、図３（ｃ）に示すように、金属下地膜１４を覆うようにフォトレジスト１５を塗布する。このフォトレジストは後続の工程で導電体をパターン形成するためのマスク材となるものである。なお、本実施形態ではポジ型のレジストを用いた場合について説明するが、ネガ型のフォトレジストであっても構わない。
続いて、図３（ｄ）に示すように、フォトレジスト１５をマスク露光して、フォトレジスト１５中に露光部１５ｘを形成する。この露光部１５ｘはバンプ１１上の領域を含む領域に形成される。
本実施形態に係る製造方法においては、マスク材とするためにフォトレジストを露光するに際して、基材１３上に突出したダミーバンプ１１ｂを露光時の位置合わせ基準たる基準バンプとして用いるようになっている。例えば、ダミーバンプ１１ｂと基材１３表面との間の段差１１ｃに基準点を設定してフォトレジスト１５のマスク露光を行えば、極めて高精度に露光部１５ｘを形成できる。これにより、パターニングされたフォトレジスト１５をマスク材として用いて導電体を形成した場合の電気的信頼性を高めることができる。
次に、図３（ｅ）に示すように、フォトレジスト１５を現像して露光部１５ｘを除去し、バンプ１１上の領域に開口部１５ａを形成する。このときバンプ１１の位置では、バンプ１１上に成膜された金属下地膜１４が露出されている。次いで、図３（ｆ）に示すように、メッキ法を用いてＣｕやＡｕ、Ｓｎ等の金属材料を、開口部１５ａに対して選択的に配置し、所定平面形状の導電体１６を形成する。バンプ１１上に金属下地膜１４が形成されていない場合には、バンプ１１の材質との関係で導電体１６の形成材料の選択幅が狭まるおそれがあるが、本実施形態では金属下地膜１４が設けられていることで導電体１６の形成材料として種々の材料を用いることができるとともに、バンプ１１と導電体１６との接続構造における電気的信頼性も、両者の構成材料によらず高めることができる。
次に、図４（ａ）に示すように、フォトレジスト１５を剥離し、次いで図４（ｂ）に示すように導電体１６側からエッチング処理を施すことにより基材１３表面、及びダミーバンプ１１ｂ表面の金属下地膜１４を除去する。
次に、図４（ｃ）に示すように、導電体１６の表面に電解メッキ法等により保護絶縁膜以外の領域に表面保護層１７を形成する。基材１３上に既設の金属下地膜１４及び導電体１６を電極として電解メッキを行えば、導電体１６の表面に選択的に表面保護層１７を所望の膜厚にて形成できる。この表面保護層１７は、Ａｕ等の安定な金属材料により０．０１μｍ〜０．５μｍ程度の厚さに形成される。またこの表面保護層１７を良好な導電性を有する材料により形成すれば、導電体１６とともに構成する配線等の抵抗を低減できる。
次いで、表面保護層１７により被覆された導電体１６、及びダミーバンプ１１ｂを含む領域に保護絶縁膜２５を塗布形成し、本発明に係る電子部品実装体１０Ｐを得る。
なお、この保護絶縁膜２５は必要に応じて設けられるものである。例えば保護絶縁膜２５を設けない形態としては、基材１３を利用して電子部品実装体１０Ｐを他の回路基板等と接合する場合が挙げられる。この場合、導電体１６が設けられた側の基材１３の表面部分を軟化若しくは溶融させ、他の回路基板に固着させることでこの電子部品実装体１０Ｐを容易に他の回路基板に接合することができ、電子部品を極めて効率よく実装することができる。
［導電体形成工程の第２実施形態］
次に、図５及び図６を参照して、導電体形成工程の第２の実施形態について説明する。なお、図５（ａ）〜（ｆ）、図６（ａ）〜（ｅ）は連続した工程を示す断面構成図である。
本実施形態の導電体形成工程においても、上記実施形態と同様のＩＣチップ１０と基材１３とが一体に接合された部材を用いる。従ってＩＣチップ１０両端に配されたバンプ１１ｂ，１１ｂは、露光時の基準バンプとして用いられるダミーバンプである。
本実施形態に係る導電体形成工程では、まず図５（ａ）に示すようにＩＣチップ１０と基材１３とがバンプ１１を介して一体に接合された部材を用意し、次いで図５（ｂ）に示すように、ダミーバンプ１１ｂ，１１ｂをそれぞれ覆う保護部材１８，１８を形成する。この保護部材１８は、例えばマスキングテープ等の容易に剥離可能なもので構成される。なお、ダミーバンプ１１ｂが極めて微細なものである場合にはマスキングテープ等を貼着するのが困難になるが、ダミーバンプ１１ｂはバンプ１１と機能が異なるためバンプ１１を狭ピッチ化した場合にも微細化する必要はなく、バンプ１１からある程度離れた位置に十分な寸法を有するように形成しておけば問題ない。
次に、図５（ｃ）に示すように、上記保護部材１８、及びバンプ１１を含む基材１３上を覆うように金属下地膜１４を形成し、続いて金属下地膜１４を覆うようにフォトレジスト１９を塗布する。
次に、図５（ｄ）に示すように、ダミーバンプ１１ｂ上の保護部材１８を剥離する。すると、保護部材１８上に積層されていた金属下地膜１４及びフォトレジスト１９の一部は保護部材１８とともに除去され、ダミーバンプ１１ｂ，１１ｂが露出される。
次に、図５（ｅ）に示すように、上記工程で露出されたダミーバンプ１１ｂを基準バンプとして用い、フォトレジスト１９のマスク露光を行い、バンプ１１上を含む所定領域に露光部１９ｘを形成する。本実施形態では、ダミーバンプ１１ｂが露出された状態でその段差１１ｃ等を用いた位置合わせを行うので、図３に示した先の実施形態における露光工程に比しても高精度に露光マスクを位置決めすることができ、バンプ１１が狭ピッチで配列されている場合にも正確な位置に露光部１９ｘを形成することができる。
次に、図５（ｆ）に示すように、フォトレジスト１９を現像して露光部１９ｘを除去し、バンプ１１上を含む領域に開口部１９ａを形成する。この露光部１９ｘの除去により、開口部１９ａの底部に金属下地膜１４が露出される。
次いで、図６（ａ）に示すように、電解メッキ法によりＣｕ等の金属材料からなる導電体２０を形成する。電解メッキ法を用いるのは金属下地膜１４を電極として成膜することで開口部１９ａに対応する形状の導電体２０を容易に形成できるからである。
次に、図６（ｂ）に示すようにフォトレジスト１９を除去し、続いて図６（ｃ）に示すように基材１３上の金属下地膜１４を除去する。金属下地膜１４の一部は、導電体２０の下層側に残り、バンプ１１との密着層として機能する。
次に、図６（ｄ）に示すように、電解メッキ法により導電体２０の表面に表面保護層２１を形成する。この表面保護層２１の構成は先の実施形態の表面保護層１７と同様である。そして、図６（ｅ）に示すように導電体１６及びダミーバンプ１１を含む基材１３上の領域に保護絶縁膜２５を形成することで、本発明に係る電子部品実装体１０Ｐを得る。
以上詳細に説明したように、本発明に係る製造方法では、まずそのバンプ埋設工程において、ＩＣチップ１０のバンプ１１を基材１３に貫通させ、その先端部を基材１３の表面から突出させるので、後段の導電体成形工程での露光処理に際して、基材から突出したバンプ１１を基準として位置合わせを行うことができるため、導電体の選択形成を容易かつ高精度に行うことができ、これによって高い電気的信頼性をもってバンプ１１と導電体１６とが導電接続された電子部品実装体１０Ｐを得ることができる。
先の特許文献１に記載の技術では、基材に既設の導電パターンに対してバンプを位置合わせしてＩＣチップの実装を行うようになっていたため、バンプや導電パターンが狭ピッチ化された場合にそれらの位置合わせの困難性が著しく増加するという問題があったが、本製造方法によれば、基材１３の表面に露出されたバンプ１１に対して高い位置精度をもって導電体１６を配置できるので、バンプ１１の配列ピッチが狭い場合にも十分な精度をもって導電体１６を配置できる。
なお、上記実施の形態では、ＩＣチップ１０に設けられたダミーバンプ１１ｂを基準バンプとして用いてフォトレジストの露光処理を行う場合について説明したが、導電体１６と導電接続されるバンプ１１の１つ又は複数を基準バンプとして用いてもよいのは勿論である。さらには、基材１３上に突出したバンプ１１に対して位置合わせされた基準マークをレーザ加工等によりフォトレジスト１５に形成し、係る基準マークに対して露光マスクの位置合わせを行ってもよい。
＜電気光学装置＞
次に、図７から図１１を参照して、本発明に係る電気光学装置の実施の形態について説明する。
（第１構成例）
図７は、本発明に係る電気光学装置の第１の構成例を示す斜視構成図であり、図８は、図７のＢ−Ｂ’線に沿う部分断面構成図である。
図７に示す電気光学装置１００は、先の実施形態の製造方法により得られる電子部品実装体１０Ｐを具備したものである。ここで、電子部品実装体１０Ｐは、その電子構造領域に電気光学装置を駆動するための駆動信号を生成する回路を内包するもの（すなわち、液晶駆動用ＩＣチップの実装体）であることが望ましい。
本実施形態の電気光学装置１００は、液晶表示装置であり、図７及び図８に示すように、電気光学パネル（液晶パネル）１１０と、これに実装された回路基板（フレキシブル配線基板）１２０とを備えている。電気光学パネル１１０は、ガラスやプラスチックなどで構成される一対の基板１１１と１１２をシール材１１３によって貼り合わせてなり、両基板１１１と１１２の間には液晶（電気光学物質）１１４が封入されている。基板１１１の内面上には、ＩＴＯ（インジウム錫酸化物）などの透光性導電材料で構成された複数の画素電極１１１ａが配列形成され、その上に配向膜１１１ｂが成膜されている。また、基板１１２の内面上には上記と同様の材料で構成された透明電極１１２ａが形成され、その上に配向膜１１２ｂが被覆されている。また、図示は省略したが、基板１１１及び１１２の外面側には、偏光板や位相差板が配設されていてもよい。
一方、回路基板１２０は、絶縁基材１２１の表面（図示下面）上にＣｕなどで構成される配線パターン１２１ａを備えている。絶縁基材１２１はエポキシやポリイミドなどの熱硬化性樹脂、又はポリエステル、ポリアミド、芳香族ポリエステル、芳香族ポリアミド、テトラフロオロエチレン、ポリイミドなどの熱可塑性樹脂で構成される。配線パターン１２１ａは、電気光学パネル１１０に対する接続端子部１２１ｂなどの端子部分を除いて保護膜１２２により被覆されている。接続端子部１２１ｂは異方性導電膜１１７を介して基板１１１の表面上の配線１１１ｃに導電接続されている。
なお、この配線１１１ｃは、上記画素電極１１１ａ及び透明電極１１２ａに導電接続され、それぞれ基板１１１の基板張出部（基板１１２の外形よりも周囲に張り出した部分）に引き出されたものである。
絶縁基材１２１の配線パターン１２１ａが形成されている表面とは反対側の表面（図示上面）には、上記配線パターン１２１ａに導電接続された接続パッド１２３，１２４，１２５，１２６が露出している。そして、これらの接続パッドに各種の電子部品１２７，１２８が実装されている。接続パッド１２３，１２４には、上述の電子部品実装体１０Ｐが実装されている。この電子部品実装体１０Ｐは、加圧加熱ヘッドなどにより加熱された状態で回路基板１２０に対して押し付けられ、加圧される。これによって熱可塑性樹脂からなる基材１３の表面の一部が軟化若しくは溶解して、導電体３５，３６と接続パッド１２３，１２４との導電接続部分の周囲を熱可塑性樹脂の基材１３が覆い、電子部品実装体１０Ｐと絶縁基材１２１との間の隙間が完全に密閉される。このようにすると、アンダーフィル樹脂の注入作業が不要であるために実装作業が容易になり、また、ボイドの発生を抑制することができることから実装構造の電気的信頼性を高めることができる。なお、上記電子部品実装体１０Ｐの導電体３５，３６は、図４に示した導電体１６と表面保護層１７との積層構造物に相当するものである。
特に、本実施形態の回路基板の絶縁基材１２１が熱可塑性樹脂で構成されている場合、電子部品実装体１０Ｐの熱可塑性樹脂基材１３との溶着性が良好であることから、十分な保持力及び封止性能を備えた実装構造を得ることができる。
（第２構成例）
次に、図９を参照して本発明に係る電気光学装置の第２構成例について説明する。図９は、本構成例の電気光学装置の部分断面構成図であり、電気光学装置の全体構成に対しては、図７のＢ−Ｂ’線に沿う断面構造に相当する図である。
電気光学装置（液晶表示装置）２００は、電気光学パネル２１０と、これに実装された回路基板２２０とを有する。電気光学パネル２１０は、上記第１構成例の電気光学パネル１１０とほぼ同様の構造を有し、基板２１１，２１２、画素電極２１１ａ，透明電極２１２ａ、配向膜２１１ｂ，２１２ｂ、配線２１１ｃ、シール材２１３、液晶（電気光学物質）２１４、及び異方性導電膜２１７は第１構成例で説明したものと同様の構成部材であるため、説明を省略する。ただし、本構成例では、回路基板２２０が導電接続される入力配線２１１ｄが配線２１１ｃとは別途形成されている。
また、回路基板２２０においても、絶縁基材２２１、配線パターン２２１ａ、接続端子部２２１ｂ、保護膜２２２、接続パッド部２２３，２２４，２２５，２２６、及び、電子部品２２７，２２８，２２９は第１構成例で説明したものと同様の構成部材であるので、説明を省略する。
この構成例の電気光学装置２００では、電気光学パネル２１０を構成する一方の基板２１１の表面上に上記の電子部品実装体１０Ｐが直接実装されている点で、先の構成例とは異なっている。すなわち、電子部品実装体１０Ｐは、上記と同様に基板２１１の基板張出部上に引き出されてなる配線２１１ｃ及び上記の入力配線２１１ｄに対して導電体３５，３６を導電接続させた状態で基板２１１に直接実装されている。基板２１１はガラスやプラスチックなとで構成されるが、本実施形態では、電子部品実装体１０Ｐを基板２１１上に配置し、加圧加熱状態とすることによって、熱可塑性樹脂からなる基材１３の表層部を軟化若しく溶融することにより基板２１１に対して密着固定している。
そして、本発明に係る電子部品実装体１０Ｐは、ＩＣチップ１０のバンプ１１と導電体３５，３６とが高精度に高い信頼性を持って接続されているので、電気光学装置２００の信頼性向上に寄与するものである。
また本発明に係る電子部品実装体１０Ｐは、電気光学パネル２１０の基板２１１上に直接実装することが可能であるため、異方性導電膜を用いることなく実装することができ、実装コストを低減することができるとともに、効率的に実装を行うことができる。
（第３構成例）
次に、図１０を参照して本発明に係る電気光学装置の第３構成例について説明する。図１０は、本構成例の電気光学装置の部分断面構成図であり、電気光学装置の全体構成に対しては、図７のＢ−Ｂ’線に沿う断面構造に相当する図である。
電気光学装置（液晶表示装置）３００は、電気光学パネル３１０と、これに実装された回路基板３２０とを有する。電気光学パネル３１０は、上記第１構成例の電気光学パネル１１０とほぼ同様の構造を有し、基板３１１，３１２、透明電極３１１ａ，画素電極３１２ａ、配向膜３１１ｂ，３１２ｂ、配線３１１ｃ、シール材３１３、液晶（電気光学物質）３１４、及び異方性導電膜３１７は第１構成例で説明したものと同様の構成部材であるため、説明を省略する。
また、回路基板３２０においても、絶縁基材３２１、配線パターン３２１ａ、保護膜３２２、接続パッド部３２３，３２５，３２６、及び、電子部品３２７，３２８は第１構成例で説明したものと同様の構成部材であるので、説明を省略する。
この構成例の電気光学装置３００では、電気光学パネル３１０の配線３１１ｃと、回路基板３２０の接続パッド３２３とに電子部品実装体１０Ｐが実装され、その結果、回路基板３２０が電子部品実装体１０Ｐを介して電気光学パネル３１０に接続された態様となっている。図示例では、電子部品実装体１０Ｐの一端は、先の第１実施形態と同様に直接回路基板３２０上に実装されており、他の一端は異方性導電膜３１７を介して配線３１１ｃに導電接続されている。ただし、電子部品実装体１０Ｐの導電体３５を直接に配線３１１ｃに接続してもよいのは勿論である。
そして、本発明に係る電子部品実装体１０Ｐは、ＩＣチップ１０のバンプ１１と導電体３５，３６とが高精度に高い信頼性を持って接続されているので、電気光学装置３００の信頼性向上に寄与するものである。
（第４構成例）
次に、図１１を参照して本発明に係る電気光学装置の第４構成例について説明する。図１１は、本構成例の電気光学装置の部分断面構成図であり、電気光学装置の全体構成に対しては、図７のＢ−Ｂ’線に沿う断面構造に相当する図である。
本例の電気光学装置（液晶表示装置）４００は、電気光学パネル４１０と、これに実装された回路基板４２０とを有する。電気光学パネル４１０は、上記第２構成例の電気光学パネル２１０とほぼ同様の構造を有し、基板４１１，４１２、透明電極４１１ａ，画素電極４１２ａ、配向膜４１１ｂ，４１２ｂ、配線４１１ｃ、シール材４１３、液晶（電気光学物質）４１４、及び異方性導電膜４１７は第２構成例で説明したものと同様の構成部材であるため、説明を省略する。
また、回路基板４２０においても、絶縁基材４２１、配線パターン４２１ａ、接続端子部４２１ｂ、保護膜４２２、接続パッド部４２３，４２４，４２５，４２６、及び、電子部品４２７，４２８，４２９は第２構成例で説明したものと同様の構成部材であるので、説明を省略する。
この構成例の電気光学装置４００では、電気光学パネル４１０を構成する一方の基板４１１の表面上に上記の電子部品実装体１０Ｐが直接実装されている点で、第１構成例とは異なっており、電子部品実装体１０ＰのＩＣチップ側基材面で回路基板４２０と接続されている点において第２構成例と異なっている。
電子部品実装体１０Ｐは、上記と同様に基板４１１の基板張出部上に引き出されてなる配線４１１ｃに対して導電体３５を導電接続させた状態で基板４１１に直接実装されている。基板４１１はガラスやプラスチックなとで構成されるが、本実施形態では、電子部品実装体１０Ｐを基板４１１上に配置し、加圧加熱状態とすることによって、熱可塑性樹脂からなる基材１３の表層部を軟化若しく溶融することにより基板４１１に対して密着固定している。
また電子部品実装体１０Ｐには、基材１３表面に設けられた導電体３６と接続された接続パッド部３６Ｅが設けられている。この接続パッド部３６Ｅには回路基板４２０の接続端子部４２１ｂが導電接続されている。本構成例では、電気光学パネル４１１の基板４１１上に電子部品実装体１０Ｐを直接実装し、この電子部品実装体１０Ｐに回路基板４２０を実装しているため、電気光学パネル４１０に対する実装が１回で済むといった利点がある。
そして、本発明に係る電子部品実装体１０Ｐは、ＩＣチップ１０のバンプ１１と導電体３５，３６とが高精度に高い信頼性を持って接続されているので、電気光学装置４００の信頼性向上に寄与するものである。また本発明に係る電子部品実装体１０Ｐは、電気光学パネル４１０の基板４１１上に直接実装することが可能であるため、異方性導電膜を用いることなく実装することができ、実装コストを低減することができるとともに、効率的に実装を行うことができる。
＜電子機器＞
次に、図１２及び図１３を参照して、本発明に係る電子機器の実施形態について説明する。この実施形態では、上記電気光学装置（液晶装置２００）を表示手段として備えた電子機器について説明する。
（第１構成例）
図１２は、本実施形態の電子機器における液晶装置２００に対する制御系（表示制御系）の全体構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源２９１と、表示情報処理回路２９２と、電源回路２９３と、タイミングジェネレータ２９４と、光源制御回路２９５とを含む表示制御回路２９０を有する。また、上記と同様の液晶装置２００には、上述の構成を有する液晶パネル２１０を駆動する駆動回路２１０Ｄか設けられている。この駆動回路２１０Ｄは、上記のように液晶パネル２１０に直接実装されている電子部品実装体１０Ｐの半導体ＩＣチップで構成されている。ただし、駆動回路２１０Ｄは、上記のような態様の他に、パネル表面上に形成された回路パターン、或いは、液晶パネルに導電接続された回路基板に実装された半導体ＩＣチップ若しくは回路パターンなどによっても構成することができる。
表示情報出力源２９１は、ＲＯＭ（Read only memory）やＲＡＭ（RandomAccessMemory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路２９２に供給するように構成されている。
表示情報処理回路２９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路２１０Ｄへ供給する。駆動回路２１０Ｄは、走査線駆動回路、信号線駆動回路及び検査回路を含む。また、電源回路２９３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
光源制御回路２９５は、外部から導入される制御信号に基づいて、電源回路２９３から供給される電力を照明装置２８０の光源部２８１（具体的には発光ダイオードなど）に供給する。この光源制御回路２９５は、上記制御信号に応じて光源部２８１の各光源の点灯／非点灯を制御する。また、各光源の輝度を制御することも可能である。光源部２８１から放出された光は導光板２８２を介して液晶パネル２１０へ照射される。
（第２構成例）
次に、図１３は、本発明に係る電子機器の一実施形態である携帯電話の外観を示す。この電子機器１３００は、表示部１３０１、操作部１３０２、受話部１３０３、及び送話部１３０４を有しており、表示部１３０１は、上記した液晶装置２００により構成され、従って液晶パネル２１０と接続された回路基板２２０を具備している。そして、表示部１３０１の表面において、回路基板２２０上のＩＣチップにより駆動制御される液晶パネル２１０を視認できるように構成されている。
尚、本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記電気光学装置は、パッシブマトリクス型のほか、アクティブマトリクス型の液晶表示装置（例えばＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた漱晶表示装置）にも同様に邁用することが可能である。また、液晶表示装置だけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマデイスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emittion Display及びSurface-Conduction Electron-Emitter Display）などの各種の電気光学装置においても本発明に係る電子部品実装体、並びに電気光学装置の製造方法を同様に適用することが可能である。
図１は、実施形態に係るバンプ埋設工程を説明するための断面構成図。 図２は、同、バンプ埋設工程の他の形態を説明するための断面構成図。 図３は、実施形態に係る導電体形成工程を説明するための断面構成図。 図４は、実施形態に係る導電体形成工程を説明するための断面構成図。 図５は、同、導電体形成工程の他の形態を説明するための断面構成図。 図６は、同、導電体形成工程の他の形態を説明するための断面構成図。 図７は、電気光学装置の一構成例を示す斜視構成図。 図８は、図７のＢ−Ｂ’線に沿う断面構成図。 図９は、電気光学装置の第２構成例を示す断面構成図。 図１０は、同、第３構成例を示す断面構成図。 図１１は、同、第４構成例を示す断面構成図。 図１２は、電気光学装置の制御系を示す説明図。 図１３は、電子機器の一例を示す斜視構成図。
符号の説明
１０ 電子部品、１１ バンプ、１１ａ，１１ｃ 露出部、１１ｂ 基準バンプ、１３ 基材、１４ シード層（金属下地膜）、１５，１９ マスク材、１５ｘ，１９ｘ 露光部、１５ａ，１９ａ 開口部、１６，２０ 回路パターン（導電体）、１７，２１ 表面保護層、１８ 保護部材、２５ 保護絶縁膜（封止部材）

Claims (17)

  1. 外部実装端子としてのバンプを備えた電子部品を、熱可塑性樹脂からなる基材に実装した電子部品実装体の製造方法であって、
    前記電子部品を基材に対し加熱押圧することにより前記バンプを前記基材に埋入し、前記バンプの一部を前記電子部品と反対側の基材面に露出させるバンプ埋設工程と、
    前記バンプの一部が露出された基材面に導電材料を配することにより前記バンプと導電接続された導電体を形成する導電体形成工程と
    を含むことを特徴とする電子部品実装体の製造方法。
  2. 前記基材として、その厚さが、前記電子部品のバンプの、前記電子部品の表面からの突出高さと同等又は１０μｍ以下厚いものを用いることを特徴とする請求項１に記載の電子部品実装体の製造方法。
  3. 前記基材として、その厚さが、前記電子部品のバンプの、前記電子部品の表面からの突出高さと同等又は５μｍ以下厚いものを用いることを特徴とする請求項１に記載の電子部品実装体の製造方法。
  4. 前記バンプ埋設工程において、
    前記バンプを前記基材に埋入した後、前記電子部品と反対側の基材表面を部分的に除去することにより、前記バンプの一部を前記電子部品と反対側の基材面に露出させることを特徴とする請求項１から３のいずれか１項に記載の電子部品実装体の製造方法。
  5. 前記基材表面を部分的に除去する工程が、化学研磨工程又はドライエッチング工程であることを特徴とする請求項４に記載の電子部品実装体の製造方法。
  6. 前記導電体形成工程において、前記導電体を金属メッキ法により形成することを特徴とする請求項１から５のいずれか１項に記載の電子部品実装体の製造方法。
  7. 前記導電体形成工程に先立って、前記基材を貫通して露出したバンプの一部を含む基材面領域に金属下地膜を形成する工程を有することを特徴とする請求項１から６のいずれか１項に記載の電子部品実装体の製造方法。
  8. 前記金属下地膜上に、電解メッキ法により前記導電体を形成することを特徴とする請求項７に記載の電子部品実装体の製造方法。
  9. 前記導電体を、無電解メッキ法により形成することを特徴とする請求項６又は７に記載の電子部品実装体の製造方法。
  10. 前記導電体形成工程において、
    前記バンプの一部が露出された基材面にマスク材をパターン形成する工程と、
    前記マスク材をマスクとして用い、前記基材上に前記導電体を選択的に配する工程と
    を含むことを特徴とする請求項１から９のいずれか１項に記載の電子部品実装体の製造方法。
  11. 前記マスク材をパターン形成する工程が、前記基材上にフォトレジストを配する工程と、該フォトレジストを露光、現像する工程とを含んでおり、
    前記フォトレジストの露光を、前記基材を貫通して露出したバンプの一部を基準として行うことを特徴とする請求項１０に記載の電子部品実装体の製造方法。
  12. 前記フォトレジストの露光を行うに際して、前記電子部品に設けられた基準バンプを基準として位置合わせを行うことを特徴とする請求項１１に記載の電子部品実装体の製造方法。
  13. 前記マスク材をパターン形成する工程が、前記基材上にフォトレジストを配する工程と、該フォトレジストを露光、現像する工程とを含んでおり、
    前記フォトレジストの露光を行うための基準マークを、前記基材を貫通して露出したバンプを基準にして設けることを特徴とする請求項１０に記載の電子部品実装体の製造方法。
  14. 前記バンプ埋設工程において、前記基材を貫通して露出するバンプの高さを１μｍ以上とすることを特徴とする請求項１から１３のいずれか１項に記載の電子部品実装体の製造方法。
  15. 前記フォトレジストを配するに先立って、前記基材を貫通して露出したバンプの一部を覆う保護部材を形成する工程を有するとともに、前記保護部材を含む前記基材上に前記フォトレジストを形成した後に、前記保護部材を除去する工程を有しており、
    前記保護部材を除去することで露出された前記バンプを基準として、前記フォトレジストの露光を行うことを特徴とする請求項１２又は１３に記載の電子部品実装体の製造方法。
  16. 一面側に導電体を有する基材に、外部実装端子としてのバンプを備えた電子部品が実装されてなる電子部品実装体であって、
    前記電子部品のバンプが、前記基材を貫通して反対側へ露出されており、
    前記基材表面に露出されたバンプと前記導電体とが、金属下地膜を介して導電接続されていることを特徴とする電子部品実装体。
  17. 請求項１６に記載の電子部品実装体が、直接又は他の回路基板を介して実装されていることを特徴とする電気光学装置。
JP2004114117A 2004-04-08 2004-04-08 電子部品実装体の製造方法、及び電気光学装置 Expired - Lifetime JP3835460B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004114117A JP3835460B2 (ja) 2004-04-08 2004-04-08 電子部品実装体の製造方法、及び電気光学装置
US11/098,120 US7422974B2 (en) 2004-04-08 2005-04-04 Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device
TW094111059A TWI281720B (en) 2004-04-08 2005-04-07 Electronic part mounted body, method for manufacturing the same and optoelectronic device
KR1020050028820A KR100707587B1 (ko) 2004-04-08 2005-04-07 전자 부품 실장체의 제조 방법 및 전기 광학 장치
CNB2005100632981A CN100450330C (zh) 2004-04-08 2005-04-08 电子部件装配体的制造方法及电光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114117A JP3835460B2 (ja) 2004-04-08 2004-04-08 電子部品実装体の製造方法、及び電気光学装置

Publications (2)

Publication Number Publication Date
JP2005302869A true JP2005302869A (ja) 2005-10-27
JP3835460B2 JP3835460B2 (ja) 2006-10-18

Family

ID=35059543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114117A Expired - Lifetime JP3835460B2 (ja) 2004-04-08 2004-04-08 電子部品実装体の製造方法、及び電気光学装置

Country Status (5)

Country Link
US (1) US7422974B2 (ja)
JP (1) JP3835460B2 (ja)
KR (1) KR100707587B1 (ja)
CN (1) CN100450330C (ja)
TW (1) TWI281720B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902603B2 (en) * 2004-02-06 2014-12-02 Carmen Rapisarda Solder and lead free electronic circuit and method of manufacturing same
KR100722624B1 (ko) * 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
KR100797698B1 (ko) * 2005-09-27 2008-01-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP4603522B2 (ja) * 2006-09-25 2010-12-22 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置及び電子機器
CN102097334B (zh) * 2009-12-14 2013-10-16 日本特殊陶业株式会社 布线基板的制造方法及针脚排列装置
WO2012121113A1 (ja) * 2011-03-04 2012-09-13 シャープ株式会社 電子回路基板、表示装置および配線基板
KR101954985B1 (ko) * 2012-09-17 2019-03-08 삼성디스플레이 주식회사 디스플레이 장치
CN108398818B (zh) * 2017-02-06 2021-04-27 精工爱普生株式会社 电光装置以及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474936B2 (ja) 1994-10-07 2003-12-08 株式会社東芝 実装用印刷配線板およびその製造方法
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6762249B1 (en) * 1999-08-25 2004-07-13 Hitachi Chemical Company, Ltd. Wiring-connecting material and process for producing circuit board with the same
JP3891743B2 (ja) 1999-09-20 2007-03-14 松下電器産業株式会社 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP2003124259A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3960076B2 (ja) * 2002-02-27 2007-08-15 松下電器産業株式会社 電子部品実装方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003324126A (ja) 2002-05-02 2003-11-14 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置

Also Published As

Publication number Publication date
KR20060045552A (ko) 2006-05-17
TW200539364A (en) 2005-12-01
CN1681377A (zh) 2005-10-12
US7422974B2 (en) 2008-09-09
TWI281720B (en) 2007-05-21
KR100707587B1 (ko) 2007-04-13
CN100450330C (zh) 2009-01-07
US20050224561A1 (en) 2005-10-13
JP3835460B2 (ja) 2006-10-18

Similar Documents

Publication Publication Date Title
JP4888462B2 (ja) 電子部品の実装構造
US8362488B2 (en) Flexible backplane and methods for its manufacture
US8016181B2 (en) Method of producing electro-optical device using anisotropic conductive adhesive containing conductive particles to bond terminal portions and electro-optical device
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP2002118138A (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
JP5125314B2 (ja) 電子装置
JP4487875B2 (ja) 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
US20090115055A1 (en) Mounting structure of electronic component
KR20040018158A (ko) 반도체 장치의 실장 방법, 반도체 장치의 실장 구조, 전기광학 장치, 전기 광학 장치의 제조 방법 및 전자 기기
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
US20050067635A1 (en) Method of manufacturing electronic component, method of manufacturing electro-optical device, electronic component, and electro-optical device
JPH1096944A (ja) 電気的接続構造および液晶表示装置
JPH06224256A (ja) 半導体装置
TWI792738B (zh) 具有發光二極管的顯示模組及其製作方法
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JP4370994B2 (ja) 実装基板、および表示装置
JP2008159733A (ja) 電子部品実装体の製造方法、電子部品実装体、及び、電気光学装置の製造方法
JPH095769A (ja) 電子素子の配線接続構造
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
CN116941335A (zh) 线路板及其制备方法和功能背板
JP2004177578A (ja) 電子モジュール
JP2004140332A (ja) 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JPH06180459A (ja) 液晶表示装置の実装構造及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060717

R150 Certificate of patent or registration of utility model

Ref document number: 3835460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term