JP3474936B2 - 実装用印刷配線板およびその製造方法 - Google Patents
実装用印刷配線板およびその製造方法Info
- Publication number
- JP3474936B2 JP3474936B2 JP24445894A JP24445894A JP3474936B2 JP 3474936 B2 JP3474936 B2 JP 3474936B2 JP 24445894 A JP24445894 A JP 24445894A JP 24445894 A JP24445894 A JP 24445894A JP 3474936 B2 JP3474936 B2 JP 3474936B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- wiring board
- layer
- wiring pattern
- conductive bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
用印刷配線板の製造方法に係り、さらに詳しくは、配線
パターンの端子部が実装面に導出された実装用印刷配線
板、および実装用印刷配線板の製造方法に関する。
品を配線板に搭載・実装して成る実装回路装置は、電子
機器類の回路部品として広く実用に供せられている。そ
して、この種の実装回路装置の構成には、回路の高密度
化もしくはコンパクト化などの要求に対応して、いわゆ
る多層型配線板が利用されている。より具体的には、た
とえばコンピュータなどの電子回路では、半導体素子間
に高速な信号伝搬ができるように、配線長を短くする高
密度実装手段が採られている。つまり、半導体素子をベ
アチップのまま実装して実装面積を小さくする一方、配
線幅の小さな配線板を用いて実装密度を上げながら、配
線長を短くして回路の高密度化などに対応している。
に、次のような手段で製造されている。すなわち、絶縁
性基板の両面に張られた銅箔を、それぞれ配線パターニ
ングした後、その配線パターニング面上に絶縁シート
(たとえばプリプレグ層)を介して銅箔を積層,配置
し、加熱加圧により一体化する。次いで、前記積層体
に、たとえばドリルなどで孔明け加工を施した後、化学
メッキ法で孔の内壁面を金属層化し、さらに電気メッキ
で厚付けして、内層配線パターンと外層配線パターンと
の配線層間の電気的接続を行う。その後、表面銅箔につ
いて、端子部(接続用パッド)を含む配線パターニング
を行い多層型配線板を得ている。なお、より配線パター
ン層の多い多層型配線板の場合は、中間に介挿させる両
面型配線板数を増加する方式で製造されている。
板として、たとえばセラミックスを層間絶縁体層とした
配線基板面に、たとえばポリイミド系樹脂を層間絶縁体
層とする薄膜多層配線層を積層・一体化した構成の配線
板も実装用に供せられている。 また、上記によって製
造された多層型印刷配線板に、半導体素子( LSI)をベ
アチップのまま実装して高密度実装を図る場合は、ベア
チップの入出力端子側に半田でバンプを設け、この半田
バンプを介して多層型印刷配線板面の端子部(パッド)
と接続している。
田バンプを介したベアチップの実装手段では、実装する
ベアチップの入出力端子のサイズ合わせた微小サイズの
半田バンプが要求されるので、半田バンプの形成が煩雑
化するばかりでなく、半田バンプの形状・サイズおよび
位置・精度などの点から歩留まりにも問題がある。一
方、配線板においては、高密度実装化に対応して、配線
幅の狭小化だけでなく、ベアチップの入出力端子を接続
する端子部(パッド)の微小化もしくは端子部(パッ
ド)間の狭小化が要求される。そして、この多層型配線
板においては、前記配線密度の向上、および実装密度の
向上を考慮すると、配線パターン層間を連結するスルホ
ール径にも自ずから限界があり、直径0.10mm程度にスル
ホール径を設定する場合、たとえばNCドリルマシン加工
を適用し得ないので、別途、新たな加工装置もしくは加
工手段が要求されることになる。いずれにしても、従来
知られている構成の多層型配線板、もしくは従来の製造
手段で形成される多層型配線板の場合は、実装回路装置
の高密度化やコンパクト化のうえで問題がある。
ので、信頼性の高い高密度配線および高密度実装を可能
とした実装用配線板およびその製造方法の提供を目的と
する。
板は、少なくとも一層の配線パターン層を有する基板本
体と、前記基板本体の少なくとも一主面に設けられた電
子部品実装領域と、前記基板本体の前記一主面に導出配
置されて実装電子部品の入出力端子に接続する端子部と
を具備する実装用印刷配線板であって、前記端子部は、
配線パターン面に一端が電気的に接続して突設され、層
間絶縁体層を貫挿して突出した先端部を有する導電性バ
ンプの前記先端部で構成されていること、あるいは前記
端子部は、配線パターン面に一端が電気的に接続して突
設され、先端部が層間絶縁体層を貫挿して突出しかつ低
接触抵抗性の金属層で被覆された導電性バンプの前記金
属層で被覆された先端部で構成されていることを特徴と
する。
配線パターン面に導電性バンプを形成する工程と、前記
形成された導電性バンプを有する配線パターン面に絶縁
性合成樹脂シートを積層・配置し、積層方向に加圧しか
つ加熱して前記導電性バンプの先端部を、電子部品の入
出力端子に接続する端子部として前記絶縁性合成樹脂シ
ートの厚さ方向に貫挿して突出させる工程とを具備して
成るか、もしくは配線パターン面に導電性バンプを形成
する工程と、前記形成された導電性バンプを有する配線
パターン面に絶縁性合成樹脂シートを積層・配置し、積
層方向に加圧しかつ加熱して前記導電性バンプの先端部
を、前記絶縁性合成樹脂シートの厚さ方向に貫挿して突
出させる工程と、前記突出させた先端部を、電子部品の
入出力端子に接続する端子部とするように低接触抵抗性
金属のめっき層で被覆する工程とを具備して成ることを
特徴とする。
択的な金属メッキなどによっても形成し得るが、たとえ
ば導電性ペーストなど導電性組成物による形成が簡便で
ある。そして、このような導電性ペーストとしては、た
とえば銀,金,銅,半田粉などの導電性粉末、これらの
合金粉末もしくは複合(混合)金属粉末と、たとえばポ
リカーボネート樹脂,ポリスルホン樹脂,ポリエステル
樹脂,フェノキシ樹脂,フェノール樹脂,ポリイミド樹
脂などのバインダー成分とを混合して調製されたものが
挙げられる。
(たとえば円錐状もしくは柱状体など)の導電性バンプ
の形設は、たとえば比較的厚いメタルマスクを用いた印
刷法により、アスペクト比の高い突起を形成でき、その
突起の高さ,径,および分布は、形成する貫挿型の端子
部(パッド)および配線パターン層間の接続部の構成に
応じて適宜設定される。具体的には最終的に構成する、
貫挿型の端子部や層間配線部の配置構造などを考慮して
決められ、たとえば合成樹脂系シートが、ガラスクロス
入りのBステージエポキシ樹脂層の場合、このBステー
ジエポキシ樹脂層厚の 180〜 220%程度の高さが好まし
い。なお、前記突起状の導電性バンプ配置は、たとえば
厚さ 5mm程度のステンレス板の所定位置に、 0.3mmの孔
を明けて成るマスクを筐体の全面に配置し、この筐体内
に収容した導電性ペーストを加圧して、前記マスクの孔
から導電性ペーストを押し出す構成の、いわゆるスタン
プ方式で行うことも可能である。
され、端子部および層間接続部を形成するとともに、基
板本体を構成する合成樹脂系シートとしては、たとえば
熱可塑性樹脂フイルム(シート)が挙げられ、その厚さ
は25〜 300μm 程度が好ましい。ここで、熱可塑性樹脂
シートとしては、たとえばポリカーボネート樹脂,ポリ
スルホン樹脂,熱可塑性ポリイミド樹脂,4フッ化ポリ
エチレン樹脂,6フッ化ポリプロピレン樹脂,ポリエー
テルエーテルケトン樹脂などのシート類が挙げられる。
また、硬化前状態に保持される熱硬化性樹脂シートとし
ては、エポキシ樹脂,ビスマレイミドトリアジン樹脂,
ポリイミド樹脂,フェノール樹脂,ポリエステル樹脂,
メラミン樹脂,あるいはブタジェンゴム,ブチルゴム,
天然ゴム,ネオプレンゴム,シリコーンゴムなどの生ゴ
ムのシート類が挙げられる。これら合成樹脂は、単独で
もよいが絶縁性無機物や有機物系の充填物を含有しても
よく、さらにガラスクロスやマット、有機合成繊維布や
マット、あるいは紙などの補強材と組み合わせて成るシ
ートであってもよい。
ート表面に貫挿・露出させ、端子部(パッド)を形成す
るに当たっては、次のような手段を採ることが好まし
い。すなわち、突起状の導電性バンプを形設した基体面
へ、合成樹脂系シート主面を対接させて積層配置し、こ
の積層体の両側に当て板として寸法や変形の少ない、た
とえばステンレス板,真鍮板などの金属板、たとえばポ
リイミド樹脂板(シート),ポリテトラフロロエチレン
樹脂板(シート)などの耐熱性樹脂板を配置して加圧し
て、突起状の導電性バンプ先端側を合成樹脂系シートの
厚さ方向に貫挿させることにより形成できる。
電子部品の入出力端子と電気的に接続される端子部(パ
ッド)は、印刷法などで微細に形成され、かつ絶縁体層
を貫挿した導電性バンプの先端部で形成されている。つ
まり、端子部(パッド)は、埋め込み導出形で配線板面
に露出されている。そして、前記導電性バンプが、比較
的微細な形状および微小なピッチで設置し得ることに伴
って、配線密度および実装密度の向上も併せて図り得
る。また、配線板面の端子部をスルホールによって導出
しないため、そのスルホール形成に伴う配線領域および
実装領域の低減も解消することになり、前記配線密度お
よび実装密度の向上がさらに助長されることになる。
法によれば、微細なスルホール形設の加工およびスルホ
ール内壁面への導電性層形成など煩雑な工程が大幅に省
略されながら、微細な形状および微小なピッチで所要の
端子部(パッド)が設置され、かつ信頼性の高い実装用
配線板を歩留まりよく提供し得ることになる。
3 (a), (b)、図4 (a)〜 (f)を参照して本発明の実施
例を説明する。
様例を模式的に示したものである。
厚さ18μm の電解銅箔、ポリマータイプの銀系ペースト
(商品名:ケミタイトMS-89.東芝ケミカルKK製)、厚さ
100μm のステンレス鋼板の所定位置に 0.1mm径の孔を
明けて成るメタルマスクをそれぞれ用意した。そして、
前記電解銅箔面に、メタルマスクを位置決め配置して、
銀系ペーストを印刷して突起状の導電性バンプを被着形
成した。前記印刷した導電性バンプが乾燥後、同一のメ
タルマスクを用いて同一位置に再度印刷する方法を4回
繰り返し、高さ60〜 100μm の略円錐状の導電性バンプ
を、ほぼ方形に形成した。
前記電解銅箔1の導電性バンプ2形成面側に、基板本体
を成す厚さ50μm の合成樹脂シート3、たとえばテフロ
ン樹脂−ガラスクロス系プリプレグを積層配置した。こ
の積層体を、 180℃に保持した熱プレス機の熱板間にセ
ットし、約1.96×106 Paで加圧してそのまま15分間保持
し、図1(b) に断面的に示すような、導電性バンプ2先
端部が合成樹脂シート3層を貫挿して他の面に露出した
積層板を得た。
電極とし、電気めっき法によって、貫挿・露出している
導電性バンプ2先端部面に、ニッケルおよび金を順次電
気めっきし、図1(c) に断面的に示すごとく、低抵抗体
層4を被覆形成した。次いで、前記積層板の電解銅箔1
面にエッチングレジストを印刷し、その電解銅箔1の選
択的なエッチングを行って、配線パターニングしてか
ら、前記エッチングレジストをアルカリ水溶液で剥離除
去して、図1(d) に断面的に示すような、実装用配線板
5を得た。
に透視的に示すごとく、一方の主面(表面)には、表面
を低抵抗体層4で被覆された端子部(パッド)6が露出
し、他方の主面(裏面)には、端子部6と接続する配線
パターン7が形設された構成を成している。そして、前
記端子部6は、図2 (b)に断面的に示すように、実装さ
れる電子部品、たとえば LSI(半導体)ベアチップ8の
入出力端子8aに対接させ、金属間の接合によって電気的
な接続がなされる。
板5と、同じく実施例1で電解銅箔1面に導電性バンプ
2を形成する手段および基板本体を成す合成樹脂系シー
ト3の位置決め積層手段などとを組み合わせた多層配線
型の実装用配線板の構成例である。
配線板の製造方法の実施態様例を模式的に示したもので
あり、前記実施例1で示した手法によって構成した多層
配線型の本体部9と前記実装用配線板5とを、図3 (a)
に断面的に示すごとく、位置決め・積層配置する。次い
で、前記積層体を、 180℃に保持した熱プレス機の熱板
間にセットし、約 4.0×106 Paで加圧してそのまま15分
間保持し、図3(b) に断面的に示すような、一方の主面
に、内層配線パターンに電気的に接続する端子部(パッ
ド)6が露出して成る多層配線型の実装用配線板10を得
た。なお、この構成においては、多層配線型の本体部9
と前記実装用配線板5との間に、多層配線型の本体部9
の露出している導電性バンプ2先端部が貫通し得る程度
の接着剤層を適宜介在させておくことが望ましい。
5の合成樹脂系シート3層を透光性にする一方、多層配
線型の本体部9の代わりに、たとえばガラス板など透光
性板を積層した場合は、この分配線パターン層の低減と
なるが、この透光性板側からベアチップ8など実装する
際、その入出力端子8aと端子部6との位置ずれなど容易
に確認し得るので、実装歩留まりの向上など図り得る。
様例を模式的に示したものである。
厚さ18μm の電解銅箔、ポリマータイプの銀系ペースト
(商品名:ケミタイトMS-89.東芝ケミカルKK製)、厚さ
100μm のステンレス鋼板の所定位置に 0.1mm径の孔を
明けて成るメタルマスクをそれぞれ用意した。そして、
前記電解銅箔面に、メタルマスクを位置決め配置して、
銀系ペーストを印刷して突起状の導電性バンプを、ほぼ
方形に 0.2mm程度のピッチで被着形成した。前記印刷し
た導電性バンプが乾燥後、同一のメタルマスクを用いて
同一位置に再度印刷する方法を4回繰り返し、高さ60〜
100μm の略円錐状の導電性バンプ2aおよび高さ 150〜
200μm の略円錐状の導電性バンプ2bをそれぞれ形成し
た。
前記電解銅箔1の導電性バンプ2a,2b形成面側に、基板
本体を成す厚さ50μm の合成樹脂シート3、たとえばテ
フロン樹脂−ガラスクロス系プリプレグを積層配置し
た。この積層体を、 180℃に保持した熱プレス機の熱板
間にセットし、約1.96×106 Paで加圧してそのまま15分
間保持し、図4(b) に断面的に示すような、導電性バン
プ2a,2b先端部が合成樹脂シート3層を貫挿して他の面
に露出した積層板を得た。
ている導電性バンプ2a,2bのうち、高さの高い導電性バ
ンプ2bをプレス機で押し潰し、図4(c) に断面的に示す
ような積層板に加工した。次いで、電解銅箔1を一方の
電極とし、電気めっき法によって、貫挿・露出している
導電性バンプ2a,2b面に、ニッケルおよび金を順次電気
めっきし、図1(d) に断面的に示すごとく、低抵抗体層
4を被覆形成した。次いで、前記積層板の電解銅箔1面
にエッチングレジストを印刷し、その電解銅箔1の選択
的なエッチングを行って、配線パターニングしてから、
前記エッチングレジストをアルカリ水溶液で剥離除去し
て、図1(e) に断面的に、また図1(f)に平面的に示す
ような、実装用配線板5を得た。
アチップ8の入出力端子8aと接続する端子部6に電気的
に接続している端子6′が、周辺部に導出されているた
め、ベアチップ8を搭載・実装した後、前記周辺部に導
出させた端子6′を利用して、搭載・実装したベアチッ
プ8の良,不良のテストを容易に行うことが可能であ
る。つまり、テスターのプローブをベアチップ8の入出
力端子8aに直接接触させずとも、実装したベアチップ8
の特性調査を容易かつ確実に行うことができ、また、導
電性バンプ2a,2bが形成する端子部6および端子6′間
を接続する配線パター7の設計によっては、複数個のテ
スターのプローブでの特性評価も可能である。 なお、
本発明は上記実施例に限定されるものでなく、発明の趣
旨を逸脱しない範囲でいろいろの変形を採り得る。たと
えば、配線パターン層間の絶縁体としてはテフロン樹脂
−ガラスクロス系の代わりに、エポキシ樹脂,ポリイミ
ド樹脂,ポリサルホン樹脂などを用いてもよい。
うに、本発明に係る実装用配線板は、所定位置に精度よ
く、また微小な端子部(パッド)を備えた構成を採って
いる。そして、前記設定位置の精度の高さにより、たと
えばベアチップの対応する入出力端子との位置合わせ,
接続も確実に行い得るので、信頼性の高い実装回路装置
の提供が可能となる。また、前記端子部の表面導出は、
導電性バンプの貫挿で、いわゆる埋め込み形であるた
め、スルホール穿設やスルホールめっきなど煩雑な加工
作業が不要となるばかりでなく、前記スルホールによる
配線領域および実装領域の制約も低減されるので、高密
度の配線化および実装化が図られる。
法によれば、前記のように、高密度実装回路装置の構成
などにおいて、より多くの利点をもたらす信頼性の高い
実装用配線板を、容易に、また歩留まりよく提供し得
る。
的に示すもので、 (a)は突起状の導電性バンプを設けた
銅箔面に合成樹脂系シートを配置した状態を示す断面
図、 (b)は導電性バンプ先端部が合成樹脂系シートを挿
通した状態を示す断面図、(c)は合成樹脂系シートを挿
通した導電性バンプ先端部面を低抵抗体層で被覆した状
態を示す断面図、 (d)は銅箔を配線パターニングした状
態を示す断面図。
を実装した態様例を模式的に示すもので、 (a)は平面的
な透視図、 (b)は一部拡大断面図。
施態様例を模式的に示すもので、 (a)はは中間的な積
層体同士を積層配置した状態を示す断面図、 (b)は積層
一体化して成る多層配線型の実装用配線板の断面図。
模式的に示すもので、 (a)は突起状の導電性バンプを設
けた銅箔面に合成樹脂系シートを配置した状態を示す断
面図、 (b)は導電性バンプ先端部が合成樹脂系シートを
挿通した状態を示す断面図、 (c)は挿通した導電性バン
プの一部につき先端部をプレスで潰した状態を示す断面
図、 (d)は合成樹脂系シートを挿通した導電性バンプ先
端部面を低抵抗体層で被覆した状態を示す断面図、 (e)
は銅箔を配線パターニングした状態を示す断面図、 (f)
は銅箔を配線パターニングした状態を示す平面図。
3……合成樹脂系シート(プリプレグ層) 4…
…低抵抗体層 5……実装用配線板 6……端子
部 6′……端子(テスト用) 7……配線パ
ターン 8……ベアチップ 8a……入出力端子
9……多層配線型の本体部 10……多層配線型の実装用配線板
Claims (4)
- 【請求項1】 少なくとも一層の配線パターン層を有す
る基板本体と、前記基板本体の少なくとも一主面に設け
られた電子部品実装領域と、前記基板本体の前記一主面
に導出配置されて実装電子部品の入出力端子に接続する
端子部とを具備する実装用印刷配線板であって、 前記端子部は、配線パターン面に一端が電気的に接続し
て突設され、層間絶縁体層を貫挿して突出した先端部を
有する導電性バンプの前記先端部で構成されていること
を特徴とする実装用印刷配線板。 - 【請求項2】 少なくとも一層の配線パターン層を有す
る基板本体と、前記基板本体の少なくとも一主面に設け
られた電子部品実装領域と、前記基板本体の前記一主面
に導出配置されて実装電子部品の入出力端子に接続する
端子部とを具備する実装用印刷配線板であって、 前記端子部は、配線パターン面に一端が電気的に接続し
て突設され、先端部が層間絶縁体層を貫挿して突出しか
つ低接触抵抗性の金属層で被覆された導電性バンプの前
記金属層で被覆された先端部で構成されていることを特
徴とする実装用印刷配線板。 - 【請求項3】 配線パターン面に導電性バンプを形成す
る工程と、 前記形成された導電性バンプを有する配線パターン面に
絶縁性合成樹脂シートを積層・配置し、積層方向に加圧
しかつ加熱して前記導電性バンプの先端部を、電子部品
の入出力端子に接続する端子部として前記絶縁性合成樹
脂シートの厚さ方向に貫挿して突出させる工程とを具備
して成ることを特徴とする実装用配線板の製造方法。 - 【請求項4】 配線パターン面に導電性バンプを形成す
る工程と、 前記形成された導電性バンプを有する配線パターン面に
絶縁性合成樹脂シートを積層・配置し、積層方向に加圧
しかつ加熱して前記導電性バンプの先端部を、前記絶縁
性合成樹脂シートの厚さ方向に貫挿して突出させる工程
と、 前記突出させた先端部を、電子部品の入出力端子に接続
する端子部とするように低接触抵抗性金属のめっき層で
被覆する工程とを具備して成ることを特徴とする実装用
配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24445894A JP3474936B2 (ja) | 1994-10-07 | 1994-10-07 | 実装用印刷配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24445894A JP3474936B2 (ja) | 1994-10-07 | 1994-10-07 | 実装用印刷配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111574A JPH08111574A (ja) | 1996-04-30 |
JP3474936B2 true JP3474936B2 (ja) | 2003-12-08 |
Family
ID=17118953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24445894A Expired - Fee Related JP3474936B2 (ja) | 1994-10-07 | 1994-10-07 | 実装用印刷配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3474936B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515477B2 (ja) * | 2001-06-05 | 2010-07-28 | 大日本印刷株式会社 | 受動素子を備えた配線板の製造方法 |
EP1265466A3 (en) | 2001-06-05 | 2004-07-21 | Dai Nippon Printing Co., Ltd. | Method for fabrication wiring board provided with passive element and wiring board provided with passive element |
JP4567297B2 (ja) * | 2003-03-27 | 2010-10-20 | セイコーインスツル株式会社 | 補強体 |
JP3835460B2 (ja) * | 2004-04-08 | 2006-10-18 | セイコーエプソン株式会社 | 電子部品実装体の製造方法、及び電気光学装置 |
KR100793423B1 (ko) * | 2004-08-30 | 2008-01-11 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
JP5258208B2 (ja) * | 2006-11-30 | 2013-08-07 | 三洋電機株式会社 | 回路装置及びその製造方法 |
JP4593599B2 (ja) * | 2007-07-30 | 2010-12-08 | 大日本印刷株式会社 | 電子部品内蔵配線基板の製造方法 |
US8129846B2 (en) | 2007-11-08 | 2012-03-06 | Sanyo Electric Co., Ltd. | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device |
JP4698722B2 (ja) * | 2007-11-08 | 2011-06-08 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器 |
-
1994
- 1994-10-07 JP JP24445894A patent/JP3474936B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08111574A (ja) | 1996-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3474937B2 (ja) | 実装用配線板の製造方法、半導体パッケージの製造方法 | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
KR100854614B1 (ko) | 플렉스리지드 배선판과 그 제조 방법 | |
TWI386140B (zh) | Flexible multilayer circuit board | |
JP2002530900A (ja) | 局所的に配線密度を強化した印刷回路組立体 | |
JP3474936B2 (ja) | 実装用印刷配線板およびその製造方法 | |
JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
JPH11145628A (ja) | 印刷配線基板 | |
JPH08139450A (ja) | 印刷配線板の製造方法 | |
JP3185452B2 (ja) | 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置 | |
JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
JPH0772171A (ja) | 配線板用電気検査治具 | |
JP3474894B2 (ja) | 印刷配線板およびその製造方法 | |
JPH0923067A (ja) | 多層印刷配線板およびその製造方法 | |
JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
JP2000138422A (ja) | 配線基板およびその製造方法 | |
JP3516965B2 (ja) | プリント配線板 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
JP3694708B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
JPH08264939A (ja) | 印刷配線板の製造方法 | |
JPH11112150A (ja) | 多層基板とその製造方法 | |
JP3576297B2 (ja) | 電気検査治具及びその製造方法 | |
JP3329699B2 (ja) | 多層配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030909 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |