JP2002530900A - 局所的に配線密度を強化した印刷回路組立体 - Google Patents

局所的に配線密度を強化した印刷回路組立体

Info

Publication number
JP2002530900A
JP2002530900A JP2000584731A JP2000584731A JP2002530900A JP 2002530900 A JP2002530900 A JP 2002530900A JP 2000584731 A JP2000584731 A JP 2000584731A JP 2000584731 A JP2000584731 A JP 2000584731A JP 2002530900 A JP2002530900 A JP 2002530900A
Authority
JP
Japan
Prior art keywords
printed circuit
conductive
layer
module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000584731A
Other languages
English (en)
Inventor
ポーマー，リチャード・ジェイ
Original Assignee
アライドシグナル インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アライドシグナル インコーポレイテッド filed Critical アライドシグナル インコーポレイテッド
Publication of JP2002530900A publication Critical patent/JP2002530900A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces

Abstract

(57)【要約】 印刷回路組立体（１００）及びその作成の方法は、高密度モジュール（１２０）の印刷回路ボード（１１０）への取り付けを容易にする。一実施形態において、高密度モジュールは、少なくとも１つのバイア内に配される導電性材料を有する接着剤を用いて、印刷回路ボードへ取付けられる。印刷回路組立体及びその作成の方法は、別の実施形態において、モジュール上に形成された１対のコンタクト・パッドの一方の上にデポジットされた導電ポストを組み入れる層間相互接続技術を用い、モジュールは、印刷回路ボードに対向し且つ後に成層の間に１対のコンタクト・パッドの他方に結合される。コンタクト・パッドへの機械的結合を容易にするために可融性の材料を導電ポストにおいて使用でき、ポストは印刷回路ボード間に配された誘電層を通って突き出し、個々の位置においてボード間の電気的接続を形成する。また、導電ポストは導電性インクを含み得る。

Description

【発明の詳細な説明】
【０００１】 関連出願 本出願は、１９９６年１月５日に提出された「印刷回路アセンブリを製造する
方法（Method and Manufacturing a Printed Circuit Assembly）」と題された
米国特許出願第０８/５８３，６４５号の一部継続出願である。
【０００２】 発明の分野 本発明は、印刷回路アセンブリ（組立体）およびその製造方法に関する。さら
に特定的には、本発明は、局部的に増強された配線密度を有する印刷回路ボード
を提供するための、印刷回路アセンブリおよびその製造方法に関する。
【０００３】 発明の背景 電子製造品の複雑性およびデータ処理速度は増加し続けているので、複雑且つ
高速の集積回路デバイスを接続する相互接続回路の特性はより明白になり、そし
て信頼性ある回路性能を確かにするために注意深く分析されなければならない。
デバイスが取り付けられる相互接続回路における性能の改善を指図するのは、集
積回路デバイスの複雑性およびデータ処理速度における増加である。
【０００４】 例えば、集積回路デバイスの複雑性、そして特に表面マウント技術の出現は、
大きい密度の信号トレースが小さいパッケージにパックされて、コストを減少し
且つ信頼性を改善することを指示している。信号トレース幅およびスペーシング
は、より高密度に適応するために減少してきた。さらに、より高い密度は、典型
的には導電性貫通（スルー）ホールを経て電気的に接続される多重導電層を有す
る二側および多層の印刷配線ボードにより得られる。
【０００５】 印刷配線ボードは、典型的には、電子回路が置かれる多くの高密度エリアを含
む。各高密度エリアにおいて、典型的には、関連する高密度の相互接続がある。
回路ボードの他のエリアは、典型的には、コネクタ、個別の構成要素、低ピン数
半導体デバイスおよび類似のものに対しての相互接続を与えるための、比較的低
い電子配線密度のみを必要とする。しかし、印刷配線ボードを製造する従来の技
術は、典型的には、１つのサイズの種々の密度の電子回路の個々の層の製造を含
む。製造において、層は整列されそして共に積層（成層）されて、同じ大きさの
多層ボードを生成する。完成された多層ボードはそれからテストされる。多層ボ
ードの何らかの部分がテストの要求に合致していないか、または単に故障してい
るならば、全ボードが破棄されねばならない。
【０００６】 印刷配線（回路）ボードを製造するこのような従来の技術の例は、米国特許番
号第５，４０１，９０９号およ第び５，５８２，７４５号に記載されている。こ
れらの各特許は、外部構成要素が直接に取り付けられる領域に非常に高密度の回
路が与えられる印刷回路アセンブリおよび関連する製造方法を述べている。これ
らの特許は、全ボード上の絶縁および金属化の単一層のビルドアップ、および続
いての、各種の高密度領域を与えるための選択した領域へのエッチングを述べて
いる。しかし、このような技術は、比較的低い歩留まりをもつ複雑なビルドアッ
プ技術を使用する単一層の電子相互接続を提供するのみである。加えて、先に議
論したように、結果的な印刷回路アセンブリの何らかの部分が故障したなら、全
ボードは破棄されなければならない。
【０００７】 さらに、マイクロプロセッサや論理チップのような半導体構成要素の増加する
集積密度により、チップ上の接続用の入力/出力端子の数および密度においても
比例した増加がある。加えて、データ処理システム内の限界信号遅延時間（crit
ical signal delay time）における必要性は、クリティカル・チップ間の最小距
離をより短くすることを要求する。この要求に応じるために、印刷回路ボード上
の電気配線の寸法を減少し、配線密度における対応する増加を提供してきた。
【０００８】 しかし、印刷回路ボード上の電気配線の寸法におけるこのような減少により、
製造の困難性が高くなり、テスト動作も困難になる。従って、従来の技術を使用
しての多種の密度をもつ多層ボードを製造してテストすると費用が増大する。
【０００９】 従って、或る密度の局所高密度モジュールまたはノードが分離され且つ個別に
製造され、印刷配線ボードへモジュールまたはノードが整合され取付けられる前
にテストされる、印刷配線アセンブリを製造するための技術の必要性がある。
【００１０】 発明の概要 印刷回路アセンブリおよびそれを作る方法は、印刷回路ボードへの高密度モジ
ュールの取付けを容易にする。一実施形態において、高密度モジュールは、少な
くとも一つのバイア内に配された導電性材料を有する接着剤を使用して印刷回路
ボードに取付けられる。別の実施形態において、非導電性接着剤内に配された複
数の非導電性「ゲージ粒子」を含む接着層が、印刷回路ボードへモジュールを取
付けるために使用される。
【００１１】 接着層がモジュールと印刷回路の間に配される時に、個々のゲージ粒子は、粒
子の直径がその重なるエリアを通しての層の分離を制御するように、層間の種々
の点に挿入またはサンドイッチされ、これにより層の分離全体の細心の制御を許
容する。印刷回路アセンブリおよびそれを作る方法は、別の実施形態において、
モジュール上に形成された１対のコンタクト・パッドの一方の上にデポジットさ
れた導電ポストを組み入れる層間相互接続技術を用い、モジュールは、印刷回路
ボードに対向し、且つ成層（積層）の間に１対のコンタクト・パッドの他方に後
に結合される。コンタクト・パッドへの機械的結合を容易にするために可融性の
材料を導電ポストにおいて使用でき、ポストは印刷回路ボード間に配された誘電
層を通って突き出し、それにより、個々の位置においてボード間の電気的接続を
形成する。また、導電ポストは導電性インクを含み得る。
【００１２】 好適な実施形態の詳細な説明 本発明は、１つの局面において、１つ以上のノードの密集又はモジュールの印
刷回路ボード上への取り付けを包含する、その印刷回路アセンブリ及びそれを作
る方法を提供することで従来技術に関連した問題に取り組むものである。一実施
形態において、密集した各ノードは、印刷回路ボードのそれより高い信号線及び
／又は相互接続密度を有する。更に、密集した各ノードは、密集した別のノード
のそれとは異なる信号線及び／又は相互接続密度を有し得る。一実施形態におい
て、ノードの密集（密集したノード）は、可融性導電性インクのような導電性材
料で充填されたバイアを有する印刷回路ボードに、圧力充填した接着材を用いて
付着され得る。
【００１３】 本発明の第２の局面は、非導電性接着材内に配設された複数の非導電性「ゲー
ジ粒子（ｇａｕｇｅ ｐａｒｔｉｃｌｅｓ）」又は他の誘電性セパレータを含む
接着層を利用する。接着層がノードの密集と印刷回路層との間に介挿されるとき
、個々のゲージ粒子は、ノードの密集と印刷回路層との間の種々の点に介挿又は
サンドイッチされ、それにより粒子の直径は、アセンブリ全体にわたりノードの
密集と印刷回路層との間の分離を制御する。
【００１４】 「印刷回路層」により、意味されるものは、それがノードの密集内のある層又
は印刷回路ボード内のある層にせよ、あるいは導電性又は非導電性にせよ、ある
いはアセンブリ上への被着又は配置のその方法に関係なく、印刷回路アセンブリ
内の任意の層である。従って、「印刷回路層」は、金属又は導電性ポリマーから
形成された導電層、可撓性又は剛性サブストレート、カバー層、フィルム（膜）
等を含み得る。好ましくは、「印刷回路層」は、実質的に変形不可能であり、そ
のため、当該層に当接するいずれのゲージ粒子はその層を実質的に変形させない
が、しかし代わりにアセンブリ内でのその相対位置を制御する。
【００１５】 本発明は、別の局面において、一方の層上のコンタクト・パッド上に形成され
且つ他方の層上のコンタクト・パッドに結合された導電性ポストを介して重なっ
ている１対の導電性層上のコンタクト・パッドを相互接続する印刷回路アセンブ
リ及びそれを作る方法を提供することで従来技術に関連した更なる問題に取り組
むものである。可融性材料がポストの中に組み込まれ、対向したコンタクト・パ
ッド同士の溶融された接続を形成し得る。ポストは導電性層同士を分離する誘電
層のアパーチャ（穴）を通して突き出ていてもよく、又は、代替として、ポスト
はラミネーション（積層）過程の間に誘電層を通して「突き通し」、それにより
別個のアパーチャ形成ステップを排除してもよい。
【００１６】 本発明の一局面は、局所的なワイヤリング（配線）密集モジュール又はノード
の密集が、それらのプリント配線ボードに対してのアライメント及び設置の前に
別々に且つ個々に製造され且つ試験され得る印刷回路アセンブリを製造する方法
を包含する。図１は、本発明の一局面に従って提供された印刷回路アセンブリの
一実施形態の断面図である。印刷回路アセンブリ１００は印刷回路ボード１１０
を備え、該印刷回路ボード１１０は高密度相互接続の第１の領域１２０及び高密
度相互接続の第２の領域１３０を有する。第１及び第２の領域１２０及び１３０
のそれぞれは、印刷回路ボード１１０の一方の側面１１２ａ又は１１２ｂ、又は
両側面３１２ａ−ｂ上に配置され得る。なお、印刷回路ボード１１０は比較的低
い密度の相互接続を有する。
【００１７】 各領域１２０及び／又は１３０は、所定数の相互接続又はワイヤリング密度を
有するノード１４０及び１５０それぞれのような１つ以上のノードの密集を備え
る。ノード１４０及び１５０は１つ以上の導電層を持ち得、そして各ノード１４
０及び１５０は異なる密度の相互接続を持ち得る。一実施形態において、第１の
領域１２０のノード１４０は、第２の領域１３０のノード１５０より多数の相互
接続又はより高いワイヤリング密度を有する。更に、特定の領域における各ノー
ドは、異なる数の相互接続又は異なるワイヤリング密度を持ち得る。各ノード１
４０及び／又は１５０に形成された相互接続及び／又は信号線の数は、応用及び
設計に基づいて決定される。更に、各ノードの密集は、異なる電気的特性を持ち
得る。例えば、１つのノードは、メモリ・モジュールに結合されるため構成され
、一方他のノードは、グラフィック・ユニット又はプロセッサに結合するため構
成され得る。従って、これらのノードの各々は、応用及び設計に応じて異なるワ
イヤリング密度及び電気的特性を有するであろう。各ノード１４０及び／又は１
５０は、本発明の原理に従って、印刷回路ボード１１０上への配列（アライメン
ト）及びアタッチメント（取付け）の前に、個々に及び／又は別々に製造され且
つ試験され得る。この説明の目的のため、ノード１４０及び／又は１５０のよう
な各ノードの密集は、一般的にノードの密集又はノード１４０と称される。
【００１８】 本発明の１つの主要な利益は、信号線のノード及び／又は相互接続の密集を印
刷回路ボード上に選択的に設けることである。説明したように、そのようなノー
ドの密集は、対応するサブストレートに取り付けられた導電層の数に、又は信号
線及び／又は相互接続の密度において異なり得る。更に、各ノードは、印刷回路
ボード１１０へのノードのアライメント及び取り付けの前に、別々に製造され、
そして個々に試験され得る。本発明の別の便益は、その中に分散されたゲージ粒
子を有する接着層の使用により回路層分離を信頼性良く制御する能力である。制
御された層分離は、インピーダンスを制御するため、並びにアセンブリ全体にわ
たる平坦さを保証するため有益である。本発明の更なる便益は、導電性接着材の
中の圧力充填した導電性インクを用いた印刷回路ボード上への、密集したノード
の取り付けである。そのような接着材は、印刷回路ボードへのノードの優れた接
着を与える。
【００１９】 本発明の一実施形態は、制御された直径のゲージ粒子を印刷回路層の対向した
又は重なる部分間に介挿し、そしてゲージ粒子が対向した層の両方に当接するこ
とによりそれらの対向層間の分離を形成するように、それらの回路層を圧縮する
。更に、多くの印刷回路材料の安定性及び非変形性を考慮して、印刷回路層間の
分離を制御することはまた、それらに接続された他の層間の分離を制御する。こ
れはまた、多層印刷回路アセンブリにおけるいずれの付加的平坦さ歪みを最小に
する効果を持つ。
【００２０】 ゲージ粒子は任意の２つの対向する層間に介挿されてよく、その任意の２つの
対向層は前述のように、金属又は導電性ポリマーから形成された導電層、可撓性
又は剛性サブストレート、カバー層、フィルム（膜）等を含む多数の材料を含み
得る。これらの層は、実質的に変形不可能であることが好ましく、それによりそ
れらの層は、粒子に当接するが、しかし粒子と当接するそれらの点で実質的に変
形又は圧縮されず、それによりアセンブリにおけるそれらの相対的分離を固定す
るであろう。
【００２１】 例えば、本発明の一つの好適な実施形態、即ち図１から図２Ｂに示される印刷
回路アセンブリ１００は、対向する絶縁サブストレートに当接するようなサイズ
にされたゲージ粒子を利用する。サブストレートに取り付けられた導電層を用い
て、導電層間の分離がまた制御され、それは、インピーダンス制御にとって、並
びにアセンブリ全体にわたる平坦さを維持することにとって重要である。
【００２２】 図２Ａ及び図２Ｂは、図１１の印刷回路アセンブリの一実施形態の詳細な断面
図を図示する。図示のように、ノード１４０は、２つの側面１４４ａ及び１４４
ｂを有するサブストレート１４２、及び２つの反対の導電層１４６及び１４８を
備える。代替実施形態において、ノード１４０は、サブストレート１４２のいず
れかの側面１４４ａ又は１４４ｂに配置された１つのみの導電層１４６又は１４
８を含んでもよい。更なる代替実施形態において、ノード１４０は、サブストレ
ート１４２のいずれかの側面１４４ａ又は１４４ｂに配置された２つ以上の導電
層を含み得る。
【００２３】 サブストレート１４２は、とりわけ、ポリイミド、ポリエステル、ＰＥＮ、ポ
リエーテルイミド、エポキシ、セラミック、含浸織布又は不織布ガラスを含む、
サブストレートとしての使用に適したいずれのタイプの可撓性又は剛性誘電性材
料であり得る。一実施形態において、各導電層１４６及び／又は１４８は、種々
の薄膜、アディティブ、セミアディティブ又はサブトラクティブ技術を含む、高
密度導電層を提供するための当該技術で一般的に知られているいずれの要領でサ
ブストレート１４２に且つ別の導電層上に付けられ得る。導電層１４６及び／又
は１４８の被着はまた、真空メタライゼーション、スパッタリング、イオンメッ
キ、化学蒸着、電気メッキ、無電解メッキ等のような接着剤無しのプロセス（ａ
ｄｈｅｓｉｖｅｌｅｓｓ ｐｒｏｃｅｓｓｅｓ）を介して、並びに接着剤の使用
を通して実施され得る。導電層は、種々のプロセスにより形成された単一の金属
層又は複合層から形成されてよく、そして銅、金、クロム、アルミニウム、パラ
ジウム、スズ等のような金属、並びに導電性ポリマー及び類似物を含み得る。
【００２４】 好適な実施形態において、サブストレート１４２、１１４はポリイミドから形
成され、導電層１１４、１１６、１４６、１４８はＮＯＶＡＣＬＡＤプロセスに
より形成され、該ＮＯＶＡＣＬＡＤプロセスはスウィシシャー（Ｓｗｉｓｈｅｒ
）に対し発行され且つシェルダル社（Ｓｈｅｌｄａｈｌ，Ｉｎｃ．）に譲渡され
た米国特許第５１１２４６２号、第５１３７７９１号及び第５３６４７０７号の
主題であり、そのＮＯＶＡＣＬＡＤプロセスは、一般的に、（１）金属電極から
生成されたイオン化した酸素から作られたプラズマを用いてサブストレートを処
理して、金属／酸化物処理された膜を形成するステップと、（２）好ましくは、
金属の真空メタライゼーションか、又は金属の真空メタライゼーションと真空被
着された金属の上側に電気メッキの追加のステップとの組み合わせかのいずれか
により、処理された膜上に金属化された相互接続層を形成するステップとを含む
。上記プロセスの第１のステップは、接着面を膜上に生成し、該接着面は金属相
互接続層を固定することができ、該金属相互接続層は、接着材ベースのサブスト
レートとは似ていず、特に、加熱、化学的処理、機械的ストレス又は環境的スト
レスにさらされたとき、優秀なデラミネーション耐性を有し、このように金属化
されたボードは、通常の要領でエッチされ、所望の回路パターンを導電層に形成
し得る。
【００２５】 スルーホール１６０は、金属被覆する前に、プリント回路ボード１１０にバイ
アを穿孔し、サブストレート１４２にバイアを穿孔することによって、プリント
回路ボード１１０及びサブストレート１４２に形成される。ある応用においては
、バイアの壁に被覆される導電性材料が、そのスルーホール内に隙間が残らない
ように、完全にバイアを充填してもよい。ある応用においては、パターンを形成
した導電層上に保護層が被覆されてもよい。他の変更は、例えば、当業者には公
知のメッキ後穿孔が実行されてもよい。
【００２６】 一旦形成されると、本発明の技術を用いてプリント回路ボードに、モジュール
又はノード１４０が取り付けられる。図２Ａ及び図２Ｂに示すように、プリント
回路ボード１１０は、サブストレート１１４と対向する導電層１１６及び１１８
からなる。互換的な実施例では、導電層１１６及び１１８は、サブストレート１
１４の一方の側に位置してもよい。導電層１１６及び１１８は、上述したように
、導電層１４６及び１４８をサブストレート１４２に取り付けるために論議した
技術の内の１つを用いて取り付ければよい。
【００２７】 図２Ａに示すように、接着層２００は、ボード１１０とモジュール１４０との
間にはさまれる。１つの実施例では、層２００は絶縁性接着剤２０２内に散布さ
れた複数の絶縁性ゲージ粒子２０４から形成された、乾燥され硬化されたＢステ
ージ層である。代替的に、層２００は、プリント回路ボード１１０又はモジュー
ル又はノード１４０の内の１つの上に、スクリーン印刷、ロール被覆又は他の適
当なプロセスで被覆されてもよい。１つの実施例では、層２００内で用いられる
接着剤２０２は、ポリイミド、エポキシ、ブチル・フェノール及びそれらの組合
せのような絶縁性の熱硬化性接着剤である。代替的に、感圧及び熱可塑性接着剤
のような他の接着剤も用いることができる。用いる接着剤は、適当な接着及び流
動特性を持つ必要があり、誘電率や耐熱性のような関係に基づいて選べばよい。
好適な実施例で用いた接着剤は、ポリイミド熱硬化性接着剤であり、約４．４の
誘電率（Ｍｉｌ−Ｐ−１３９４９規格の４．８．３．１．４下で１ＭＨｚで測定
）と、高い耐熱性を持っている。
【００２８】 ゲージ粒子は、好適にはガラス、ポリマー、シリカ、セラミックなどのような
固体又は中空の絶縁性材料から形成された非凝固性球状粒子である。この粒子に
用いられる材料は、接着層を制御された誘電率に調整するための特定の絶縁耐力
に基づいて選択されればよい。更に、低い誘電率の粒子を用いることを通して、
接着層の全体的な誘電率は、接着剤それ自身の誘電率より低下される。この粒子
はまた、球体とは異なる幾何学構造を有する。好適な実施例では、粒子は中空の
ガラス球体である。この粒子に対して、好適な大きさと分布範囲を用いることに
より、接着層の全体的な誘電率が約１．５から３（Ｍｉｌ−Ｐ−１３９４９規格
の４．８．３．１．４下で１ＭＨｚで測定）という結果を得た。
【００２９】 粒子の大きさは、好適には接着層全体と実質的に同じに制御され、好適には少
なくとも３０パーセントの粒子が平均直径のほぼ＋／−１０パーセントの間にあ
るようにする。更に、接着剤の中の粒子の充填又は分布は、好適には体積の約３
０乃至７５パーセントである。とはいえ、他の粒子密度が異なる応用、特に他の
タイプのプリント回路層の間の分離を画定するために粒子を用いる場合に必要と
されることもあり得る。加えて、最終分離距離、ボードのレイアウト及び他の理
由が接着剤中の粒子の大きさと分布に影響を与え得る。
【００３０】 使用において、粒子は好適には接着剤中に均一に分散され、次いで接着剤が積
層され、Ｂステージ接着層を形成するために乾燥され硬化される。この層は、次
にプリント回路ボードの間に挿入され、ボードを一緒に加圧するように全部材が
熱と圧力下で図２Ｂに示すように積層（ラミネート）される。積層中、ゲージ粒
子は、対向する絶縁層の導電層がない領域と接触するように、回路ボードの間に
トラップされる。１つ以上の導電層がある領域では、粒子は典型的には導電層の
ない領域（即ち絶縁サブストレートの「露出した領域」）に追い出される。加え
て、接着剤がサブストレート間の奥へ流れ、かつ余分の接着剤は部材の横から絞
り出される。積層中にサブストレートが圧縮される限度は、ゲージ粒子の直径に
よって決定され、これらの粒子が部材の最終的な層間隔を決めるように対向する
プリント回路ボードと接触する。
【００３１】 図２Ａ及び図２Ｂに示すように、ゲージ粒子２０４は、対向するサブストレー
ト１４２及び１１４と接触するように大きさを決められる。各々のサブストレー
ト１４２及び１１４に載置される導電層１４６、１４８及び１１６、１１８と共
に、導電層の間の間隔が制御される。
【００３２】 上記のように、粒子全体の平均直径は、プリント回路層間の制御された間隔を
与えるために適当に選択される。図２Ａ及び図２Ｂに示す実施例においては、ゲ
ージ粒子の直径ｄは、絶縁サブストレート１４２及び１１４の間の接続距離ｘを
制御するように好適に選択されている（図１２Ｂ参照）。サブストレート１４２
、１１４の実質的な耐変形性によって、これらのサブストレートの間の間隔の制
御は、導電層１４８、１１８の間の間隔ｙも間接的に制御する。
【００３３】 しかしながら、上述のように、ゲージ粒子は対向する絶縁サブストレートに接
触することに限定されない。例えば、図３Ａは、夫々の絶縁サブストレート２６
２、２７２及び夫々の導電層２６４、２６６、２７４と共に、密集ノード２６０
とプリント回路ボード２７０とを一緒に接着するための（接着剤２８２内に分布
するゲージ粒子２８４を有する）接着層２８０を有する部材２５０を図解する。
この実施例においては、複数のゲージ粒子２８４がノード２６０上の絶縁サブス
トレート２６２とプリント回路ボード２７０上の導電層２７４に接触している。
再び、粒子の直径ｄが絶縁サブストレート２６２、２７２の間の間隔ｘと同様に
、導電層２６６、２７４の間の間隔ｙを間接的に設定するように制御される。積
層中に、粒子は重複する導電材料の２つの層を有する任意の領域から追い出され
る。図３Ａに示された構成は、導電材料が少なくとも１つのプリント回路ボード
の表面を完全に被う接地、電力又はシールド面を有する応用において有用であろ
う。
【００３４】 もう１つの例として、図３Ｂは、絶縁サブストレート３１２、３２２及び導電
層３１４、３１６、１２４と共に、１対のプリント回路ボード３１０、３２０を
一緒に接着するための（接着剤３３２内に分布するゲージ粒子３３４を有する）
接着層３３０を有する部材３００を図示する。この構成では、粒子の直径ｄは、
絶縁サブストレート３１２、３２２の間の間隔ｘを間接的に設定すると共に、導
電層３１４、３２４の間の間隔ｙを直接設定するように制御される。重なる導電
材料の無い領域にある粒子は、接着剤の中に「浮んで」おり、間隔の制御はしな
い。加えて、粒子が導電性でないという性質を持つので、それらは接着層に導電
性をもたらさず、部材において不測の短絡を起す可能性はない。従って、この制
御された機械的分離が、接着層を通して望ましくない導電経路が導入されること
なく導電層の間に与えられることにおいて著しい利点が達成される。更に、保護
層は、たいてい不必要であり、従って全体的な組立厚さと共に、製造コストと複
雑性を引き下げる。
【００３５】 回路ボード上の導電層を覆って形成される保護層を含む、他のプリント回路層
もゲージ粒子に接触してもよい。例えば、５枚以上の導電層を有する多層部材を
製造するために、付加的なプリント回路ボードが一緒に付加的な接着層を用いて
接着されてもよい。加えて、プリント回路ボードに対してより平坦な面を与える
ために、誘電性の材料が回路の間に「充填」されてもよく、それによってゲージ
粒子は同じプリント回路ボード上の２つのタイプの層に接触する。
【００３６】 更に、これらの領域内の間隔の制御を補佐する導電材料をかたどるために、ど
ちらかというと絶縁層のオープン領域（「無信号伝送領域」−即ち導電材料がど
ちらかというと用いられていない領域）を利用することも望ましい。これらの無
信号伝送領域の導電材料は、間隔を制御する目的以外には用いられず、又は例え
ばシールドなどの他の目的に用いられる。
【００３７】 更に、例えば、もし部材の１つの領域において接地又はシールド面のみが与え
られているなら、そして粒子及び／又は接着剤が回路ボードのいくらかの重複部
分でのみ用いられ得るなら、部材の異なる領域では、異なる大きさの粒子が用い
られ得る。加えて、接着層を挿入し、部材を加圧する他の方法も用い得る。他の
改変も当業者には明白であろう。
【００３８】 接着層２００は、プリント回路ボード１１０又はモジュール又はノード１４０
上の任意の接続パッドを接着層２００を横切る分離した場所で電気的に接続する
ための、パッド相互接続構造を含んでもよい。接着層を通して導電領域を形成す
るために使える多くの技術がある。１つの実施例においては、そのような導電領
域は、積層前に接着層内に非整形性（deformable）かつ／又は可融性の導電性の
「プラグ」を形成することによって与えられる。例えば、図４Ａ及び図４Ｂのプ
リント回路部材４４０は、パッド接続を形成する１つの技術を図示し、開口４７
５が（接着剤４７２内にゲージ粒子４７４を有する）接着層４７０内に形成され
、導電材料４７６で充填されている。得られた層は（夫々のサブストレート４５
２、４６２及び夫々の導電層４５４、４５６及び４６４、４６６と共に）モジュ
ール又はノード４５０とプリント回路ボード４６０との間に挿入され、層４７０
の導電材料４７６は対向するパッド４５７（例えばスルーホール４５８に形成さ
れた）及び４６７と整列する。部材が積層されると（図４Ｂ）、導電材料４７６
は好適にパッド４５７、４６７を導通させ、それらの間に確実な相互接続を形成
し、同時に粒子４７４を層４５２、４６２間に設置する。
【００３９】 層４７０におけるアパーチャ４７５は、穿孔（ドリル）、パンチング、スタン
ピング、レーザ除去等によって形成できる。導電材料４７６は、電気メッキ、ス
クリーン・プリント、インクジェット・プリント等を含む多数のプロセスによっ
て、アパーチャ内にデポジットできる。導電材料は、銅のような金属でよく、あ
るいは導電性インク（硬化：ｃｕｒｅｄ；非硬化：ｕｎｃｕｒｅｄ）またははん
だ粒子のような可融性の材料でよい。２つの好適な技法は、可融性の導電インク
をスクリーン・プリンティングすることと、細かいはんだ粒子をインク・ジェッ
ト・プリンティングすることとを含む。
【００４０】 例えば、ラミネート処理の後に穿孔し且つホールを介してメッキする、インタ
ーレイヤ（層間）の相互接続を形成する他の方法は、本発明の精神および範囲を
逸脱することなく使用可能である。
【００４１】 図５Ａおよび図５Ｂは、図１のプリント（印刷）回路アセンブリの第二の実施
例の詳細な断面図であり、導電ポストが、対向する接触パッドを電気的に接続す
るために、接着層を介して突出している。先の説明で留意されたように、インタ
ーレイヤの相互接続は、印刷回路アセンブリにおける対向する導電層の間に、特
に、印刷回路ボード上に導電性の「ポスト」または同様の構造を形成することに
よって、あるいは対向する導電層が別の印刷回路ボード上のパッドで結合されて
、形成することができる。この原理は、ノード１４０のようなノードの密集部ま
たはボード１１０のような印刷回路ボードのいずれかに、導電性の「ポスト」ま
たは同様の構造を形成するのに適用可能であり、そのような構造は、ボード１１
０のような印刷回路ボードまたはノード１４０のようなノードの密集のいずれか
に、それぞれパッドと共に結合される。本発明のこの特徴は、特に、ここに開示
された方法で、接着層を使用して制御された分離を提供することに関して使用す
るのに適している。しかし、このインターレイヤの相互接続のプロセスは、以下
に説明されるように、他の誘電層を横切って使用可能であることも理解されるで
あろう。
【００４２】 例えば、図５Ａおよび図５Ｂの印刷回路アセンブリ４８０は、インターレイヤ
・パッド接続を形成する技法を説明しており、それによって、サブストレート５
０２上に形成される一対の導電層５０４、５０６を備えた印刷回路ボード５００
は、接触パッド５０７上に形成される導電性ポストを有する。ポストは、銅のよ
うな導電層５０８からなり、スズのような可融性材料５０９によって被覆される
。一実施例において、それぞれ銅およびスズのような、導電層５０８および可融
性材料５０９は、半添加プロセスを使用する電気メッキによってデポジットされ
るが、除去および添加金属デポジション・プロセス、スクリーン・プリント・プ
ロセス、ステンシル・プリント・プロセス（例えば、後続のインクの硬化／焼結
と結合される導電性インクのステンシル）等を含む他のプロセスも使用できる。
かなり多くのバイナリーおよび第三次の金属、可融性材料、およびその組み合わ
せのような他の導電材を層５０８のために使用できる。
【００４３】 一実施例において、ドライ・フィルム・フォトレジストの層が銅フォイル印刷
回路ボード上に与えられ、次いで、フォトレジストは、パターン回路パターン上
のパターンを介して所望の回路でイメージ形成されて現像され、銅は、結果とし
て生じるマスクに電気メッキされて、所望の回路パターンを形成する。次に、フ
ォトレジストの第二の層が第一の層に与えられ、そして露光され、現像され、導
電性ポストが印刷上に形成される。ポストは、銅によって厚く電気メッキされ、
次いで、スズの電気デポジット層によって冠装される。フォトレジストは剥離さ
れ、過度の銅はエッチングによって除去される。
【００４４】 各ポストに銅層５０８がメッキされる厚さは、主に対向する接触パッド間の所
望の接続距離に依存し、またゲージ粒子を満たした接着剤と関連して使用される
ときには、粒子の直径に依存する。例えば、パッド間の接着される距離が約１な
いし４ミル（５０ないし１００ミクロン）の範囲であり、銅層５０８の厚さが同
様の範囲であることが望ましい。スズ層５０９は、好ましくは約８ないし５０マ
イクロインチ（１マイクロインチは約２５．４μｍ）の範囲の、銅層５０８と対
向するコンタクト（接触）・パッドとの間の溶融接続を形成するのに十分な材料
を提供するために選択された厚さに、侵漬処理、化学（無電解）メッキ、または
電気メッキされるのが好ましい。
【００４５】 ポストは、例えば、円形、矩形等の異なるプロファイルを有することができる
。更に、ポストの最大の幅または直径は、抵抗要求、電流処理能力、および、典
型的には約５０ないし１００ミクロンの範囲の接触パッドの寸法に依存して選択
できる。しかし、ポストは、典型的には、ポストが設けられる接触パッドを越え
てのボード上の何れの付加的な表面積も必要とせず、またポストは、ある程度の
アライメントのミスを許容するために接触パッドの直径の約１／２であるのが好
ましい。従って、好適な実施例では、ポストは、一般に、ボードの全体のピッチ
（即ち、最小の組み合わせ信号トレース・スペースおよび幅）に実質的に影響を
与えない。
【００４６】 印刷回路ボード５００は、（接着剤５１２内のゲージ粒子５１４を有する）接
着層５１０を横切る（サブストレート４９２上に形成される導電層４９４、４９
６を有する）モジュールまたはノード４９０に、ラミネートを介して相互接続さ
れる。モジュールまたはノード４９０は、モジュール１４０と同様である。ラミ
ネート処理に先だって、例えば、侵漬処理、化学メッキ、または電気メッキによ
って、例えばパッド４９６のような接触パッド上に接着促進層４９９をデポジッ
トするのが望ましい。層４９９は、例えば、約８ないし５０マイクロインチの厚
さでよく、またスズ層４０９のような可融性金属との接着を促進する金または同
様の材料から形成できる。接着促進層はまた、応用例によっては不要である。
【００４７】 ラミネート処理（図５Ｂ）中において、層５０８、５０９から形成されるポス
トは、モジュール４９０に形成される、層５１０および（貫通ホール４９８に示
された）接触パッド４９７を貫いている。可融性層５０９は、パッド５０７との
信頼できる電気的な相互接続を形成するために、パッド４９７上の金層４９９に
再流し且つ溶融するのが好ましい。ポストの高いユニット負荷のために、ポスト
は、概して接着剤を変位して、可融性層が対向するパッドを十分に接触させるの
を可能にし、それらの間の溶融接続を形成する。また、それらの高いユニット負
荷のために、ポストは、図５Ａに示されたラミネート処理中に、ゲージ粒子を変
位する。更に圧縮することによって、接着層内のゲージ粒子は、適用された負荷
の一部のシェアを開始し、結果として、完成したアセンブリに、制御された分離
と信頼できる相互接続の双方を生じさせる。他方、他のインターレイヤの相互接
続を有する前述のような場合、アパーチャは、それら自身のアパーチャを形成す
るポストに対向するように、ポストに整列されるアパーチャを有する接着層５１
０に穿孔され且つ形成できる。
【００４８】 前述のように、ここで開示されたポスト・インターレイヤ相互接続技法はまた
、他の誘電層を横切る相互接続を形成するために使用できる。例えば、図６のア
センブリ５２０に示されるように、ノードの密集５３０および印刷回路ボード５
４０は、ポストを有する誘電層５５０を横切って相互接続され、ポストは、銅層
５４４と、ボード５４０上に形成され且つボード５３０に溶融される可融性層５
４６とを有する。誘電層５５０は、ポストが突出する整列アパーチャ５５６を含
むのが好ましい。
【００４９】 多数の誘電層の構造が、ノード５３０およびボード５４０を共に結合するため
に使用できる。例えば、図６に示されたように、誘電層５５０は、接着剤５５４
によって両側に被覆されたベース誘電フィルム５５２を含むのが好ましい。他方
、誘電フィルムは、接着剤を含漬させた編み込みガラス（woven glass）のプレ
プレッグ組成物であり得る。非編み込みガラスおよびフィルム・テープ等のよう
な他の誘電層、あるいは相互に対向するボードを結合するのに適した誘電層の任
意の他の形態もまた使用できる。
【００５０】 既知の位置にアパーチャの所定の格子またはパターンを有するベース・フィル
ムまたはシートを有する誘電層を利用することもまた可能である。適当な回路設
計により、ポストは、アパーチャに整列して配置することができ、それによって
、誘電層を特に穿孔する必要性を除いている。
【００５１】 ここに開示された方法で相互接続ポストを使用することは、簡単で、信頼でき
、且つ経済的なコストで、信頼できるインターレイヤの相互接続を提供できると
いうことが明らかである。更に、ポストは、正確な寸法およびスペースで構成で
き、それにより、印刷回路アセンブリに対する取得可能なパッケージ密度を増加
させる。更に、ポストは、相互の金属ジョイントを形成することができ、このジ
ョイントは、そのようなジョイントの冶金術的相互接続の故に、接着剤のジョイ
ントより遙かに信頼できる。ポストはまた、全体的な回路パターンのほぼ同じ解
像度で、標準的なフォトリソグラフ技法を使用してデポジットされるという利点
を有しており、また、ポストは、分散した導電相互接続がボード上の所望の位置
でのみ形成できるので、材料のコストを低減することもできる。更に、ポストは
、それらが接続される接触パッドよりも小さく製造でき、それによってラミネー
ト処理中のある程度の整列ミスを許容できる。他の利点が当該技術分野の専門家
には理解されるであろう。
【００５２】 図７は、図１の印刷回路アセンブリ１００の他の実施例を示している。この実
施例において、ノードの密集６１０は、接着剤６２０を使用して、印刷回路ボー
ド６３０に結合される。ある実施例において、接着剤６２０は、圧力充填接着剤
である。ある実施例において、接着剤６２０は、導電材６２６で満たされたバイ
アス６２４を有する接着層６２２を含む。ある実施例において、導電材６２６は
、導電性インクである。バイアス６２４は、設計および応用に依存して、当該技
術分野の専門家によって知られた技法を使用して、モジュール６１０および印刷
回路ボード６３０のそれぞれの導電層６１４、６３２にアライメントしている。
【００５３】 本発明の実装により、局在化された配線密集モジュールまたはノードの密集を
有する印刷回路ボードが提供可能である。ノードの密集（密集したノード）は、
分離して且つ個々に製造可能であり、印刷配線ボードに対するアライメントおよ
び取り付けに先だって、検査可能である。結果として、製造コストを低減し、製
品歩留まりを増加させる。
【００５４】 他の変更および修正を、本発明の精神および範囲を逸脱することなく、好適な
実施例に行うことができる。それ故、本発明は、請求の範囲に記載の発明にある
。
【図面の簡単な説明】
【図１】 図１は、本発明の原理に従った刷回路組立体の一実施形態の斜視図である。
【図２】 図２Ａは、図１の印刷回路組立体の分解断面図である。 図２Ｂは、図１のライン３−３に沿っての好適な印刷回路組立体の断面図であ
る。
【図３】 図３Ａは、図１の印刷回路組立体の別の実施形態の断面図であり、ゲージ粒子
が絶縁サブストレートと導電層の間に配されている。 図３Ｂは、図１の印刷回路組立体の別の実施形態の断面図であり、ゲージ粒子
が一対の導電層の間に配されている。
【図４】 図４Ａは、図１の印刷回路組立体の更なる実施形態の分解断面図であり、対向
するコンタクト・パッドを電気的に接続するように導電プラグが接着層において
形成されて。 図４Ｂは、図４Ａの印刷回路組立体の断面図である。
【図５】 図５Ａは、図１の印刷回路組立体の別の代替の実施形態の分解断面図であり、
導電ポストが、対向するコンタクト・パッドを電気的に接続するように接着層を
通して突き出している。 図５Ｂは、図５Ａの印刷回路組立体の断面図である。
【図６】 図６は、図５Ａおよび図５Ｂの印刷回路組立体の別の代替の実施形態の断面図
であり、互換的な誘電層が対向する印刷回路ボード間に配されている。
【図７】 図７は、図１の印刷回路組立体１００の更なる実施形態の断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｌ Ｎ Ｑ Ｆターム(参考） 5E319 AA03 AB05 AC01 AC11 AC15 AC17 BB11 BB20 CC61 CD04 GG01 5E336 AA04 AA11 AA16 BB02 BC14 CC32 CC36 CC42 EE07 EE08 GG09 GG10 5E344 AA01 AA16 AA19 AA23 BB06 BB07 CC09 CC23 DD16 EE13 EE16 EE23 5E346 AA06 AA12 AA13 AA15 AA22 AA32 AA43 AA51 BB11 BB16 CC21 DD02 DD24 DD34 EE06 EE09 EE43 FF14 FF18 FF45 GG19 GG28 HH11 HH25

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 印刷回路組立体であって、 上に導電層が配された少なくとも１つのサブストレートを有する少なくとも１
    つのモジュールであって、前記導電層が第１のコンタクト・パッドおよび第１の
    複数の信号線を有する、モジュールと、 上に導電層が配されたサブストレートを有する印刷回路であって、前記印刷回
    路ボード上の前記導電層が、前記第１のコンタクト・パッドに対向する第２のコ
    ンタクト・パッドを有し、前記印刷回路ボードが、第２の複数信号線を有する、
    印刷回路と、 前記モジュールと前記印刷回路ボードとの間に配された誘電層と、 前記第１のコンタクト・パッド上に形成された導電ポストであって、前記誘電
    層を横切って延びて前記第２のコンタクト・パッドに接し、それにより前記第１
    と前記第２のコンタクト・パッドとを電気的に接続し、前記印刷回路ボードの前
    記導電層と前記モジュールの前記導電層との間に所定の分離を提供する、導電ポ
    ストと、 を備える印刷回路組立体。
  2. 【請求項２】 請求項１に記載の印刷回路組立体であって、 上に導電層が配された少なくとも１つのサブストレートを有する第２のモジュ
    ールであって、前記導電層が第３のコンタクト・パッドおよび第３の複数の信号
    線を有する第２のモジュールと、前記印刷回路ボード上の前記導電層が、前記第
    ２のコンタクト・パッドに対向する第４のコンタクト・パッドを有することと、
    前記誘電層が、前記第２のモジュールと前記印刷回路ボードとの間に更に配され
    ることと、 前記第３のコンタクト・パッド上に形成された第２の導電ポストであって、前
    記誘電層を横切って延びて前記第４のコンタクト・パッドに接し、それにより前
    記第３と前記第４のコンタクト・パッドとを電気的に接続し、前記印刷回路ボー
    ドの前記導電層と前記第２のモジュールの前記導電層との間に所定の分離を提供
    する、第２の導電ポストと、 を更に備える印刷回路組立体。
  3. 【請求項３】 請求項１に記載の印刷回路組立体であって、前記第１の複数
    の信号線は、前記第２の複数の信号線よりも高い密度を有する、印刷回路組立体
    。
  4. 【請求項４】 印刷回路組立体であって、 上に導電層が配された少なくとも１つのサブストレートを有する少なくとも１
    つのモジュールであって、前記少なくとも１つのモジュールが第１の複数の信号
    線を有する、モジュールと、 上に導電層が配されたサブストレートを有する印刷回路であって、前記印刷回
    路ボードが第２の複数信号線を有する、印刷回路と、 前記モジュールと前記印刷回路ボードとの間に配された誘電層であって、少な
    くとも１つのバイアを有し、該バイアはその中に配された導電材料を有し、該導
    電材料は、前記印刷回路ボードの前記導電層と前記少なくとも１つのモジュール
    の前記導電層とを電気的に接続する、誘電層と、 を備える印刷回路組立体。
  5. 【請求項５】 請求項４に記載の印刷回路組立体であって、前記導電材料が
    導電性インクである、印刷回路組立体。
  6. 【請求項６】 請求項４に記載の印刷回路組立体であって、上に導電層が配
    された少なくとも１つのサブストレートを有する第２のモジュールを更に備え、
    該第２のモジュールが第３の複数の信号線を有し、前記圧力充填された誘電層が
    、導電材料をその中に配された第２のバイアを有し、該第２のバイアの前記導電
    材料が、前記印刷回路ボードの前記導電層と前記第２のモジュールの前記導電層
    とを電気的に接続する、印刷回路組立体。
  7. 【請求項７】 印刷回路組立体であって、 上に導電層が配された少なくとも１つのサブストレートを有する第１のモジュ
    ールであって、前記導電層が第１のコンタクト・パッドを有する、第１のモジュ
    ールと、 上に導電層が配されたサブストレートを有する印刷回路であって、前記印刷回
    路ボード上の前記導電層が、前記第１のコンタクト・パッドに対向する第２のコ
    ンタクト・パッドを有する、印刷回路と、 前記モジュールと前記印刷回路ボードとの間に配された誘電層と、 前記第１のコンタクト・パッド上に形成された導電ポストであって、前記誘電
    層を横切って延びて前記第２のコンタクト・パッドに接し、それにより前記第１
    と前記第２のコンタクト・パッドとを電気的に接続し、前記印刷回路ボードの前
    記導電層と前記モジュールの前記導電層との間に所定の分離を提供する、導電ポ
    ストと、 を備える印刷回路組立体。
  8. 【請求項８】 請求項７に記載の印刷回路組立体であって、前記モジュール
    は、複数の高密度信号線を備える、印刷回路組立体。
  9. 【請求項９】 請求項８に記載の印刷回路組立体であって、前記印刷回路ボ
    ードの前記導電層は、前記モジュールの前記信号線よりも低密度の複数の信号線
    を備える、印刷回路組立体。
  10. 【請求項１０】 請求項７に記載の印刷回路組立体であって、前記誘電層は
    、前記モジュールと前記印刷回路ボードとを互いに結合するための接着剤を備え
    る、印刷回路組立体。
  11. 【請求項１１】 請求項８に記載の印刷回路組立体であって、前記誘電層は
    、前記接着剤を用いて両側においてコーティングされ且つ前記導電ポストが通っ
    て延びるアパーチャを含む誘電膜を更に備える、印刷回路組立体。
  12. 【請求項１２】 請求項８に記載の印刷回路組立体であって、前記誘電層は
    、前記接着剤で充填され、前記導電ポストが通って延びるアパーチャを含むプレ
    プレッグ・シート更に備える、印刷回路組立体。
  13. 【請求項１３】 請求項８に記載の印刷回路組立体であって、前記誘電層は
    、アパーチャのグリッドを備え、前記導電ポストは、前記アパーチャのグリッド
    の前記アパーチャの１つと整合される、印刷回路組立体。
  14. 【請求項１４】 請求項７に記載の印刷回路組立体であって、前記導電ポス
    トは、前記第１および前記第２のコンタクト・パッドの幅よりも小さい幅を有す
    る、印刷回路組立体。
  15. 【請求項１５】 請求項７に記載の印刷回路組立体であって、前記導電ポス
    トは、前記第１のコンタクト・パッド上に形成される第１金属層と、該第１金属
    層上に形成される第２金属層とを備え、前記第２金属層は、前記第２のコンタク
    ト・パッドと融合される可融性材料を含む、印刷回路組立体。
  16. 【請求項１６】 請求項９に記載の印刷回路組立体であって、前記第１金属
    層は銅を含み、前記第２金属層はスズを含む、印刷回路組立体。
  17. 【請求項１７】 請求項１５に記載の印刷回路組立体であって、前記第２の
    コンタクト・パッドは、上に配され、前記導電ポスト上の前記第２金属層と融合
    される接着促進層を備える、印刷回路組立体。
  18. 【請求項１８】 請求項１７に記載の印刷回路組立体であって、前記接着促
    進層は、約８ないし５０マイクロインチ（約２０３．２ないし１２７０μｍ）の
    範囲の厚さに配された金を含む、印刷回路組立体。
  19. 【請求項１９】 請求項７に記載の印刷回路組立体であって、前記導電ポス
    トは、前記第１のコンタクト・パッド上に形成される第１層と、該第１層上に形
    成される第２層とを備え、前記第２層は、前記第２のコンタクト・パッドと融合
    される可融性材料を含む、印刷回路組立体。
  20. 【請求項２０】 請求項１９に記載の印刷回路組立体であって、前記可融性
    材料は導電性インクを含む、印刷回路組立体。
  21. 【請求項２１】 請求項７に記載の印刷回路組立体であって、前記導電ポス
    トが導電性インクを含む、印刷回路組立体。
  22. 【請求項２２】 印刷回路組立体を製造する方法であって、 （ａ） 印刷回路ボードに導電ポストを形成するステップであって、前記印刷
    回路ボードは、上に導電層が配されたサブストレートを有し、前記導電ポストは
    、前記印刷回路ボードの前記導電層に配された第１のコンタクト・パッド上に配
    される、ステップと、 （ｂ） 少なくとも１つのモジュールを前記印刷回路ボード上に配置するステ
    ップであって、前記モジュールは第２のコンタクト・パッドを有し、該第２のコ
    ンタクト・パッドは、前記導電ポストと整合され且つそれらの間に配された誘電
    層と整合され、前記モジュールは、上に導電層が配されたサブストレートを備え
    、前記第２のコンタクト・パッドは前記モジュールの前記導電層に配され、前記
    モジュールは第１の複数の信号線を有し、前記印刷回路ボードは第２の複数の信
    号線を有する、ステップと、 （ｃ） 前記導電ポストが前記誘電層を横切って延びて前記第２のコンタクト
    ・パッドに接するまで、前記モジュールおよび前記印刷回路ボードを共に加圧す
    るステップであって、それにより、前記第１と前記第２のコンタクト・パッドと
    を電気的に接続し、前記印刷回路ボードの前記導電層と前記モジュールの前記導
    電層との間に所定の分離を提供するステップと、 を備える方法。
  23. 【請求項２３】 請求項２２に記載の方法であって、前記第１の複数の信号
    線は第１の密度値を提供する、方法。
  24. 【請求項２４】 請求項２３に記載の方法であって、前記第２の複数の信号
    線は、前記第１の密度値よりも低い第２の密度値を提供する、方法。
  25. 【請求項２５】 請求項２２に記載の方法であって、前記誘電層は接着剤を
    含み、前記モジュールおよび前記印刷回路ボードを加圧する前記ステップは、前
    記接着剤を用いて前記モジュールと前記印刷回路ボードとを互いに機械的に結合
    するステップを備える、方法。
  26. 【請求項２６】 請求項２５に記載の方法であって、前記誘電層は、前記接
    着剤を用いて両側においてコーティングされ且つ前記導電ポストが通って延びる
    アパーチャを含む誘電膜を更に備える、方法。
  27. 【請求項２７】 請求項２５に記載の方法であって、前記誘電層は、前記接
    着剤で充填され、前記導電ポストが通って延びるアパーチャを含むプレプレッグ
    ・シート更に備える、方法。
  28. 【請求項２８】 請求項２５に記載の方法であって、前記誘電層は、アパー
    チャのグリッドを備え、前記導電ポストは、前記アパーチャのグリッドの前記ア
    パーチャの１つと整合される、方法。
  29. 【請求項２９】 請求項２２に記載の方法であって、前記導電ポストは、前
    記第１および前記第２のコンタクト・パッドの幅よりも小さい幅を有する、方法
    。
  30. 【請求項３０】 請求項２２に記載の方法であって、前記導電ポストを形成
    する前記ステップは、第１金属層を前記第１のコンタクト・パッド上にデポジッ
    トするステップと、第２の可融性の金属層を前記第１金属層の上にデポジットす
    るステップとを備え、前記モジュールおよび前記印刷回路ボードを加圧する前記
    ステップは、前記第２金属層を前記第２のコンタクト・パッドと融合するために
    熱を適用するステップを備える、方法。
  31. 【請求項３１】 請求項３０に記載の方法であって、前記導電ポストを形成
    する前記ステップは、レジスト・マスクをフォトイメージングするステップを備
    え、前記第１金属層および前記第２金属層は、前記レジスト・マスクを通しての
    電気めっきを介してデポジットされる、方法。
  32. 【請求項３２】 請求項３０に記載の方法であって、前記第２のコンタクト
    ・パッド上に接着促進層をデポジットするステップを更に備え、前記モジュール
    および前記印刷回路ボードを加圧する前記ステップは、前記導電ポスト上におけ
    る前記第２金属層と前記接着促進層を融合するステップを備える、方法。
  33. 【請求項３３】 請求項２２に記載の方法であって、前記導電ポストを形成
    する前記ステップは、第１層を前記第１のコンタクト・パッド上にデポジットす
    るステップと、第２の可融性の層を前記第１層の上にデポジットするステップと
    を備え、前記モジュールおよび前記印刷回路ボードを加圧する前記ステップは、
    前記第２層を前記第２のコンタクト・パッドと融合するために熱を適用するステ
    ップを備える、方法。
  34. 【請求項３４】 請求項３３に記載の方法であって、前記第２の可融性の層
    は導電性インクを備える、方法。
  35. 【請求項３５】 請求項３３に記載の方法であって、前記第２の可融性の層
    は可融性の材料をを備える、方法。
  36. 【請求項３６】 請求項２２に記載の方法であって、前記導電ポストは導電
    性インクを含む、方法。
  37. 【請求項３７】 印刷回路組立体であって、 上に導電層が配された少なくとも１つのサブストレートを有する少なくとも１
    つのモジュールであって、前記少なくとも１つのモジュールが第１の電気的密度
    を有する、モジュールと、 上に導電層が配されたサブストレートを有する印刷回路であって、前記印刷回
    路ボードが第２の電気的密度を有し、該第２の電気的密度が前記第１の電気的密
    度よりも低い、印刷回路と、 前記モジュールと前記印刷回路ボードとの間に配された誘電層であって、少な
    くとも１つのバイアを有し、該バイアはその中に配された導電材料を有し、該導
    電材料は、前記印刷回路ボードの前記導電層と前記少なくとも１つのモジュール
    の前記導電層とを電気的に接続する、誘電層と、 を備える印刷回路組立体。
JP2000584731A 1998-11-19 1999-11-19 局所的に配線密度を強化した印刷回路組立体 Withdrawn JP2002530900A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/195,913 US6147870A (en) 1996-01-05 1998-11-19 Printed circuit assembly having locally enhanced wiring density
US09/195,913 1998-11-19
PCT/US1999/027078 WO2000032021A1 (en) 1998-11-19 1999-11-19 Printed circuit assembly having locally enhanced wiring density

Publications (1)

Publication Number Publication Date
JP2002530900A true JP2002530900A (ja) 2002-09-17

Family

ID=22723337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000584731A Withdrawn JP2002530900A (ja) 1998-11-19 1999-11-19 局所的に配線密度を強化した印刷回路組立体

Country Status (8)

Country Link
US (1) US6147870A (ja)
EP (1) EP1145608A1 (ja)
JP (1) JP2002530900A (ja)
KR (1) KR20010075727A (ja)
CN (1) CN1333997A (ja)
CA (1) CA2351421A1 (ja)
TW (1) TW527857B (ja)
WO (1) WO2000032021A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335701A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 積層基板の製造方法
JP2011040493A (ja) * 2009-08-07 2011-02-24 Namics Corp 多層配線板、及び、多層配線板の製造方法
WO2022196265A1 (ja) * 2021-03-19 2022-09-22 Ｎｅｃプラットフォームズ株式会社 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535746B2 (ja) * 1998-08-20 2004-06-07 ソニーケミカル株式会社 フレキシブル基板製造方法
US6381140B1 (en) * 1999-08-30 2002-04-30 Witek Enterprise Co., Ltd. Memory module
CA2394886C (en) * 1999-12-21 2012-07-17 Plastic Logic Limited Inkjet-fabricated integrated circuits
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
DE10204959A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Leiterplatte mit einem Bauteil
DE10229337B4 (de) * 2002-06-29 2007-04-05 Robert Bosch Gmbh Elektronische Baugruppe
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6989493B2 (en) * 2004-03-03 2006-01-24 Seagate Technology Llc Electrical feedthrough assembly for a sealed housing
JP4892241B2 (ja) * 2006-01-11 2012-03-07 ニューパラダイムテクノロジー株式会社 発光素子組込み発光フィルム
KR100793856B1 (ko) * 2007-02-27 2008-01-10 한국기계연구원 조립식 전자회로
KR101023372B1 (ko) * 2008-11-11 2011-03-18 삼성전기주식회사 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
TWI437777B (zh) * 2010-01-11 2014-05-11 Via Tech Inc 電子組裝及其應用
TWI409016B (zh) * 2011-03-09 2013-09-11 Lextar Electronics Corp 載板結構及其製造方法
GB2499850B (en) * 2012-03-02 2014-07-09 Novalia Ltd Circuit board assembly
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
US9374898B2 (en) * 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components
JP5974147B1 (ja) 2015-07-31 2016-08-23 株式会社フジクラ 配線体アセンブリ、導体層付き構造体、及びタッチセンサ
GB2552983B (en) * 2016-08-17 2021-04-07 Ge Aviat Systems Ltd Method and apparatus for detecting an electrical fault in a printed circuit board
CN107846789A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种解决pcb布线密度的设计方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35064A (en) * 1862-04-22 Improvement in speed-regulators for horse-powers
US2721822A (en) * 1953-07-22 1955-10-25 Pritikin Nathan Method for producing printed circuit
NL190034A (ja) * 1953-08-17
US3181986A (en) * 1961-03-31 1965-05-04 Intellux Inc Method of making inlaid circuits
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3475213A (en) * 1965-09-13 1969-10-28 Minnesota Mining & Mfg Electrically conductive adhesive tape
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US3823252A (en) * 1972-10-26 1974-07-09 Owens Illinois Inc Conducting element having bundled substantially parallel crystalline conductors and process for manufacture
AT332926B (de) * 1973-02-21 1976-10-25 Electrovac Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US3982320A (en) * 1975-02-05 1976-09-28 Technical Wire Products, Inc. Method of making electrically conductive connector
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
JPS5668579A (en) * 1979-11-09 1981-06-09 Hitachi Ltd Connecting method by melting solder
US4545840A (en) * 1983-03-08 1985-10-08 Monolithic Memories, Inc. Process for controlling thickness of die attach adhesive
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS6433808A (en) * 1986-10-18 1989-02-03 Japan Synthetic Rubber Co Ltd Conductive particle and conductive adhesive including it
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
KR910004797B1 (ko) * 1987-04-08 1991-07-13 가시오 게이상기 가부시기가이샤 소형 전자기기 및 그 제조방법
US4771159A (en) * 1987-05-27 1988-09-13 Gte Government Systems Corporation Method of soldering leadless component carriers or the like
US4778635A (en) * 1987-09-18 1988-10-18 American Telephone And Telegraph Company Method and apparatus for fabricating anisotropically conductive material
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
AU612771B2 (en) * 1988-02-26 1991-07-18 Minnesota Mining And Manufacturing Company Electrically conductive pressure-sensitive adhesive tape
US4908258A (en) * 1988-08-01 1990-03-13 Rogers Corporation High dielectric constant flexible sheet material
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
JPH0291360U (ja) * 1988-12-29 1990-07-19
US5235741A (en) * 1989-08-18 1993-08-17 Semiconductor Energy Laboratory Co., Ltd. Electrical connection and method for making the same
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH03196650A (ja) * 1989-12-26 1991-08-28 Sharp Corp フリップチップボンディング方法
JPH03209734A (ja) * 1990-01-11 1991-09-12 Japan Radio Co Ltd 半導体接続方法
JPH03218030A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2590450B2 (ja) * 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
JP2740357B2 (ja) * 1990-02-06 1998-04-15 松下電工株式会社 プリント回路用基板
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5112464A (en) * 1990-06-15 1992-05-12 The Dow Chemical Company Apparatus to control reverse current flow in membrane electrolytic cells
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5112462A (en) * 1990-09-13 1992-05-12 Sheldahl Inc. Method of making metal-film laminate resistant to delamination
US5137791A (en) * 1990-09-13 1992-08-11 Sheldahl Inc. Metal-film laminate resistant to delamination
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JPH0548230A (ja) * 1991-08-17 1993-02-26 Fuji Xerox Co Ltd 薄膜配線基板
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3113749B2 (ja) * 1992-11-27 2000-12-04 株式会社リコー 配線構造及び導電部材の製造方法
DE59208900D1 (de) * 1992-12-12 1997-10-16 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5346775A (en) * 1993-02-22 1994-09-13 At&T Laboratories Article comprising solder with improved mechanical properties
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
DE69419219T2 (de) * 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335701A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 積層基板の製造方法
JP2011040493A (ja) * 2009-08-07 2011-02-24 Namics Corp 多層配線板、及び、多層配線板の製造方法
WO2022196265A1 (ja) * 2021-03-19 2022-09-22 Ｎｅｃプラットフォームズ株式会社 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法
JP2022144502A (ja) * 2021-03-19 2022-10-03 Ｎｅｃプラットフォームズ株式会社 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法

Also Published As

Publication number Publication date
TW527857B (en) 2003-04-11
US6147870A (en) 2000-11-14
CA2351421A1 (en) 2000-06-02
EP1145608A1 (en) 2001-10-17
CN1333997A (zh) 2002-01-30
WO2000032021A1 (en) 2000-06-02
KR20010075727A (ko) 2001-08-09

Similar Documents

Publication Publication Date Title
KR100442215B1 (ko) 인쇄배선회로다층어셈블리및그제조방법
JP2002530900A (ja) 局所的に配線密度を強化した印刷回路組立体
US6541712B1 (en) High speed multi-layer printed circuit board via
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US7076869B2 (en) Solid via layer to layer interconnect
US7381587B2 (en) Method of making circuitized substrate
US7334323B2 (en) Method of making mutilayered circuitized substrate assembly having sintered paste connections
KR19980064661A (ko) 프린트배선기판과 전자구성부품
JPH0738222A (ja) 剛性−可撓性回路基板およびその製造方法
US7342183B2 (en) Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
US6586687B2 (en) Printed wiring board with high density inner layer structure
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
JPH1070363A (ja) 印刷配線板の製造方法
JP3474896B2 (ja) 印刷配線板およびその製造方法
JP2003229661A (ja) 配線基板およびその製造方法
WO1997025845A1 (en) Printed circuit assembly and method of manufacture therefor
WO2021246005A1 (ja) 回路基板、回路基板の製造方法及び電子機器
JP2002319760A (ja) 配線基板の製造方法
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JP2003198135A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2003046252A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206