KR100793856B1 - 조립식 전자회로 - Google Patents

조립식 전자회로 Download PDF

Info

Publication number
KR100793856B1
KR100793856B1 KR1020070019632A KR20070019632A KR100793856B1 KR 100793856 B1 KR100793856 B1 KR 100793856B1 KR 1020070019632 A KR1020070019632 A KR 1020070019632A KR 20070019632 A KR20070019632 A KR 20070019632A KR 100793856 B1 KR100793856 B1 KR 100793856B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic circuit
circuit
thin film
attachable
Prior art date
Application number
KR1020070019632A
Other languages
English (en)
Inventor
이택민
신동윤
김충환
조정대
김동수
최병오
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020070019632A priority Critical patent/KR100793856B1/ko
Application granted granted Critical
Publication of KR100793856B1 publication Critical patent/KR100793856B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/18Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism
    • G09B23/183Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for electricity or magnetism for circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Educational Administration (AREA)
  • Computational Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Educational Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은, 기판과, 상기 기판의 이면에 형성되는 접착층을 갖는 부착식기판과; 상기 기판상에 형성되는 박막의 회로부품과; 상기 회로부품을 전기적으로 연결하는 도선테이프를 포함하는 것을 특징으로 한다.
이에 의하여, 크기를 박막으로 할 수 있고, 간단하게 전자회로를 구성할 수 있으며, 작업자를 보호할 수 있는 조립식 전자회로가 제공된다.
전자회로, 조립식, 스티커, 부착

Description

조립식 전자회로{Assemble type electronic circuit}
도 1은 본 발명에 따른 조립식 전자회로 조립상태의 평면도,
도 2 내지 도 5는 도 1의 조립식 전자회로의 회로부품 예를 나타낸 도면,
도 6은 본 발명에 따른 조립식 전자회로의 세트형태를 예시한 도면,
도 7은 도 6의 조립식 전자회로 세트를 이용하여 회로부품을 배치한 상태의 도면.
* 도면의 주요 부분에 대한 부호의 설명
10 : 부착식기판 20 : 회로부품
21 : 저항 23 : 캐패시터
25 : 인덕터 27 : 램프
40 : 조립기판
본 발명은, 조립식 전자회로에 관한 것으로서, 보다 상세하게는 간단한 부착방법에 의해 전자회로를 구성할 수 있는 조립식 전자회로에 관한 것이다.
일반인들이 전공분야가 아닌 상태에서 전자회로를 이해하기란 그리 쉽지 않지만, 기본적인 전자회로의 구성을 숙지한다면 일상을 살아가는데 많은 도움이 된다.
이에 대부분의 학교 교과과정에는 간단한 전자회로를 학생들이 직접 구성해 볼 수 있도록 별도의 교과과정이 마련되어 있다.
한편, 종래의 전자회로는 인쇄회로기판상에 회로를 구성하는 회로부품으로서 각종 저항이나 캐패시터 및 트랜지스터 등의 부품을 적재적소에 납땜함으로써, 소정의 전자기기가 구동할 수 있는 전자회로를 구성하였다.
그런데, 이러한 종래의 전자회로에 있어서는, 부피를 갖는 회로부품을 인쇄회로기판상에 일일이 납땜하여 전자회로를 구성하기 때문에, 구성된 전자회로의 부피 역시 비대할 수밖에 없는 문제점이 있었다.
또한, 납땜과정을 포함하고 있기 때문에, 납땜이 익숙하지 않는 학생이나 작업자에게는 회로를 구성하는 작업이 매우 불편하고 어려운 문제점이 있었다. 더불어, 작업자가 납땜과정에서 인두에 화상을 입거나 납중독의 위험성에 노출되는 심각한 문제점이 있었다.
따라서, 본 발명의 목적은, 크기를 박막으로 할 수 있고, 간단하게 전자회로를 구성할 수 있으며, 작업자를 보호할 수 있는 조립식 전자회로를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 기판과, 상기 기판의 이면에 형성되는 접착층을 갖는 부착식기판과; 상기 기판상에 형성되는 박막의 회로부품과; 상기 회로부품을 전기적으로 연결하는 도선테이프를 포함하는 것을 특징으로 하는 조립식 전자회로에 의해 달성된다.
여기서, 상기 부착식기판은 스티커지 또는 라벨지인 것이 바람직하다.
그리고, 상기 회로부품은 해당 부품을 형성하는 잉크재료를 이용하여 인쇄기법에 의해 박막 형태로 인쇄되는 것이 효과적이다.
또한, 상기 도선테이프는 전도성 구리 테이프인 것이 보다 바람직하다.
이하에서는 첨부된 도면을 참고하여 본 발명에 대해서 상세하게 설명한다.
도 1은 본 발명에 따른 조립식 전자회로 조립상태의 평면도이다. 이 도면에 도시된 바와 같이, 본 발명에 따른 조립식 전자회로(1)는 부착식기판(10)과, 부착식기판(10) 상에 형성되는 박막의 회로부품(20)들과, 각 회로부품(20)을 전기적으로 연결하는 도선테이프(30)를 포함한다.
부착식기판(10)은 다양한 재질로 마련될 수 있는 기판(11)과, 기판(11)의 일면에 도포된 접착층(13)을 포함하는 스티커 방식으로 마련되어 있다.
기판(11)의 재질은 종이나 라벨지, 종이에 코팅, 라미네이션 등의 처리를 행한 코팅지나 라미네이트지 등을 포함하여 섬유나 합성수지 재질 등의 유기재질, 혹은 무기재질, 혹은 유무기 복합재질 등의 다양한 재질로 마련될 수 있으며, 금속재 질이나 유리 및 필요에 따라서 가시광선에 대해 반사성이 높거나 혹은 투과성이 좋은 재질 등으로 본 발명의 취지를 훼손하지 않는 범주 내에서 다양한 재질의 기판(11)으로 마련될 수 있다.
그리고, 접착층(13)은 일반적인 스티커나 부착식 라벨지 등에 이용되는 접착물질을 이용하여 기판(11)의 일면에 도포된다. 이 접착층(13)은 이형지(미도시)에 의해 보호된 상태에서 회로 조립과정에서 이형지(미도시)를 제거하여 부착식기판(10)을 후술할 조립기판(40)에 부착시킬 수 있다.
회로부품(20)들은 일반적으로 널리 이용되는 저항(21), 캐패시터(23), 인덕터(25) 및 램프나 배터리(29) 등으로 마련되는데, 이들 회로부품(20)들은 박막 형태로 부착식기판(10) 상에 형성된다.
이하에서는 박막의 회로부품(20)들에 대한 예를 설명한다.
저항(21)은 도 2의 평면도(a) 및 단면도(b)에 도시된 바와 같이, 부착식기판(10) 상(접착층(13) 반대면)에 저항체(21a)의 잉크재료를 인쇄하여 박막의 라인 형상으로 인쇄 경화시킴으로써 형성된다. 이때, 저항체(21a)의 잉크재료는 도전성을 갖는 금, 아연, 그래파이트, 구리, ITO, 카본, 카본나노튜브, 전도성 폴리며 등과 도전성을 방해하는 각종 유무기재료들의 조함물로 이루어진 투명 또는 반투명, 불투명 EH는 반사성이 높은 전도성 재료를 잉크재료로 하여 마련될 수 있다.
이 저항(21)의 저항값은 정해진 저항값에 대응하는 길이를 갖도록 부착식기 판(10) 상에 인쇄되거나, 비교적 긴 길이의 라인형태로 부착식기판(10) 상에 인쇄된 상태에서 저항값에 대응하는 길이만큼을 잘라서 사용할 수 있다.
캐패시터(23)는 도 3의 평면도(a) 및 단면도(b)에 도시된 바와 같이, 부착식기판(10) 상에 하부전극(23a)과 유전체(23b) 및 상부전극(23c)을 면 형태로 차례로 적층 인쇄하면서 경화시킴으로써, 박막 캐패시터(23)로 형성된다.
여기서, 하부전극(23a)과 상부전극(23c)은 전도성을 갖는 미립자의 은으로 이루어진 전도성 잉크재료에 의해 형성되거나, 이외에도 도전성을 갖는 금, 아연, 그래파이트, 구리, ITO, 카본, 카본나노튜브, 전도성 폴리머 등과 이들의 조합물로 이루어진 투명 혹은 반투명 또는 불투명 혹은 반사성이 높은 전도성 잉크재료에 의해 형성될 수 있다.
그리고, 유전체(23b)는 티탄산바륨으로 이루어진 잉크재료에 의해 하부전극(23a) 상에 적층 인쇄된 후 경화된다.
이러한 캐패시터(23)는 원하는 캐패시터(23) 값에 대응하는 면적을 갖도록 부착식기판(10) 상에 인쇄되거나, 비교적 넓은 면적을 갖는 형태로 부착식기판(10) 상에 인쇄된 상태에서 원하는 캐패시터(23) 값에 대응하는 면적만큼 잘라서 사용할 수 있다.
인덕터(25)는 도 4의 a 내지 c에 도시된 바와 같이, 부착식기판(10) 상에 코일전극(25a)을 인쇄 경화시킨 다음(a), 코일전극(25a)의 중심단부로부터 외곽을 덮 는 유전체 또는 절연층(25b)을 코일전극(25a) 상에 면 형태로 인쇄 경화시킨다(b). 그런 다음, 절연층(25b) 상에 코일전극(25a)의 중심단부로부터 외곽을 향하는 버스전극(25c)을 인쇄 경화시킴으로써(c), 박막의 인덕터(25)를 형성할 수 있다. 여기서, 버스전극(25c)과 코일전극(25a)의 외곽단부(25d)는 타 회로부품(20)들과 전기적으로 연결된다.
한편, 램프(27)는 도 5에 도시된 바와 같이, 부착식기판(10) 상에 하부전극(27a)과 유전체층(27b) 및 EL층(27c)과 상부전극(27d)을 차례로 적층 인쇄함으로써 박막의 램프를 형성할 수 있다.
여기서, 상부전극(27d)과 하부전극(27a)은 전도성을 갖는 미립자의 은으로 이루어진 전도성 잉크재료에 의해 형성되거나, 이외에도 도전성을 갖는 금, 아연, 그래파이트, 구리, ITO, 카본, 카본나노튜브, 전도성 폴리머 등과 이들의 조합물로 이루어진 투명 혹은 반투명 또는 불투명 혹은 반사성이 높은 전도성 잉크재료에 의해 형성될 수 있다.
그리고, 유전체층(27b)은 티탄산바륨으로 이루어진 잉크재료에 의해 하부전극(27a) 상에 적층 인쇄된 후 경화된다.
또한, EL층(27c)은 루미네선스 잉크재료를 유전체층(27b) 상에 적층 인쇄하여 경화시킴으로써 형성된다. 이 EL층(27c)은 상하부전극(27a)으로 흐르는 전류에 의해 유전체층(27b)에 전하가 분포되면 발광하게 된다.
한편, 본 발명에 따른 전자회로에 이용되는 회로부품(20)으로써, 배터리(29)는 근래 주목받고 있는 박막 배터리(29)를 부착식기판(10) 상에 부착시켜서 마련될 수 있으며, 이외에도 트랜지스터 역시 일반적으로 널리 쓰이는 박막 트랜지스터(TFT)를 부착식기판(10)에 부착시켜서 마련할 수 있다. 또한, 압전필름 등을 이용하는 박막의 스피커를 부착식기판(10) 상에 부착시킴으로써 박막 형태의 스피커를 마련할 수 있다. 이 외에도 다양한 회로부품(20)들을 부착식기판(10) 상에 박막으로 형성하여 부착식 박막 회로부품(20)을 마련할 수 있다.
그리고, 도선테이프(30)은 시중에 널리 유통되고 있는 전도성 구리 테이프 등을 이용할 수 있다. 이 도선테이프(30)는 접착물질 역시 전도성 접착제로 마련되어 있기 때문에, 전기적으로 연결하고자 하는 회로부품(20)들을 도선테이프(30)로 연결하면 간단하게 회로부품(20)들이 전기적으로 연결된다.
한편, 본 발명에 따른 조립식 전자회로(1)를 조립하는 과정을 도 6 및 도 7과 도 1을 참고하여 설명한다.
먼저, 본 예에 따른 조립식 전자회로(1)는 램프를 발광하기 위한 전자회로를 구현하기 위한 것으로서, 도 6에 도시된 바와 같이, 부착식기판(10)상에 박막의 램프와 배터리(29) 및 저항(21)과 캐패시터(23), 그리고 인덕터(25) 및 스위치(28) 등이 형성된 박막의 조립식 전자회로(1) 세트 형태로 마련되어 있다. 여기서, 조립식 전자회로(1) 세트는 학습용 과학 교구재로 이용될 수 있는 것으로서, 램프발 광을 위한 전자회로 외에도 라디오 등을 구현하기 위한 박막의 회로부품(20)들이 마련되어 있는 조립식 전자회로(1) 세트 등 다양한 형태의 조립식 전자회로(1) 세트로 마련될 수 있다.
사용자는 부착식기판(10) 상에 마련된 박막의 회로부품(20)들 중 선택된 램프 및 배터리(29) 저항(21) 등의 회로부품(20)을 잘라서 조립기판(40) 상에 도 7과 같이 적절히 배치하여 부착시킨다.
그런 다음, 도선테이프(30)를 이용하여 각 회로부품(20)들을 도 1과 같이 전기적으로 연결하면 램프발광을 위한 전자회로의 조립이 간단하게 완료된다.
이와 같이, 본 발명에 따른 조립식 전자회로는 회로부품들이 부착식기판 상에 인쇄방법을 이용하여 박막으로 형성되고, 전자회로를 구성할 때 회로부품들을 적절하게 잘라서 조립기판상에 부착한 후, 도선테이프를 이용하여 전기적으로 연결함으로써, 전자회로의 부피를 박막으로 구현함과 동시에, 남땜 공정을 배제하여 전자회로를 간단하게 조립할 수 있다. 또한, 인두를 사용하지 않기 때문에, 화상이나 납중독의 위험성이 없다.
이상 설명한 바와 같이, 본 발명에 따르면, 크기를 박막으로 할 수 있고, 간단하게 전자회로를 구성할 수 있으며, 작업자를 보호할 수 있는 조립식 전자회로가 제공된다.

Claims (4)

  1. 기판과, 상기 기판의 이면에 형성되는 접착층을 갖는 부착식기판과;
    상기 기판상에 형성되는 박막의 회로부품과;
    상기 회로부품을 전기적으로 연결하는 도선테이프를 포함하는 것을 특징으로 하는 조립식 전자회로.
  2. 제1항에 있어서,
    상기 부착식기판은 스티커지 또는 라벨지인 것을 특징으로 하는 조립식 전자회로.
  3. 제1항에 있어서,
    상기 회로부품은 해당 부품을 형성하는 잉크재료를 이용하여 인쇄기법에 의해 박막 형태로 인쇄되는 것을 특징으로 하는 조립식 전자회로.
  4. 제2항에 있어서,
    상기 도선테이프는 전도성 구리 테이프인 것을 특징으로 하는 조립식 전자회로.
KR1020070019632A 2007-02-27 2007-02-27 조립식 전자회로 KR100793856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070019632A KR100793856B1 (ko) 2007-02-27 2007-02-27 조립식 전자회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019632A KR100793856B1 (ko) 2007-02-27 2007-02-27 조립식 전자회로

Publications (1)

Publication Number Publication Date
KR100793856B1 true KR100793856B1 (ko) 2008-01-10

Family

ID=39217542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019632A KR100793856B1 (ko) 2007-02-27 2007-02-27 조립식 전자회로

Country Status (1)

Country Link
KR (1) KR100793856B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821224B1 (ko) * 2015-05-29 2018-01-23 김상원 전도 테이프를 이용한 발광 다이오드 실험 교구

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021920A (ko) * 1996-09-19 1998-06-25 김광호 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
KR20000003305A (ko) * 1998-06-27 2000-01-15 윤종용 볼 그리드 어레이 패키지
KR20010075727A (ko) * 1998-11-19 2001-08-09 크리스 로저 에이치 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
KR20030083691A (ko) * 2001-01-02 2003-10-30 애디스트 테크노베이션 피티이. 엘티디. 교육 목적용 회로판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021920A (ko) * 1996-09-19 1998-06-25 김광호 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
KR20000003305A (ko) * 1998-06-27 2000-01-15 윤종용 볼 그리드 어레이 패키지
KR20010075727A (ko) * 1998-11-19 2001-08-09 크리스 로저 에이치 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
KR20030083691A (ko) * 2001-01-02 2003-10-30 애디스트 테크노베이션 피티이. 엘티디. 교육 목적용 회로판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821224B1 (ko) * 2015-05-29 2018-01-23 김상원 전도 테이프를 이용한 발광 다이오드 실험 교구

Similar Documents

Publication Publication Date Title
FI112130B (fi) Kosketukseen reagoiva ohjauspaneeli
US5036249A (en) Electroluminescent lamp panel and method of fabricating same
TWI229284B (en) Input device
MY142854A (en) Method of making multilayered construction for use in resistors and capacitors
KR100902862B1 (ko) 투명 전광판 및 그 제조방법
ATE502399T1 (de) Schaltungsvorrichtung mit gebondetem smd-bauteil
KR100793856B1 (ko) 조립식 전자회로
JP2007258189A5 (ko)
JP2006236870A (ja) 表示装置
KR20080001742U (ko) 투명한 엘이디 전광게시판
JP2015534217A (ja) Oled照明モジュール
JP3542902B2 (ja) El素子
JP2002352953A (ja) El発光装置
JP2003168558A (ja) El複合部材
WO2021014817A1 (ja) フィルム部材
KR101408384B1 (ko) Oled 조명 모듈
JP2005032624A (ja) 電界発光灯及びその製造方法
JP2009129823A (ja) El発光シート及びel発光装置
JPH09152605A (ja) 液晶表示装置
JPH0518876Y2 (ko)
JP2004227873A (ja) Elを用いた表示体構成部品及びこれを用いた表示装置
JP2008066432A5 (ko)
JPH11297470A (ja) 照光ユニット
KR100463034B1 (ko) 전자 제품용 커버 및 이의 제조 방법
JPH01102890A (ja) エレクトロルミネッセンス用インバータの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 13