KR20000003305A - 볼 그리드 어레이 패키지 - Google Patents

볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000003305A
KR20000003305A KR1019980024532A KR19980024532A KR20000003305A KR 20000003305 A KR20000003305 A KR 20000003305A KR 1019980024532 A KR1019980024532 A KR 1019980024532A KR 19980024532 A KR19980024532 A KR 19980024532A KR 20000003305 A KR20000003305 A KR 20000003305A
Authority
KR
South Korea
Prior art keywords
solder ball
grid array
array package
substrate
pads
Prior art date
Application number
KR1019980024532A
Other languages
English (en)
Inventor
윤진현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980024532A priority Critical patent/KR20000003305A/ko
Publication of KR20000003305A publication Critical patent/KR20000003305A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

접착제에 포함되어 있는 휘발성 가스 및 부피 팽창된 수분과 공기등으로 인해 접착제와 테이프의 접합계면에서 부풀음이 발생되는 것을 방지하기 위해 접착제가 부착되는 테이프의 소정영역과 솔더볼 패드에 배출홀을 형성하여 접착제 내부에 존재하는 휘발성 가스, 공기, 수분등을 외부로 방출시킨다.
이와 같이, 배출홀을 통해 휘발성 가스, 공기, 수분등이 외부로 원활히 방출되면 접착제와 테이프의 접합계면에 부풀음이 발생되지 않으므로 테이프에 크랙이 발생되는 것을 방지할 수 있고, 솔더볼의 안착 높이가 모두 동일하여 제품의 신뢰성을 향상시킬 수 있다.
또한, 솔더볼이 전기적으로 연결되는 솔더볼 안착영역의 직경을 개구홀의 직경보다 작게 형성하여 솔더볼과 테이프의 열팽창 계수의 차에 의해 솔더볼 안착영역이 피로 파괴되는 것을 방지할 수 있다.

Description

볼 그리드 어레이 패키지
본 발명은 볼 그리드 어레이 패키지(Ball Grid Array Package; 이하 BGA 패키지라 한다)에 관한 것으로, 더욱 상세하게는 접착제에 포함되어 있는 수분 및 공기와 접착제에서 발생되는 휘발성 가스를 BGA 패키지 외부로 방출시키기 위해 기판의 소정영역에 배출홀을 형성하여 제품의 신뢰성을 향상시킨 BGA 패키지에 관한 것이다.
최근, 전자·정보기기의 메모리용량이 대용량화되어 감에 따라 DRAM 및 SRAM과 같은 반도체 칩이 고집적화되면서 반도체 칩의 사이즈가 점점 커지고 있다. 그럼에도 불구하고, 전자·정보기기의 소형화, 경량화에 추세에 따라 반도체 칩을 포장하는 패키지 기술은 경박단소화 및 고신뢰성이 요구되고 있는 실정이다.
또한, 전자·정보기기의 고기능화에 따라 반도체 칩 패키지의 하이핀(high pin)화가 진행되어 왔고 기존의 QFP(quad flat package)로서는 반도체 칩 사이즈를 그대로 유지하면서 반도체 칩의 하이핀 요구를 더 이상 충족시킬 수 없는 한계에 이르렀다.
그래서, 하이핀의 요구를 충족시키고 반도체 칩 사이즈가 작으면서 제조원가 낮은 BGA(Ball Grid Array) 패키지와 같은 표면실장형 반도체 칩 패키지가 개발되었으며, 최근에는 반도체 칩의 크기의 120％에 근접하는 칩 스케일 패키지 형태의 파인 피치 BGA(fine pitch BGA) 패키지가 개발되었다.
BGA 패키지의 제조방법을 간단히 설명하면, 접착제를 개재하여 테이프와 반도체 칩을 상호 부착하는 다이본딩 공정을 진행한 후, 캐필러리를 이용하여 빔리드들과 본딩패드들를 열압착하여 연결하는 빔리드 본딩공정을 진행한다.
빔리드 본딩공정이 완료되면 반도체 칩이 부착된 테이프의 상부에 일정량의 에폭시 몰딩 컴파운드 수지를 떨어뜨려 반도체 칩과 도전성 패턴들을 봉지하는 밀봉공정을 진행한다. 이후, 솔더볼 패드에 솔더볼들을 안착시키는 솔더볼 안착공정을 진행하고, 테이프를 일정 크기로 각각 절단하여 BGA 패키지를 개별화시킨다.
이와 같은 공정을 거쳐 완성된 BGA 패키지를 PCB 상에 실장하는데, BGA 패키지의 솔더볼들과 PCB 상에 형성된 랜드 패턴들(land pattern)을 상호 얼라인한 후 리플로우(reflow)하여 실장시킨다.
그러나, BGA 패키지를 조립하기 위해 반도체 칩 및 테이프에 열을 가하는 공정, 즉 다이본딩, 빔리드, 밀봉, 솔더볼 안착 공정등을 진행할 때 접착제에 포함되어 있던 수분 및 공기등이 열에 의해 팽창되고, 접착제의 특성으로 인해 휘발성 가스가 발생된다. 이때, 휘발성 가스 및 부피가 팽창된 공기와 수분등은 계속적으로 가해지는 고온의 열에 의해 접착력이 취약한 테이프 쪽으로 이동하게 된다. 한편, 테이프 쪽으로 이동된 휘발성 가스와 공기 및 수분 등은 테이프의 외부로 방출되려 하지만 테이프에는 수분 및 공기와 휘발성 가스를 방출시킬 수 있는 공간이 존재하지 않으므로 수분 및 공기와 휘발성 가스들은 테이프와 접착제의 접합계면에 부풀음을 발생시킨다.
이러한, 부풀음이 심할 경우 테이프에 크랙이 발생되고, 솔더볼을 안착시켰을 때 부풀음이 발생된 영역에 안착된 솔더볼과 부풀음이 발생되지 않은 영역에 안착된 솔더볼들의 안착 높이가 동일하지 않으므로 PCB의 랜드 패턴들과 솔더볼이 접속되지 않는 접속불량이 발생되어 제품의 신뢰성이 저하된다.
또한, 솔더볼 패드에 솔더볼들을 안착시켰을 때 솔더볼과 테이프의 열팽창 계수의 차이로 인해 솔더볼 패드를 외부로 노출시키는 개구홀이 솔더볼의 열팽창을 방해함으로써 솔더볼과 개구홀의 원주면이 서로 일치하는 솔더볼 패드에 열응력이 집중되어 솔더볼 패드가 피로파괴되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로써, 부피 팽창된 수분 및 공기와 휘발성 가스등을 BGA 패키지의 외부로 원활히 방출시켜 기판과 부착되는 접착제의 접합계면에 부풀음이 발생되는 것을 방지함으로써 제품의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 솔더볼 패드 중 솔더볼이 안착되는 솔더볼 안착부분과 개구홀이 서로 접촉되는 것을 방지하여 솔더볼과 개구부의 열팽창 계수의 차로 인해 솔더볼 패드가 피로파괴되는 것을 방지하는데 있다.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명에 의한 볼 그리드 어레이 패키지의 구조를 개략적으로 도시한 평면도이고,
도 2는 도 1의 B부분을 확대한 요부 확대 사시도이고,
도 3은 도 2의 다른 실시예를 도시한 사시도이고,
도 4는 본 발명에 의한 볼 그리드 어레이 패키지를 일부 절단한 절단 사시도이다.
이와 같은 목적을 달성하기 위해 본 발명은 접착제에 의해 반도체 칩과 부착되는 기판의 소정영역에 도전성 패턴들 및 솔더볼 패드를 형성하고, 솔더볼 패드와 대응되는 기판의 소정영역에 솔더볼 패드보다는 직경이 작고 솔더볼이 안착되는 영역보다는 직경이 큰 개구홀을 형성하는데, 개구홀을 통해 기판의 외부로 노출된 솔더볼 패드내에 링형상의 제 1 배출홀들이 상호 소정간격 이격되어 형성되어 솔더볼 패드를 지지영역과 솔더볼 안착영역으로 분할한다.
바람직하게, 솔더볼 안착영역의 직경을 개구홀의 직경보다 작게 형성한다.
바람직하게, 제 1 배출홀들은 솔더볼 안착영역에 안착되는 솔더볼이 어느 한쪽으로 편중되는 것을 방지하기 위해서 적어도 4개이상 형성되고, 이들 제 1 배출홀들은 등간격으로 배열된다.
이하, 본 발명에 의한 BGA 패키지의 구조를 첨부된 도면 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
도 4에 도시된 CSP(100)를 참조한면, 가장자리에 본딩패드들(132)이 형성된 반도체 칩(130)과 테이프(110)가 탄성중합체(elastomer)인 절연재질의 접착제(140)를 개재하여 상호 부착되고, 테이프(110)의 윈도우들(114) 외부로 노출된 빔리드들(122)이 본딩패드들(132)과 전기적으로 연결된다.
여기서, 테이프(110)의 베이스 필름(112) 상에는 빔리드들(122)과 본딩패드들(132)을 얼라인하기 위한 윈도우들(114)과, 외부에서 인가된 전기적 신호를 반도체 칩(130)에 전달하기 위한 도전성 패턴들(120)과, 외부단자와 접속되는 솔더볼이 안착되어 도전성 패턴들(120)과 외부단자를 전기적으로 연결시키는 솔더볼 패드들(124)과, 접착제(140) 내에 포함되어 수분 및 공기등과 접착제(140)에서 발생되는 휘발성 가스를 패키지의 외부로 방출시키는 제 1 및 제 2 배출홀들(172, 174)이 형성된다.
윈도우들(114)은 도 1에 도시된 바와 같이 베이스 필름(112) 상에 점선으로 도시한 패키지 외곽선(116)의 내측 각변에 하나씩 형성되고, 도전성 패턴들(120)은 패키지 외곽선(116)에서 윈도우(114)를 거쳐 베이스 필름(112)의 소정영역까지 연장되어 형성된다. 여기서, 윈도우들(114)에 의해 베이스 필름(112)의 외부로 노출되어 본딩패드들(132)과 접속되는 도전성 패턴(120)의 일단부 소정영역을 빔리드(122)라 한다.
도 4에 도시된 바와 같이 솔더볼 패드(124)를 덮고 있는 베이스 필름(112) 중 솔더볼 패드(124)와 대응되는 영역에는 솔더볼 패드(124) 보다 직경이 작은 개구홀(118)이 형성되어 솔더볼 패드(124)의 소정영역을 베이스 필름(112)의 외부로 노출시킨다.
솔더볼 패드(124)는 도 1에 도시된 바와 같이 소정직경을 갖는 원형으로, 도전성 패턴들(120)의 타단부 각각에 형성되어 도전성 패턴들(120)과 전기적으로 연결된다.
도 3 또는 도 4에 도시된 바와 같이 솔더볼 패드(124)의 내부에는 링형상의 제 1 배출홀들(174)이 상호 소정간격 이격되어 형성되는데, 솔더볼 패드(124)는 제 1 배출홀들(174)에 의해서 지지영역(125)과 솔더볼 안착영역(126)으로 구분된다. 여기서, 지지영역(125)은 제 1 배출홀들(174)의 외경을 따라 형성되고, 솔더볼이 안착되는 솔더볼 안착영역(126)은 제 1 배출홀들(174)의 내경을 따라 형성되는 것으로, 솔더볼 안착영역(126)의 직경은 개구홀(118)의 원주면과 접촉되지 않도록 개구홀(118)의 직경보다 작게 형성한다.
또한, 제 1 배출홀들(174)은 솔더볼 안착영역(126)에 솔더볼을 안착시켰을 때 솔더볼이 어느 한쪽으로 편중되는 것을 방지하기 위해 적어도 4개이상 형성되며, 제 1 배출홀들(174)은 등간격으로 형성되는 것이 바람직하다.
한편, 도 2에 도시된 바와 같이 접착제(140)의 내부에 포함된 수분 및 공기와 접착제(140)에서 발생된 휘발성 가스를 좀더 원활히 방출시키기 위해 솔더볼 패드(124)와 도전성 패턴(120)이 형성되지 않은 베이스 필름(112)에 소정직경을 갖는 제 2 배출홀들(172)을 형성한다. 여기서, 제 2 배출홀(172)의 직경은 0.1㎜이상이다.
미설명 부호 160은 반도체 칩(130) 및 빔리드(122)를 외부환경으로부터 보호하고 BGA 패키지(100)의 전체 형상을 확보하기 위한 몰드이다.
한편, 본 발명은 상기에서 설명한 테이프(110)에만 적용되는 것이 아니라 도전성 패턴들이 형성되고 일면에 반도체 칩(130)이 부착되며 본딩패드(132)와 도전성 패턴이 전기적으로 연결되는 인쇄회로기판에도 적용된다.
이와 같이 구성된 BGA 패키지의 조립과정에 대해 설명하면 다음과 같다.
먼저, 테이프(110)의 상부면 중앙부와 본딩패드(132)가 위치한 반도체 칩(130)의 하부면 중앙부를 정합시킨 상태에서 접착제(140)를 개재하여 테이프(110)와 반도체 칩(130)을 상호 부착하는 다이본딩 공정을 진행한다.
이후, 다이본딩 공정이 완료된 테이프(110)를 캐필러리(capillary)(미도시)의 하측으로 이동시킨 다음 빔리드들(122) 중 어느 하나와 캐필러리를 정합시키고 캐필러리를 하강시키는 과정을 여러번 반복하면서 빔리드들(122)을 각각의 대응하는 본딩패드들(132)과 열압착시키는 빔리드 본딩공정을 진행한다.
계속하여, 빔리드 본딩공정이 완료되면 패키지 외곽선(116)의 내측에 일정양의 에폭시 몰딩 컴파운드 수지를 떨어뜨려 반도체 칩(130)이 부착된 테이프(110)의 상부에 몰드(160)를 형성하는 몰딩공정을 진행한다. 이는, 반도체 칩(130) 및 빔리드(122)를 외부환경으로부터 보호하고 BGA 패키지(100)의 전체 형상을 확보하기 위함이다.
이어, 몰드(160)가 작업대의 상부면과 접촉되도록 테이프(110)를 뒤집은 후에 개구홀(118)로 인해 베이스 필름(112)의 외부로 각각의 노출된 솔더볼 안착영역들(126)에 솔더볼들(미도시)을 안착시켜 솔더볼 안착영역들(126)과 솔더볼들을 전기적으로 연결시키는 솔더볼 안착공정을 진행한다.
다이본딩, 빔리드, 몰딩, 안착공정등이 진행하는 동안 계속적으로 가해진 열에 의해 접착제(140)에 휘발성 가스가 발생되고 접착제(140)에 포함되어 있던 수분 및 공기등이 열에 의해서 부피가 팽창된다.
이와 같이 부피가 팽창된 수분 및 공기와 휘발성 가스들은 열이 가해지는 동안 접착제(140)의 외부로 방출되기 위해서 계속적으로 접착제(140)와 테이프(110)의 접합계면 쪽으로 이동하게 되고, 접착제(140)와 테이프(110)의 접합계면으로 이동된 수분 및 공기와 휘발성 가스는 베이스 필름(112)과 솔더볼 패드(124)에 형성된 제 1 및 제 2 배출홀들(172)(174)을 통해 테이프(110) 외부로 방출된다. 여기서, 수분 및 공기와 휘발성 가스가 접착제(140)와 테이프(110)의 접합계면 쪽으로 이동되는 것은 접착제(140)와 반도체 칩(130)간의 접착력보다 접착제(140)와 테이프(110)간의 접착력이 상대적으로 약하기 때문이다.
배출홀들을 통해서 휘발성 가스와 수분 및 공기등이 테이프(110) 외부로 원활히 배출되면 접착제(140)와 테이프(110)의 접합계면에 휘발성 가스, 공기, 수분등으로 인한 부풀음이 발생되는 것을 방지할 수 있다.
한편, 개구홀(118)의 직경을 솔더볼 안착영역(126)의 직경보다 더 크게 형성하면 솔더볼과 베이스 필름(112)의 열팽창 계수가 다르더라도 개구홀(118)이 솔더볼 안착영역(126)에 접촉되지 않으므로 솔더볼과 개구홀(118)의 열팽창 계수의 차로 인해 솔더볼 안착영역(126)이 피로파괴되는 것을 방지할 수 있다.
이상에서 설명한 바와 같이 본 발명은 접착제가 부착되는 테이프의 소정영역과 솔더볼 패드에 배출홀을 형성하여 접착제에서 발생된 휘발성 가스와 접착제에 포함되어 있는 수분 및 공기 등을 테이프 외부로 원활히 방출시킴으로써, 테이프에 크랙이 발생되는 것을 방지할 수 있고, 솔더볼 접속패드에 솔더볼을 안착시켰을 때 솔더볼의 높이가 모두 동일하여 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 솔더볼이 전기적으로 연결되는 솔더볼 안착영역의 직경을 개구홀의 직경보다 작게 형성하여 솔더볼과 테이프의 열팽창 계수의 차에 의해 솔더볼 안착영역이 피로파괴되는 것을 방지할 수 있는 효과가 있다.

Claims (7)

  1. 복수개의 본딩패드들이 형성된 반도체 칩과;
    상기 반도체 칩과 접착제를 개재하여 부착되는 기판과;
    상기 기판 상에 형성되고 일단부가 상기 본딩패드들과 전기적으로 연결되는 도전성 패턴들과;
    상기 도전성 패턴들의 타단부에 전기적으로 연결되고 내부에 상호 소정간격 이격된 링형상의 제 1 배출홀들이 형성되어 솔더볼 안착영역과 지지영역이 일체로 형성된 솔더볼 패드들과;
    상기 솔더볼 패드의 소정영역을 외부로 노출시키기 위해 상기 기판 중 상기 솔더볼 패드와 대응되는 영역에는 상기 솔더볼 패드보다는 직경이 작고 상기 솔더볼이 안착영역보다는 직경이 크게 형성되는 개구홀들로 구성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 제 1 배출홀들은 상기 솔더볼 안착영역에 상기 솔더볼을 안착시켰을 때 상기 솔더볼이 어느 한쪽으로 편중되는 것을 방지하기 위해 상기 솔더볼 패드 내에 적어도 4개이상 형성되며, 상기 제 1 배출홀은 등간격으로 배열되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제 1 항에 있어서, 상기 도전성 패턴들과 상기 솔더볼 패드들이 형성되지 않은 상기 기판상에 제 2 배출홀들이 더 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  4. 제 3 항에 있어서, 상기 제 2 배출홀들의 직경은 0.1㎜이상인 것을 특징으로 하는 볼 그리드 어레이 패키지.
  5. 제 1 항에 있어서, 상기 솔더볼 안착영역의 크기는 상기 솔더볼이 열팽창했을 때 상기 개구홀의 원주면과 상기 솔더볼의 표면이 접촉되지 않도록 상기 개구홀의 크기보다 작게 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  6. 제 1 항에 있어서, 상기 기판은 테이프인 것을 특징으로 하는 볼 그리드 어레이 패키지.
  7. 제 1 항에 있어서, 상기 기판은 인쇄회로기판인 것을 특징으로 하는 볼 그리드 어레이 패키지.
KR1019980024532A 1998-06-27 1998-06-27 볼 그리드 어레이 패키지 KR20000003305A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024532A KR20000003305A (ko) 1998-06-27 1998-06-27 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024532A KR20000003305A (ko) 1998-06-27 1998-06-27 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20000003305A true KR20000003305A (ko) 2000-01-15

Family

ID=19541066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024532A KR20000003305A (ko) 1998-06-27 1998-06-27 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20000003305A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002627A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 에어 컬럼을 갖는 반도체 패키지
KR20030077786A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100455058B1 (ko) * 1999-06-02 2004-11-08 일본무선주식회사 전자회로장치가 밀봉된 전자부품 및 그 제조방법
KR100604329B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
KR100708039B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트
KR100793856B1 (ko) * 2007-02-27 2008-01-10 한국기계연구원 조립식 전자회로
KR20140098493A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 Led 어레이를 구비한 발광 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604329B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체
KR100455058B1 (ko) * 1999-06-02 2004-11-08 일본무선주식회사 전자회로장치가 밀봉된 전자부품 및 그 제조방법
KR20030002627A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 에어 컬럼을 갖는 반도체 패키지
KR100708039B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트
KR20030077786A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100793856B1 (ko) * 2007-02-27 2008-01-10 한국기계연구원 조립식 전자회로
KR20140098493A (ko) * 2013-01-31 2014-08-08 엘지디스플레이 주식회사 Led 어레이를 구비한 발광 장치

Similar Documents

Publication Publication Date Title
US6060768A (en) Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7122401B2 (en) Area array type semiconductor package fabrication method
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US5397921A (en) Tab grid array
US20030173666A1 (en) Semiconductor device
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
JP2895022B2 (ja) チップスケールパッケージの製造方法
US6004833A (en) Method for constructing a leadless array package
KR20000003305A (ko) 볼 그리드 어레이 패키지
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
US20020145207A1 (en) Method and structure for integrated circuit package
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JPH10154768A (ja) 半導体装置及びその製造方法
KR950014120B1 (ko) 반도체 패키지의 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100390946B1 (ko) 반도체 소자의 패키지 방법
KR19980019655A (ko) 칩 스케일 패키지
KR100207901B1 (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination