KR100390946B1 - 반도체 소자의 패키지 방법 - Google Patents

반도체 소자의 패키지 방법 Download PDF

Info

Publication number
KR100390946B1
KR100390946B1 KR10-2000-0085674A KR20000085674A KR100390946B1 KR 100390946 B1 KR100390946 B1 KR 100390946B1 KR 20000085674 A KR20000085674 A KR 20000085674A KR 100390946 B1 KR100390946 B1 KR 100390946B1
Authority
KR
South Korea
Prior art keywords
wafer
film
semiconductor device
packaging
flexible metal
Prior art date
Application number
KR10-2000-0085674A
Other languages
English (en)
Other versions
KR20020056345A (ko
Inventor
최창국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085674A priority Critical patent/KR100390946B1/ko
Publication of KR20020056345A publication Critical patent/KR20020056345A/ko
Application granted granted Critical
Publication of KR100390946B1 publication Critical patent/KR100390946B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 소자의 패키지 방법에 관한 것으로서, 웨이퍼와 필름을 접착하기 위해 사용되는 엘라스토머 대신 전기적인 접속을 가능하게 하는 플렉시블 메탈을 포함한 필름을 사용함으로써, 웨이퍼 상태에서 직접 패키지를 제작할 수 있어 공정비용 및 공정 시간을 단축 할 수 있는 반도체 소자의 패키지 방법을 제시함에 있다.

Description

반도체 소자의 패키지 방법{Method of packaging a semiconductor device}
본 발명은 반도체 소자의 패키지 방법에 관한 것으로서, 특히 웨이퍼와 필름을 접착하기 위해 사용되는 엘라스토머 대신 전기적인 접속을 가능하게 하는 플렉시블 메탈을 포함한 필름을 사용함으로써, 웨이퍼 상태에서 직접 패키지를 제작할 수 있어 공정비용 및 공정 시간을 단축 할 수 있는 반도체 소자의 패키지 방법에 관한 것이다.
통상, 반도체 소자의 패키지 방법에는 QFP 타입(Quad Flat Package type) 이나 BGA(Ball Grid Array) 형태의 패키지가 널리 사용되고 있다. 특히, 팬 아웃(Fan out) 구조의 u-BGA를 이용한 반도체 소자의 패키지 방법은 다른 패키지 방법에 의해 높은 효율성을 보여 그에 대한 연구가 활발히 진행되고 있다.
BGA를 이용한 반도체 소자의 패키지 방법을 간략하게 설명하면, 우선 소정의 구조로 형성된 반도체 칩 상부에 엘라스토머(elastomer)의 접착층이 붙어 있는 PI 필름(PI film)이 위치된 후, 소정의 열처리공정에 의해 접착층이 녹아 반도체 칩과 PI 필름이 접착되게 된다. 또한, PI 필름의 중앙에는 홀이 형성되어 있고 그 최상단에는 리드(lead)가 위치된다. 이후, 리드 본딩 기구를 이용하여 반도체 칩과 PI 필름간의 전기적 신호가 가능하도록 리드본딩이 이루어진다.
리드본딩후, 인캡슐레이션(encapsulation)공정을 통해 리드 및 홀로 노출된 내부회로를 보호하기 위해 인캡슐런트로 PI 필름의 중앙에 형성된 홀이 몰딩된다.이후, PI 필름 상부에 다수의 솔더 볼(solder ball)이 부착되어 BGA의 반도체 소자가 패키지화된다.
전술한 바와 같이, 종래 기술에 따른 u-BGA 패키지 방법은 반도체 칩 상부에 엘라스토머의 접착층을 접착한 후, 리드본딩 공정이 이루어진다. 이후, 인캡슐레이션을 한 후, 솔더 볼을 부착하여 패키지하는 방법으로 이루어진다.
그러나 u-BGA 패키지 방법은 반도체 칩과 PI 필름을 접착하기 위한 엘라스토머가 고가이어서 이를 대처할 만한 기술연구가 활발히 진행중에 있다.
따라서, 본 발명의 목적은 u-BGA 패키지 방법을 이용한 반도체 소자를 패키지화공정중 문제가 되는 제조 비용을 줄이기 위한 반도체 소자의 패키지 방법을 제공함에 있다.
본 발명의 또 다른 목적은 웨이퍼와 필름을 접착하기 위해 종래 기술에서 사용되는 엘라스토머 대신 전기적인 접속을 가능하게 하는 플렉시블 메탈을 포함한 필름을 사용함으로써, 웨이퍼 상태에서 직접 패키지를 제작할 수 있어 공정비용 및 공정 시간을 단축 할 수 있는 반도체 소자의 패키지 방법을 제공함에 있다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시예에 따른 반도체 소자의 패키지 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 2는 도 1에 도시된 필름을 확대하여 도시한 평면도.
도 3은 도 1에 도시된 플렉시블 메탈과 볼랜드를 확대하여 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼 2 : 필름
3 : 플렉시블 메탈 4 : 볼 랜드
5 : 작업 툴 6 : 본딩 툴
7 : 접촉부 8 : 인캡슐런트
9 : 칩 패드 10 : 유입구
11 : 유출구 12 : 다이싱 휠
13 : 솔더 볼
본 발명은 소정의 작업 툴내에 웨이퍼를 위치한 후, 그 상부에 플렉시블 메탈과 볼랜드가 형성된 필름을 안착시키는 단계와; 본딩 툴을 이용하여 상기 플렉시블 메탈과 웨이퍼를 전기적으로 접속하는 단계와; 상기 작업 툴을 조작하여 상기 웨이퍼와 필름을 분리한 후, 그 사이에 인캡슐런트를 주입하는 단계와; 상기 작업 툴로부터 상기 웨이퍼와 필름을 꺼낸후, 다이싱 휠을 이용하여 단일 칩으로 분리하는 단계와; 상기 볼랜드 상부에 솔더 볼을 안착시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 일 실시예에 따른 반도체 소자의 패키지 방법을 설명하기 위해 도시한 반도체 소자의 패키지 단면도이다.
도 1(a)를 참조하면, 우선, 패키지화하기 위한 소정의 웨이퍼(1) 및 웨이퍼(1)와 접속되기 위한 필름(2)이 마련된다.
도 2 및 도 3에 도시된 바와 같이, 필름(2)은 웨이퍼(1) 상단에 위치한 칩 패드(chip pad; 9)와 전기적인 접속을 가능하게 하는 접촉부(7)를 포함한 플렉시블 메탈(flexible metal; 3)과 후에 인쇄회로보드(printed circuit board; PCB)에 실장이 가능하게 하기 위해 솔더 볼(solder ball; 13)이 위치할 볼 랜드(ball land; 4)로 구성된다. 여기서, 플렉시블 메탈(3)은 웨이퍼(1)와 필름(2)의 높이를 조절할 수 있도록 스프링형태의 원형 또는 다각형으로 이루어짐과 아울러 금 또는 구리와 같은 전도성 물질로 형성된다.
도 1(b)를 참조하면, 이후, 작업 툴(5) 내의 소정 부위에 웨이퍼(1)가 배치됨과 아울러 그 상부에 필름(2)이 배치된다. 이후, 열압착 방식의 본딩 툴(bonding tool; 6)에 의해 플렉시블 메탈(3)의 접촉부(7)와 웨이퍼(1) 상단에 위치된 칩 패드(9)가 전기적으로 접속하기 위한 플렉시블 메탈(3) 본딩작업이 이루어진다.
도 1(c)를 참조하면, 이후, 작업 툴(5)을 조작하여 웨이퍼(1) 상부에 위치된 필름(2)을 들어올려 웨이퍼(1)와 필름(2) 간에 소정의 공간을 형성한다. 이후, 공간은 작업 툴(5)의 유입구(10)를 통해 유입되는 인캡슐런트(8)에 의해 채워진다. 이때, 인캡슐런트(8) 주입공정시 발생되는 공기는 유출구(11)를 통해 외부로 배기된다.
도 1(d)를 참조하면, 이후, 작업 툴(5)로부터 웨이퍼(1)와 필름(2)을 꺼낸 후, 다이싱 휠(dicing wheel; 12)을 이용한 절단 작업에 의해 단일 칩이 형성된다.
도 1(e)를 참조하면, 이후, 필름(2) 상단에 형성된 볼랜드(4)에 솔더 볼(13)이 위치된다.
전술한 바와 같이, 본 발명은 웨이퍼와 필름을 전기적으로 접속하기 위해 종래 기술에서 사용되는 엘라스토머 대신 전기적인 접속을 가능하게 하는 플렉시블 메탈을 포함한 필름을 사용하게 된다.
상술한 바와 같이, 본 발명은 웨이퍼와 필름을 접착하기 위해 사용되는 엘라스토머 대신 전기적인 접속을 가능하게 하는 플렉시블 메탈을 포함한 필름을 사용함으로써, 웨이퍼 상태에서 직접 패키지를 제작할 수 있어 공정비용 및 공정 시간을 단축 할 수 있다.

Claims (2)

  1. (a) 소정의 작업 툴내에 웨이퍼를 위치시키는 단계;
    (b) 상기 웨이퍼의 상부에 볼랜드와, 일단에 상기 볼랜드가 접속되고 타단에 접촉부가 부착되는 스프링 형태의 플렉시블 메탈이 형성된 필름을 안착시키는 단계;
    (c) 본딩 툴을 이용하여 상기 플렉시블 메탈의 접촉부와 상기 웨이퍼를 전기적으로 접속시키는 단계;
    (d) 상기 작업 툴을 조작하여 상기 플렉시블 메탈의 접촉부가 상기 웨이퍼와 접속된 상태로 상기 웨이퍼와 상기 필름을 분리한 후, 그 사이에 인캡슐런트를 주입하는 단계;
    (e) 상기 작업 툴로부터 상기 웨이퍼와 필름을 꺼낸후, 다이싱 휠을 이용하여 단일 칩으로 분리하는 단계; 및
    (f) 상기 볼랜드 상부에 솔더 볼을 안착시키는 단계를 포함하는 것을 특징으로 반도체 소자의 패키지 방법.
  2. 제 1 항에 있어서,
    상기 플렉시블 메탈은 원형 또는 다각형으로 이루어지되, 금 또는 구리로 형성되는 것을 특징으로 하는 반도체 소자의 패키지 방법.
KR10-2000-0085674A 2000-12-29 2000-12-29 반도체 소자의 패키지 방법 KR100390946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085674A KR100390946B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 패키지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085674A KR100390946B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 패키지 방법

Publications (2)

Publication Number Publication Date
KR20020056345A KR20020056345A (ko) 2002-07-10
KR100390946B1 true KR100390946B1 (ko) 2003-07-10

Family

ID=27688839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085674A KR100390946B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 패키지 방법

Country Status (1)

Country Link
KR (1) KR100390946B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492626B1 (ko) * 2003-06-02 2005-06-03 앰코 테크놀로지 코리아 주식회사 엘라스토머 박리 웨이퍼 재처리 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047801A (ko) * 1996-12-16 1998-09-15 김광호 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR20000025774A (ko) * 1998-10-14 2000-05-06 김영환 반도체 패키지용 부재, 반도체 패키지 및 그 제조 방법2
JP2000216202A (ja) * 1999-01-21 2000-08-04 Hitachi Cable Ltd Bga用テ―プキャリアおよびこれを用いた半導体装置
JP2000243863A (ja) * 1999-02-18 2000-09-08 Hitachi Cable Ltd テープ状配線基板及びそれを用いた半導体装置
KR20010060304A (ko) * 1999-11-12 2001-07-06 포만 제프리 엘 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ic 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980047801A (ko) * 1996-12-16 1998-09-15 김광호 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR20000025774A (ko) * 1998-10-14 2000-05-06 김영환 반도체 패키지용 부재, 반도체 패키지 및 그 제조 방법2
JP2000216202A (ja) * 1999-01-21 2000-08-04 Hitachi Cable Ltd Bga用テ―プキャリアおよびこれを用いた半導体装置
JP2000243863A (ja) * 1999-02-18 2000-09-08 Hitachi Cable Ltd テープ状配線基板及びそれを用いた半導体装置
KR20010060304A (ko) * 1999-11-12 2001-07-06 포만 제프리 엘 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ic 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법

Also Published As

Publication number Publication date
KR20020056345A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US9117815B2 (en) Method of fabricating a packaged semiconductor
US7361533B1 (en) Stacked embedded leadframe
US6979594B1 (en) Process for manufacturing ball grid array package
JP5723153B2 (ja) スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法
US6975038B1 (en) Chip scale pin array
US20140080264A1 (en) Method for fabricating leadframe-based semiconductor package
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US8300423B1 (en) Stackable treated via package and method
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US20110068445A1 (en) Chip package and process thereof
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR100250560B1 (ko) 반도체장치와그제조방법
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
KR100390946B1 (ko) 반도체 소자의 패키지 방법
JP4038021B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
US20030214019A1 (en) Packaging system for semiconductor devices
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100233868B1 (ko) 금속반도체 패키지의 제조방법 및 그 구조
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee