KR20000000575A - 파인 피치 비지에이 패키지와 그 제조 방법 - Google Patents

파인 피치 비지에이 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20000000575A
KR20000000575A KR1019980020253A KR19980020253A KR20000000575A KR 20000000575 A KR20000000575 A KR 20000000575A KR 1019980020253 A KR1019980020253 A KR 1019980020253A KR 19980020253 A KR19980020253 A KR 19980020253A KR 20000000575 A KR20000000575 A KR 20000000575A
Authority
KR
South Korea
Prior art keywords
tape
semiconductor chip
beam lead
fine pitch
package
Prior art date
Application number
KR1019980020253A
Other languages
English (en)
Inventor
변형직
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980020253A priority Critical patent/KR20000000575A/ko
Publication of KR20000000575A publication Critical patent/KR20000000575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/05191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 소정의 접적회로가 형성되어 있고 그 집적회로를 외부로 연결시키기 위한 전극단자가 형성된 반도체 칩, 전극단자와 전기적으로 연결되는 빔 리드와 적어도 하나 이상의 방출 구멍이 형성된 테이프, 반도체 칩과 테이프의 사이에 개재되어 양자를 고정하는 부착 수단, 테이프에 부착되어 있으며 빔 리드와 전기적으로 연결되는 외부 접속 단자, 및 반도체 칩과 빔 리드를 봉지하는 봉지부를 갖는 것을 특징으로 하는 파인 피치 비지에이 패키지(Fine pitch BGA package)와, 빔 리드 본딩부와 솔더 볼이 부착되는 부위 및 방출 구멍을 펀칭하는 단계와 동박을 입히고 식각하여 배선패턴을 형성하는 단계를 포함하는 폴리이미드 테이프 제조 단계, 반도체 칩과 폴리이미드 테이프 사이에 충전제로 사용되는 LOC용 테이프나 탄성 중합체를 폴리이미드 테이프에 부착하는 단계, 상기 폴리이미드 테이프와 반도체 칩을 빔 리드 본딩하는 단계, 반도체 칩과 빔 리드와의 전기적 연결 부분을 봉지하는 봉지 단계를 포함하는 것을 특징으로 하는 파인 피치 BGA 패키지 제조 방법에 관한 것이다. 이와 같은 본 발명에 따르면, 폴리이미드 테이프와 LOC용 테이프 또는 폴리이미드 테이프와 탄성 중합체의 계면에서 발생되는 박리나 부품 및 들뜸 현상을 방지하여 패키지의 신뢰성을 향상시키는 효과를 얻을 수 있다.

Description

파인 피치 비지에이 패키지와 그 제조 방법(Fine pitch ball grid array package and manufacturing method thereof)
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 패키지 내부의 열이나 습기로 인한 불량을 방지하는 파인 피치 비지에이 패키지(Fine Pitch Ball Grid Array Package0에 관한 것이다.
전자기기의 경박단소화 추세에 따라 반도체 소자에 대한 패키징(packaging) 기술도 고속, 고기능, 및 고밀도 실장이 요구되고 있다. 이러한 요구에 따라 최근 반도체 소자를 최소한의 공간에 패키징하는 비지에이(BGA;Ball Grid Array) 패키지, 칩 스케일 패키지(Chip Scale Package), 마이크로 비지에이(μBGA) 패키지 등이 등장하게 되었으며, 이러한 패키지는 와이어 본딩(wire bonding), 탭(TAB;Tape Automated Bonding), 플립 칩 본딩(Flip Chip Bonding), 및 빔 리드 본딩(Beam Lead Bonding) 등의 다양한 형태의 접합 방법을 이용하여 전기적으로 연결하고 있다. 이와 같은 패키지들 중에서 빔 리드 접합에 의해 전기적인 연결을 이루는 파인 피치 BGA 패키지를 소개하기로 한다.
도 1은 종래 기술에 따른 파인 피치 BGA 패키지를 나타낸 단면도이고, 도 2는 도 1의 파인 피치 BGA 패키지에 들뜸 현상이 발생된 상태를 나타낸 단면도이다.
도 1을 참조하면, 이 파인 피치 BGA 패키지(61)는 반도체 칩(51)의 전극단자(52)와 폴리이미드 테이프(53)의 빔 리드(54)가 접합되어 있고, 이 폴리이미드 테이프(53)에 솔더 볼(60)이 부착되어 반도체 칩(51)과 전기적으로 연결되어 있는 구조이다. 반도체 칩(51)과 폴리이미드 테이프(53)의 사이에는 LOC(Lead On Chip)용의 테이프(57)가 개재되어 있고, 반도체 칩(51)과 빔 리드(54)는 성형 수지로 형성되는 봉지부(61)에 의해 전기적인 동작에 있어서의 신뢰성을 외부 환경으로부터 보호받게 된다. 여기서, LOC용 테이프(57) 대신 탄성 중합체(Elastomer)가 사용되는 경우도 많다.
이와 같은 종래의 파인 피치 BGA 패키지는 빔 리드 본딩과 솔더 볼을 갖는 구조로 인해 보다 작은 크기를 가질 수 있다. 솔더 볼을 패키지의 하부면 전체에 형성시킬 수 있고, 반도체 칩과의 전기적 연결에 빔 리드를 갖는 폴리이미드 테이프를 이용할 수 있어 가능하다.
그러나, 이와 같은 파인 피치 BGA 패키지의 경우에 I.R 리플로우 공정을 진행할 때 LOC용 테이프나 탄성 중합체 내에 침투되어 있던 수분이 증기화되면서 급격히 팽창하여 도 2에서와 같이 폴리이미드 테이프(53)와 LOC용 테이프(57) 또는 탄성 중합체의 계면에서 박리 또는 변형이 발생되어 폴리이미드 테이프(53)의 부풀음이나 들뜸 현상(57)을 일으키기도 한다. 이와 같은 문제점들은 빔 리드가 접합부위에서 떨어지게 되는 경우로 발전될 수 있다. 이것은 패키지 신뢰성에 있어서 중요한 문제가 아닐 수 없다. 완제품으로 출하될 경우에 이러한 문제의 발생확률이 내재되어 있는 상태이기 때문이다.
따라서 본 발명에 따른 파인 피치 BGA 패키지는 패키지 자체 또는 패키지 외부 환경에 의한 열이나 습기로부터 발생될 수 있는 문제점들을 해결하려는 데 그 목적을 두고 있다.
도 1은 종래 기술에 따른 파인 피치 BGA 패키지를 나타낸 단면도,
도 2는 도 1의 파인 피치 BGA 패키지에 들뜸 현상이 발생된 상태를 나타낸 단면도,
도 3은 본 발명에 따른 파인 피치 BGA 패키지의 일 실시예를 나타낸 단면도,
도 4는 본 발명에 따른 파인 피치 BGA 패키지의 다른 실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,30,50; 파인 피치 BGA 패키지 11,51; 반도체 칩
12,52; 전극단자 13,53; 폴리이미드 테이프
14,54; 빔 리드 15,55; 배선패턴
16; 방출구멍 17,57; LOC용 테이프
20,60; 솔더 볼 21,61; 봉지부
상기 목적을 달성하기 위한 본 발명에 따른 파인 피치 BGA 패키지는 소정의 집적회로가 형성되어 있고 그 집적회로를 외부로 연결시키기 위한 전극단자가 형성된 반도체 칩, 전극단자와 전기적으로 연결되는 빔 리드와 적어도 하나 이상의 방출 구멍이 형성된 테이프, 반도체 칩과 테이프의 사이에 개재되어 양자를 고정하는 부착수단, 테이프에 부착되어 있으며 빔 리드와 전기적으로 연결되는 외부 접속 단자, 및 반도체 칩과 빔 리드를 봉지하는 봉지부를 갖는 것을 특징으로 한다.
테이프에 형성된 방출 구멍은 패키지 내부에 발생된 열을 외부로 배출시키는 경로가 된다. 이 방출 구멍은 열뿐만 아니라 패키지 내부에 잔류되는 수분의 배출 경로가 되기도 한다. 특히 이 구멍은 테이프에 고루 분포되도록 형성됨으로 패키지 내부의 열 또는 수분을 분배하여 외부로 배출시키게 된다. 여기서 테이프와 반도체 칩의 부착에 사용되는 부착 수단은 LOC형 패키지의 제조에 사용되는 폴리이미드 테이프나 탄성 중합체 등이 사용될 수 있다.
또한, 본 발명에 따른 파인 피치 BGA 패키지 제조 방법은 빔 리드 본딩부와 솔더 볼이 부착되는 부위 및 방출 구멍을 형성하는 단계와 동박을 입히고 식각하여 배선패턴을 형성하는 단계를 포함하는 폴리이미드 테이프 제조 단계, 반도체 칩과 폴리이미드 테이프 사이에 충전제로 사용되는 LOC용 테이프나 탄성 중합체를 폴리이미드 테이프에 부착하는 단계, 폴리이미드 테이프와 반도체 칩을 빔 리드 본딩하는 단계, 및 반도체 칩과 빔 리드와의 전기적 연결 부분을 봉지하는 봉지 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 파인 피치 BGA 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 파인 피치 BGA 패키지의 일 실시예를 나타낸 단면도이고, 도 4는 본 발명에 따른 파인 피치 BGA 패키지의 다른 실시예를 나타낸 단면도이다.
도 3을 참조하면, 이 파인 피치 BGA 패키지(10)는 반도체 칩(11)의 활성면(active layer)에 LOC용 테이프(17)가 부착되어 있고, 그 테이프(17)에 폴리이미드 테이프(13)가 부착되어 있으며, 폴리이미드 테이프(13)에 외부 접속 단자로서 솔더 볼(20)이 부착되어 봉지된 구조를 갖고 있다. 반도체 칩(11)과 솔더 볼(20)의 전기적 연결은 폴리이미드 테이프(13)에 형성되어 있는 빔 리드(14)가 반도체 칩(11)의 전극단자(12)와 솔더 볼(20)에 각각 접합됨으로써 이루어진다. 그리고, 반도체 칩(11)과 빔 리드(14)들은 액상의 봉지재가 경화되어 형성된 봉지부(21)에 의해 외부 환경으로부터 전기적 기능을 보호받는다. 여기서 폴리이미드 테이프(13)는 솔더 볼(20)들의 사이의 위치에 복수의 방출 구멍(16)이 형성되어 있다.
내부 또는 외부로부터의 열이 가해질 경우에 패키지 내부에 잔류하는 수분, 특히 폴리이미드 테이프(13)와 LOC용 테이프(17)에 잔류하는 수분이 배출될 수 있도록 방출 구멍(16)이 폴리이미드 테이프(13)에 복수 개가 형성되어 있다.
이 파인 피치 BGA 패키지(10)에서 반도체 칩(11)은 전극단자(12)가 활성면의 가장자리에 형성되어 있는 에지패드(edge pad)형이 사용되어 지고 있다. 그리고, 폴리이미드 테이프(13)는 일면에 금(Au)과 같은 금속물질이 도금(Plating) 및 식각(Etching) 공정 등을 통하여 배선패턴(15)이 형성되어 있는 것이다. 또한, 봉지부(21)는 실리콘(Silicone) 또는 에폭시(Epoxy) 계열의 봉지재가 사용될 수 있으며, 그 중에서 실리콘 계열의 봉지재가 바람직하다.
상기 실시예에서 폴리이미드 테이프(17)가 사용되고 있는 것을 소개하였으나, 본 발명은 이에 국한되지 않고 도 4에서와 같이 탄성 중합체(30)가 사용되는 구조에도 적용될 수 있다. 탄성 중합체(30)는 열경화성 수지(Thermosetting resin) 등이 사용될 수 있다.
이와 같은 파인 피치 BGA 패키지는 다음과 같은 공정에 의해 용이하게 제조 될 수 있다.
먼저, 폴리이미드 테이프(13)를 준비하는 단계를 진행한다. 폴리이미드 테이프(13)는 반도체 칩(11)과 전기적으로 연결되는 빔 리드(14)를 형성하기 위한 빔 리드 본딩 부분과 솔더 볼(20)이 부착되는 부위 및 방출 구멍(16)을 펀칭하여 형성하고 동박을 입히고 식각하여 배선패턴(15)을 갖게 된다.
그리고 나서, 반도체 칩(11)과 폴리이미드 테이프(13) 사이에 충전제로 사용되는 LOC용 테이프(17)나 탄성 중합체(도 4의 30)를 폴리이미드 테이프(13)에 압착하여 부착시킨다. 폴리이미드 테이프(13)와 반도체 칩(11)을 빔 리드(14)가 반도체 칩(11)의 전극단자(12)와 접합되도록 전기적으로 연결한다. 반도체 칩(11)과 빔 리드(14)와의 전기적 연결 부분은 포팅(potting)을 거쳐 성형 수지로 봉지되어 봉지부(21)가 형성된다. 이후에 필요 없는 부분을 절단하고 솔더링(soldering)을 통하여 솔더 볼(20)을 부착하면 파인 피치 BGA 패키지가 완성된다.
이와 같은 본 발명에 의한 파인 피치 BGA 패키지와 제조 방법은 폴리이미드 테이프와 LOC용 테이프 또는 폴리이미드 테이프와 탄성 중합체의 계면에서 발생되는 박리나 부품 및 들뜸 현상을 방지하여 패키지의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (5)

  1. 소정의 접적회로가 형성되어 있고 그 집적회로를 외부로 연결시키기 위한 전극단자가 형성된 반도체 칩,
    상기 전극단자와 전기적으로 연결되는 빔 리드와 적어도 하나 이상의 방출 구멍이 형성된 테이프,
    상기 반도체 칩과 상기 테이프의 사이에 개재되어 양자를 고정하는 부착 수단,
    상기 테이프에 부착되어 있으며 상기 빔 리드와 전기적으로 연결되는 외부 접속 단자, 및
    상기 반도체 칩과 상기 빔 리드를 봉지하는 봉지부를 갖는 것을 특징으로 하는 파인 피치 비지에이 패키지.
  2. 제 1항에 있어서, 상기 부착 수단은 폴리이미드 테이프인 것을 특징으로 하는 파인 피치 비지에이 패키지.
  3. 제 1항에 있어서, 상기 부착 수단은 탄성 중합체인 것을 특징으로 하는 파인 피치 비지에이 패키지.
  4. 빔 리드 본딩부와 솔더 볼이 부착되는 부위 및 방출 구멍을 형성하는 단계와 동박을 입히고 식각하여 배선패턴을 형성하는 단계를 포함하는 폴리이미드 테이프 제조 단계;
    반도체 칩과 폴리이미드 테이프 사이에 충전제로 사용되는 LOC용 테이프나 탄성 중합체를 폴리이미드 테이프에 부착하는 단계;
    상기 폴리이미드 테이프와 반도체 칩을 빔 리드 본딩하는 단계;
    반도체 칩과 빔 리드와의 전기적 연결 부분을 봉지하는 봉지 단계를 포함하는 것을 특징으로 하는 파인 피치 비지에이 패키지 제조 방법.
  5. 제 4항에 있어서, 상기 방출 구멍은 펀칭에 의해 형성되는 것을 특징으로 하는 파인 피치 비지에이 패키지 제조 방법.
KR1019980020253A 1998-06-01 1998-06-01 파인 피치 비지에이 패키지와 그 제조 방법 KR20000000575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020253A KR20000000575A (ko) 1998-06-01 1998-06-01 파인 피치 비지에이 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020253A KR20000000575A (ko) 1998-06-01 1998-06-01 파인 피치 비지에이 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000000575A true KR20000000575A (ko) 2000-01-15

Family

ID=19538062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020253A KR20000000575A (ko) 1998-06-01 1998-06-01 파인 피치 비지에이 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000000575A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706162B1 (ko) * 2006-10-13 2007-04-13 주식회사 삼안 하수맨홀 악취 제거장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706162B1 (ko) * 2006-10-13 2007-04-13 주식회사 삼안 하수맨홀 악취 제거장치

Similar Documents

Publication Publication Date Title
KR100260997B1 (ko) 반도체패키지
US6599779B2 (en) PBGA substrate for anchoring heat sink
US10177060B2 (en) Chip package structure and manufacturing method thereof
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
JP3478139B2 (ja) リードフレームの製造方法
KR100319400B1 (ko) 반도체패키지및그제조방법
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US20020052104A1 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JP4252391B2 (ja) 集合半導体装置
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100390946B1 (ko) 반도체 소자의 패키지 방법
KR100230922B1 (ko) CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR200313831Y1 (ko) 바텀리드패키지
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR19980036811A (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination