CN1333997A - 具有局部增加布线密度的印刷电路组件 - Google Patents

具有局部增加布线密度的印刷电路组件 Download PDF

Info

Publication number
CN1333997A
CN1333997A CN99815687A CN99815687A CN1333997A CN 1333997 A CN1333997 A CN 1333997A CN 99815687 A CN99815687 A CN 99815687A CN 99815687 A CN99815687 A CN 99815687A CN 1333997 A CN1333997 A CN 1333997A
Authority
CN
China
Prior art keywords
printed circuit
layer
circuit board
pcb
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99815687A
Other languages
English (en)
Inventor
R·J·珀梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Publication of CN1333997A publication Critical patent/CN1333997A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种印刷电路组件(100)及制造它的方法,使高密度模块(120)方便粘结到印刷电路板(110)上。在一个实施例中,使用在其中至少一个通路中配置有导电材料的粘结剂,高密度模块被粘结到印刷电路板。在另一个实施例中,印刷电路组件及制造它的方法利用层间互相连接技术,其包含有被沉积在一对接触垫片之一个上的导电柱,该接触垫片形成于相对着印刷电路板的模块上,并且此后,在叠层期间被粘结到该对接触垫片的另一个上。在导电柱中可以使用可熔材料以便利对接触垫片的机械粘结,并且导电柱突出于配置在印刷电路板之间的介质层,由此形成板之间在分立位置处的电连接。导电柱还可以包括导电油墨。

Description

具有局部增加布线密度的印刷电路组件
相关申请
本申请是1996年1月5日申请的名称为“制造印刷电路组件的方法”的美国专利申请号为08/583645的部分连续申请。
发明领域
本发明涉及印刷电路组件和其制造方法。具体地说，本发明涉及印刷电路组件和其制造方法，以提供具有局部增加布线密度的印刷电路板。
发明背景
随着电子产品的复杂性和数据处理速度连续增加，连接复杂和高速集成电路器件的互连电路系统的特性变得更为显著，并且一定要仔细地分析以确保可靠的电路性能。通常，是集成电路器件的复杂性和数据处理速度的增加在要求器件所安装的互连电路系统的性能改善。
例如，集成电路器件的复杂性，特别是表面安装技术的出现要求信号迹点的较大密度应当被封装到较小的封装中以降低成本和改善稳定性。信号迹点的宽度和间隔已经降低到容纳较高的密度。而且，用具有多个导电层的双面和多层印刷线路板可以获得较大的密度，多个导电层一般是经过孔进行导电连接的。
印刷线路板一般包括若干个高密度的区域，电子电路系统位于其中。在每一个高密度区域中，一般有相关高密度的互连。电路板的其他区域一般要求仅仅相对低的电子布线密度，用来为连接器、分立部件、低管脚数半导体器件等提供相互连接。但是，制造印刷线路板的传统技术一般包含变化密度电子电路系统的独立层的生产，是单尺寸的。生产时，层被对准和分层结构在一起以生产相同尺寸的多层板。然后测试这些完成的多层板。如果多层板的任何部分不满足测试要求或者仅仅出了故障，则整个板就不得不放弃。
在美国专利US5401909和US5582745中说明了制造印刷线路板的这种传统技术的例子。每一个专利都说明了印刷电路组件和制造的相关方法，其中非常高密度的电路系统被提供在外部部件将被直接安装所处的区域中。这些专利说明了在整个板上介质和金属喷涂单层的构建和随后刻蚀所选择的区域以提供各种高密度区域。但是这种技术使用具有相对低产量的复杂构建技术来仅仅提供用于电子互相连接的单层。另外，正如前面讨论的，如果所生产印刷电路组件的任何部分出了故障，整个板将不得不放弃。
而且，借助诸如微处理器或者逻辑芯片等半导体部件的集成密度的提高，在芯片上连接输入/输出端子的数量和密度有正比的增加。另外，在数据处理系统中关于临界信号延迟时间的要求已经需要在极限芯片之间愈加短的最小化距离。为满足这个需要，在印刷线路板上电子布线的尺寸已经降低以提供布线密度的对应增加。
然而，借助在印刷线路板上电子布线尺寸的这种降低，制造的困难增加了，测试的困难也增加了。因此，使用传统技术制造和测试具有变化密度的多层板正变得愈加昂贵。
因此，在制造印刷线路组件的技术中有这种需要：其中，在对准和将模块或节点安装到印刷线路板之前，局部高密度模块或者密度节点可以被分开和单独地制造和测试。
发明简介
印刷电路组件和制造它的方法便于将高密度模块安装到印刷电路板上。在一个实施例中，使用具有导电材料的粘结剂，该导电材料配置在至少一个通路中，高密度模块被粘附到印刷电路板上。在另一个实施例中，包括配置在非导电粘结剂中的多个非导电“标准颗粒(gauge particles)”的粘结剂层用来将模块粘附到印刷电路板上。当粘结剂层被配置在模块和印刷电路之间时，单独的标准颗粒被夹在层之间的不同点上，使得在其整个的重叠区域，颗粒的直径控制层间隔，由此允许在层间隔上的的仔细控制。印刷电路组件和制造它的方法在另一个实施例中利用了含有导电柱的层间互连技术，导电柱被沉积在形成于模块上的一对接触垫的一个上，该模块对着印刷电路板并且此后在层叠期间被粘结到该对接触垫的另一个上。在导电柱中可以利用可熔材料以便于对接触垫的机械粘结，并且柱通过配置在印刷电路板之间的介质层伸出，由此形成在板之间分立位置上的电连接。导电柱还可以包括导电油墨。
附图的简要说明
图1是根据本发明原理的印刷电路组件一个实施例的透视图；
图2A是图1印刷电路组件的分解剖面图；
图2B是沿图1的3-3线所做的优选印刷电路组件的剖面图；
图3A是图1印刷电路组件另一个实施例的剖面图，这里标准颗粒配置在绝缘基片和导电层之间；
图3B是图1印刷电路组件另一个实施例的剖面图，这里标准颗粒配置在一对导电层之间；
图4A是图1印刷电路组件又一个实施例的分解剖面图，这里导电插塞形成在粘结剂层中以电连接相对的接触垫；
图4B是图4A替换印刷电路组件的剖面图；
图5A是图1印刷电路组件又一个实施例的分解剖面图，这里导电柱突出于粘结剂层以电连接相对的接触垫；
图5B是图5A替换印刷电路组件的剖面图；
图6是图5A和5B印刷电路组件又一个实施例的剖面图，这里替换的介质层配置在相对的印刷电路板之间；
图7是图1印刷电路组件100又一个实施例的剖面图。
优选实施例的详细描述
本发明解决与现有技术相关的问题，提供了一种印刷电路组件和制造它的方法，在其一个方案中，其包括将一个或多个密度节点或者模块粘结到印刷电路板上。在一个实施例中，密度的每个节点具有比印刷电路板更高的信号线和/或者互相连接密度。另外，密度的每个节点可以具有与另外的密度节点不同的信号线和/或互相连接密度。在一个实施例中，使用具有用诸如可熔导电油墨的导电材料填充形成之通路的填压粘结剂，密度节点可以被粘结到印刷电路板上。
本发明的第二个方案利用了粘结剂层，其包括配置在非导电粘结剂中的多个非导电“标准颗粒”或者其它介质隔离体。当粘结剂层置于密度节点和印刷电路层之间时，单独的标准颗粒被夹在密度节点和印刷电路层之间的各个点上，使得颗粒的直径控制贯穿整个组件的在密度节点和印刷电路层之间的间隔。
“印刷电路层”，其意思是在印刷电路组件中的任何层，可以是密度节点中的层或者是印刷电路板中的层，可以是导电的或者是非导电的，而与其在组件上沉积或者放置的方式无关。因此，“印刷电路层”可以包括由金属或者导电聚合物形成的导电层，柔性或者硬性的基片，覆盖层，薄膜等。“印刷电路层”优选是基本上非易变形的，使得临近层的任何标准颗粒将基本上不损坏该层，但是代之以控制在组件内的其相对位置。
本发明解决与现有技术相关的问题，提供了一种印刷电路组件和制造它的方法，在其另一个方案中，其通过形成在一个层上之接触垫的导电柱而互相连接在重叠对导电层上的接触垫，并且被粘结到另一层上的接触垫。可熔材料可以被结合到柱中以形成与相对接触垫的可熔连接。这些柱可以通过孔隙在分开导电层的介质层中突出，或者另一方面，这些柱可以在层叠期间“刺”过介质层，由此取消分离的孔隙形成步骤。
本发明的一个方案包含制造印刷电路组件的方法，其中，在对准和模块或者密度节点被粘结到印刷电路板之前，局部化的布线密度模块或者密度节点可以被分开和单独地制造和测试。图l是根据本发明一个方案提供的印刷电路组件一个实施例的剖面图。印刷电路组件100包括具有高密度互相连接之第一区域120和高密度互相连接之第二区域130的印刷电路板110。第一和第二区域120和130可以分别位于印刷电路板110的一侧112a或者112b或者两侧312a-b，其具有较低密度的互相连接。
每个区域120和/或130包括一个或多个密度节点，例如分别是节点140和150，其具有预定数目的互相连接或者布线密度。节点140和150可以具有一个或者多个导电层，每个节点140和150可以具有互相连接的不同密度。在一个实施例中，第一区域120中的节点140具有比第二区域130中的节点150较大数目的互相连接或者更高的布线密度。另外，特殊区域中的每个节点可以具有不同数目的互相连接或者不同的布线密度。形成在每个节点140和/或150上的互相连接和/或信号线的数目是以应用和设计为基础确定的。另外，每个密度节点可以具有不同的电特性。例如，一个节点可以构成为耦合到存储器模块，而另一个节点可以构成为耦合到图形单元或者处理器。因此，每一个这些节点将具有不同的布线密度和电特性，其依赖于应用和设计。根据本发明的原理，在对准和粘结到印刷电路板110之前，每个节点140和/或150可以被单独地和/或分开地制造和测试。对于当前讨论的目的，例如节点140和/或150的每个节点密度一般将称为密度节点或者节点140。
本发明的一个主要优点是在印刷电路板上选择地提供了信号线和/或互相连接密度的节点。正如所讨论的，这种密度节点在粘结到对应基片的导电层数目是不同的，或者在信号线和/或互相连接的密度中是不同的。另外，在对准和将节点粘结到印刷电路板110之前，每个节点可以被分开地制造和单独地测试。本发明的另一个优点是通过使用具有在其中分布标准颗粒的粘结剂层来可靠地控制电路层间隔的能力。受控制层间隔可以有利于控制阻抗和确保整个组件的平面度。本发明的另一个优点是将密度节点粘结到印刷电路板，在导电粘结剂中使用填压的导电油墨。这种粘结剂提供了将节点良好的粘附到印刷电路板。
本发明的一个实施例是：将受控直径标准颗粒夹在印刷电路层的相对或者重叠部分之间并且挤压该电路层使得颗粒靠近两相对层，由此限定在其之间的间隔。而且，考虑许多印刷电路材料的稳定性和非易变形性，控制印刷电路层之间的间隔也就控制了在连接其上的其它层之间的间隔。在多层印刷电路组件中，这也具有最小化附加平面度变形的效果。
标准颗粒可以夹在任何两个相对层之间，正如上述，其可以包括许多材料，包括由金属或者导电聚合物形成的导电层，柔性或者硬性基片，覆盖层，薄薄等等。这些层优选为基本上是非变形的，使得它们将靠近颗粒，但是在靠近颗粒的点上将基本上不变形或挤压，由此固定在组件中的相对间隔。
例如，本发明的一个优选实施例，图1-2B所示的印刷电路组件100，利用了标准颗粒，其被做成临近相对绝缘基片的大小。借助安装在基片的导电层，在导电层之间的间隔也被控制，其对阻抗控制以及在整个组件形成保持的平面度是重要的。
图2A-2B表示图11印刷电路组件的一个实施例的详细剖面图。正如所示，节点140包括具有两个侧面144a和144b的基片142，以及两个相对的导电层146和148。在替换实施例中，节点140可以包括仅仅一个导电层146或者148，其位于基片142的每一个侧面144a或者144b上。在另一个替换实施例中，节点140可以包括两个或者更多个位于基片142之每一个侧面144a或者144b上的导电层。
基片142可以是适合用于基片的任何类型的软性或者硬性的介质材料，包括聚酰亚胺，聚酯，PEN，聚醚酰亚胺，环氧，陶瓷，浸渍丝织或者非丝织玻璃，以及其它。在一个实施例中，每个导电层146和/或148可以以本领域一般公知的任何方式被粘结到基片142以及另一个导电层上，用于提供高密度的导电层，这包括各种薄膜，添加，半添加或者除去技术。导电层146和/或148的沉积还可以通过诸如真空金属喷涂，溅射，离子镀，化学气相沉积，电镀，非电镀等非粘结剂处理和通过使用粘结剂来进行。导电层可以由单金属层或者由不同工艺形成的复合层形成，并且可以包括诸如铜，金，铬，铝，钯，锡等金属以及导电聚合物等。
在优选实施例中，基片142，114由聚酰亚胺形成，导电层114，116，146，148通过NOVACLAD工艺形成，其是授给Swisher转让给Sheldahl公司的美国专利US5112462，US5137791和US5364707的发明主题，该工艺一般包括：(1)用金属电极上产生的电离氧构成的等离子处理基片以形成金属/氧化物处理的薄膜和(2)在处理的膜上形成金属化的互相连接层，优选为采用通过金属的真空金属喷涂或者通过金属的真空金属喷涂与在真空沉积金属的顶部电镀金属之附加步骤的结合。工艺的第一步在薄膜上产生粘结表面，不同于基于粘结剂的基片，其能够保证金属互相连接层具有优良的抗层分离性，尤其是当暴露于热，进行化学处理，机械应力或者环境受力状态时更应如此。因此被金属化的板可以以传统方式刻蚀以在导电层中形成希望的电路图形。
通过在印刷电路板110中钻出通路或者金属喷涂之前在基片142中钻出通路，通孔160可以被形成在印刷电路板110和基片142上。在一些应用中，沉积在通路壁上的导电材料可以完全地填充通路，使得在通孔中没有留下缝隙。在一些应用中，覆盖层也可以被沉积在图形导电层上。可以进行其它变化，例如在电镀后钻，这对本领域技术人员是显而易见的。
一旦形成后，使用本发明的技术，模块或者节点140可以被粘结到印刷电路板110。如图2A到2B所示，印刷电路板110包括基片114和相对的导电层116和118。在替换实施例中，导电层116或118可以位于基片114的仅仅一个侧面上。使用上述的将导电层146和148粘结到基片142上之技术的任何一个，导电层116和118可以被粘结到基片114。
如图2A所示，粘结剂层200夹在板110和模块或者节点140之间。在一个实施例中，层200是干燥的和固化的B级层，其由多个散布在非导电粘结剂202中的非导电标准颗粒204形成。另一方面，层200可以通过丝网印刷、辊式涂覆或者另外合适工艺被沉积在印刷电路板110或者模块或节点140之一个上。在一个实施例中，用在层200的粘结剂202是非导电的热固粘结剂，例如聚酰亚胺，环氧，丁基苯酚(butyrl phenolic)等以及它们的组合。在替换中也可以使用诸如压敏和热塑粘结剂的其它粘结剂。所用的粘结剂应当具有合适的粘结和流动特性，并且可以基于诸如介质常数和温度电阻的因素来选择。在优选实施例中所用的粘结剂是聚酰亚胺热固粘结剂，其具有大约4.4(Mil-P-13949Std的4.8.3.1.4标准下1MHz时测量)的介质常数和高的温度电阻。
标准颗粒优选为非压塑球形颗粒，由固体或者中空的非导电材料形成，例如玻璃，聚合物，硅土，陶瓷等。用于颗粒的材料还可以基于使粘结剂层适合受控介质常数之特定介质强度来选择。另外，通过使用低介质常数颗粒，粘结剂层的总的介质常数可以被降低到低于其粘结剂本身的介质常数。颗粒还可以具有不同于球形的几何形状。在优选实施例中，颗粒是中空的玻璃球。使用颗粒的优选尺寸和分布范围，这导致粘结剂层之总介质常数为大约1.5到3(Mil-P-13949Std的4.8.3.1.4标准下1MHz时测量)。
颗粒的尺寸最好被控制为在整个粘结剂层中基本上相同，最好是颗粒的至少30％是在平均直径的大约+/-10％之间。而且，粘结剂中颗粒的含量或者分布最好按体积为大约30％到75％，当然尽管在不同的应用中可以要求其它颗粒密度，特别是在颗粒被用来限定其它类型印刷电路层之间的间隔时也是如此。另外，最终间隔距离，板的布置以及其它要考虑的内容也可以影响粘结剂中颗粒的尺寸和分布。
使用中，颗粒优选为在整个粘结剂中均匀分布，然后粘结剂被成层、干燥和固化以形成B级粘结剂层。然后该层被夹在印刷电路板之间，并且整个组件在将该板压缩在一起的热和压力之下被形成叠层，如图2B所示。在形成叠层之下，标准颗粒被陷于电路板之间，靠近相对的在该区域没有非导电层的绝缘层。在一个或多个导电层出现的区域中，颗粒一般偏向具有非导电层(即绝缘基片的“曝光区”)的区域。另外，粘结剂流进在板之间的凹槽中，并且任何多余的粘结剂被从组件的侧面挤压出。板在形成叠层期间被挤压在一起的程度是由标准颗粒的直径决定的，因为这些颗粒靠近相对的印刷电路层，其定义了组件的最终层间隔。
如图2A和2B所示，标准颗粒204被压成靠近相对的基片142和114。借助安装在各个基片142和114上的导电层146，148和116，118，控制在导电层之间的间隔。
正如上述，优选颗粒群的平均直径以提供在印刷电路层之间的受控间隔。在图2A和2B所示的实施例中，优选标准颗粒的直径d以控制在绝缘基片142和114之间的连接距离x(见图12B)。由于基片142和114基本上不可变形的性质，控制在这些层之间的距离也就间接地控制了导电层148，118之间的距离y。
但是，正如上述，标准颗粒不局限于靠近相对的绝缘基片。例如，图3A表示具有用于将密度节点260与印刷电路板270粘结在一起的粘结层280(具有配置在粘结剂282中的标准颗粒284)的组件250，其具有对应的绝缘基片262，272和对应的导电层264，266，274。在该实施例中，多个标准颗粒284在节点260上靠近绝缘基片262；而在印刷电路板270上靠近导电层274。另外，控制颗粒的直径d以间接地设定导电层266，274之间的距离y，以及绝缘基片262和272之间的距离x。在形成叠层期间，颗粒偏离具有两层重叠导电材料的任何区域。图3A所示的结构在具有地、电源或者屏蔽面的应用中可以是有用的，在这里导电材料完全覆盖了至少一个印刷电路板的表面。
作为另一个例子，图3B表示具有用于将一对印刷电路板310，320粘结在一起的粘结层330(具有配置在粘结剂332中的标准颗粒334)的组件300，其具有绝缘基片312，322和导电层314，316，124。在该结构中，控制颗粒的直径d以间接地设定导电层314，324之间的距离y，以及间接地设定绝缘基片312和322之间的距离x。在没有任何重叠导电材料的区域中配置的任何颗粒在粘结剂中趋于“浮动”和不控制层间隔。另外，由于颗粒的非导电性质，它们在整个粘结剂层是不导电的和在组件中不引起任何潜在的不希望的短路。结果，其巨大优点的获得在于：在整个粘结剂层不引入不希望的导电通路的情况下，在导电层之间提供了受控制的机械间隔。而且，常常不要求覆盖层，由此降低了制造成本和复杂性以及整个组件的厚度。
其它的印刷电路层可以靠近标准颗粒，包括形成在电路板之导电层上的任何覆盖层。使用附加粘结剂层也可以将附加印刷电路板粘结在一起，例如用来生产具有五个或更多导电层的多层组件。另外，介质材料可以被“填充”在电路迹线之间以为印刷电路板提供更平面的表面，由此而来标准颗粒将在相同的印刷电路板上靠近两种类型的层。
而且，希望的是，利用绝缘基片的另外开放区域(“非信号传输区”——即不另外使用导电材料的那些区域)以使导电材料形成图形，该导电材料在这些区域中有助于控制间隔。在这些非信号传输区中的导电材料可以不用作其它目的而用作控制间隔，或者例如其可以用作为屏蔽或其它目的。
而且，在组件的不同区域可以使用不同颗粒大小，例如，如果地或者屏蔽面仅仅安装在组件的一个区域中，颗粒和/或粘结剂可以用在电路板的仅仅某些重叠部分中。另外，也可以使用沉积粘结剂层和压缩组件的其它方式。对本领域技术人员来说，其它的改进是显而易见的。
粘结剂层200也可以包括垫片互相连接结构，用于在整个粘结剂层200的离散位置处电连接印刷电路板110或者模块或者节点140上的任何接触垫片。可以使用任何数目的技术来形成通过粘结剂层的导电区域。在一个实施例中，这种导电区域可以在形成叠层之前通过在粘结剂层形成可变形的和/或可熔的导电“插塞”来提供。例如，图4A和4B的印刷电路组件440表示形成垫片连接的一种技术，其中缝隙475被形成在粘结剂层470中(具有在粘结剂472中的标准颗粒474)并且被填充有导电材料476。所制得层被夹在模块或者节点450与印刷电路板460之间(具有对应的基片452，462和对应的导电层454，456和464，466)，具有与相对垫片457(例如在通孔458处形成)和467对准的层470中的导电材料476。当组件被形成叠层时(图4B)，导电材料476最好与垫片457，467熔化以在其之间形成可靠的互相连接，与基片452，462之间颗粒的位置一致。
层470中的缝隙475可以通过钻孔、打洞、冲压、激光剥离等形成。导电材料476可以通过若干工艺被沉积在缝隙中，包括电镀、丝网印刷、喷墨打印等。导电材料可以是例如铜的金属，或者可以是导电油墨(固化或非固化的)或者是诸如焊料颗粒的可熔化材料。两个优选的方法包括丝网印刷可熔化的导电油墨以及喷墨打印微细的焊料颗粒。
在不脱离本发明精神和范围的情况下也可以使用形成层间互相连接的其它技术，例如在形成叠层之后钻和电镀通孔。
图5A和5B是图1印刷电路组件第二实施例的详细剖面图，其中导电柱突出通过粘结剂层以电连接相对的接触垫片。正如在前面部分所说明的，层间互相连接可以被形成在印刷电路组件的相对导电层之间，特别是通过在印刷电路板上形成导电“柱”或者类似的结构，或者其与另一个印刷电路板上的垫片粘结来实现。这个原理可以被应用到在诸如节点140的密度节点或者在诸如板110的印刷电路板上形成导电“柱”或者类似结构，其分别与在诸如板110的印刷电路板或者在诸如节点140的密度节点上的垫片粘结。本发明的这个方案特别适用于使用这里公开方式之粘结剂层来提供受控制的间隔的综合使用。当然，应当理解，该层间互相连接工艺还可以被用在整个其它的介质层，这下面将会提到。
例如，图5A和5B的印刷电路组件480表示形成层间垫片连接的技术，由此，具有形成在基片502上之一对导电层504，506的印刷电路板500具有形成在接触垫片507上的导电柱。该导电柱是由诸如铜的导电层508构成，涂有诸如锡的可熔材料509。在一个实施例中，诸如分别为铜和锡的导电层508和可熔材料509是通过使用半附加工艺的电镀来沉积的，当然其它的工艺，包括除去和附加金属沉积工艺，丝网印刷工艺，模版印刷工艺(例如模版印刷导电油墨并与随后油墨的固化/烧结结合)等也可以使用。诸如任何数目的二元和三元金属，可熔材料和其组合的其它导电材料也可以用于层508。
在一个实施例中，一层干膜光致抗蚀剂被涂覆在铜箔印刷电路板上，然后，该光致抗蚀剂通过模型电路图形上的图形和显影被用希望的电路成像，并且铜电镀所制得的掩模以形成希望的电路图形。接着，第二层光致抗蚀剂被涂覆在第一层上，并且曝光和显影出要被形成在印刷板上的导电柱。该导电柱用铜来电镀到一个厚度，然后用锡的电沉积层来覆盖。剥离光致抗蚀剂和刻蚀掉多余的铜。
每个柱上铜层508要被镀成的厚度主要依赖于在相对接触垫片之间的希望连接长度，并且当与填充了标准颗粒的粘结剂一起使用时，其依赖于颗粒的直径。例如，理想的是，提供垫片之间的连接距离在大约1到4mils(50到100微米)的范围，铜层508的厚度优选为类似的范围。锡层509最好是浸渍的，非电镀或者电镀到提供用于形成在铜层508和相对接触垫片之间熔化连接之足够材料所选择的厚度，优选为在大约8到50微英寸的范围。
柱也能够具有不同的剖面，例如圆形，矩形等。而且，柱的最大宽度或直径可以依赖于电阻要求，电流控制能力和接触垫片大小来选择，一般是在大约50到100微米的范围内。但是，柱一般不要求超出它们要安装到的接触垫片之外在板上任何附加的表面面积，它们最好是大约1/2接触垫片之直径，以允许一些非对准。因此，在优选实施例中，柱通常不会显著地影响板的整个节距(即最小综合信号迹点空间和宽度)。
印刷电路板500经过叠层在整个粘结层510上(在粘结剂512中具有标准颗粒514)被互相连接到模块或者节点490(具有形成在基片492上的导电层494，496)。模块或者节点490类似于模块140。在叠层之前，可以希望例如通过浸渍，非电镀或电镀来在例如垫片497的接触垫片上沉积粘结剂促进层499。层499例如可以是大约8到50微英寸厚，由金或者类似材料形成，其促进与诸如锡层409的可熔金属的粘结。在一些应用中，粘结剂促进层也可以是不必要的。
叠层期间(图5B)，由层508，509形成的柱可以“穿”过形成在模块490上的层510和接触垫片497(在通孔498中所示)。可熔层509优选为回流和熔到在垫片497之上的金层499，以形成与垫片507的可靠电互相连接。由于柱的高的单位负载，它们通常将代替粘结剂以允许可熔层完全地接触相对的垫片和在它们之间形成熔化的连接。也是由于高的单位负载，在叠层处理期间，柱也代替标准颗粒，如图5A所示。借助进一步的压缩，粘结剂层中的标准颗粒开始共享一部分所施加的负载，导致在完成的组件中受控制的间隔和可靠的互相连接。另外，正如上面具有层间互相连接，可以在粘结剂层510中钻出或者形成缝隙，缝隙与柱对准，与形成它们自己缝隙的柱相反。
正如前面所述，这里公开的柱层间互相连接技术也可以用来形成在整个其它介质层上的互相连接。例如，如图6组件520中所示，密度节点530和印刷电路板540可以在整个介质层550与具有铜层544和可熔材料546的柱互相连接，其形成在板540上并且熔化到板530。介质层550优选包括对准的缝隙556，柱可以从其中突出。
许多介质层结构可以用来将节点530和板540粘结在一起。例如，如图6所示，介质层550可以包括基体介质膜552，其两侧面涂覆有粘结剂554。另外，介质膜可以是浸渍有粘结剂的预浸渍处理成分的玻璃丝。也可以使用诸如非玻璃丝和薄膜带等的其它介质层，或者适合于将相对板相互连接的任何其它形式的介质层。
使用具有基体膜或者片的介质层也是可能的，其在公知位置处具有预定的栅网或者缝隙图形。通过适当的电路设计，柱可以定位与缝隙对准，由此消除专门钻孔介质层。
可以相信，使用这里公开方式的互相连接柱将以简单、可靠和有效成本方式提供可靠的层间互相连接。而且，柱可以用微细尺寸和空间来构造，由此增加印刷电路组件的可获得封装密度。另外，柱能够形成金属间的连接，由于这种连接的金相相互作用，其通常要比粘结剂连接更可靠。柱还具有在一般整个电路迹线的相同分辨率时使用标准光刻技术进行沉积的优点，并且它们还能减小材料的费用，这是因为仅仅在板的希望位置可以做分立的导电互相连接。而且，柱可以做成比它们要连接到的接触垫片要小，由此允许在叠层期间垫片的一些非对准。其它的优点本领域技术人员将可以理解。
图7表示图1印刷电路组件100的进一步实施例。在该实施例中，使用粘结剂620，密度610的节点被粘结到印刷电路板630。在一个实施例中，粘结剂620是填压粘结剂。在一个实施例中，粘结剂620包括具有通路624的粘结剂层622，其填充有导电材料626。在一个实施例中，导电材料626是导电油墨。通路624是与模块610和印刷电路板630的导电层614，632分别对准，其依赖于设计和应用并使用本领域技术人员公知的技术。
通过实现本发明，可以提供具有局部布线密度模块或者密度节点的印刷电路板。在印刷电路板对准和粘结之前，密度节点可以是分开和单独地制造与测试。结果，制造成本可以降低，同时增加产品的产量。
在不脱离本发明精神和范围的情况下，对优选实施例可以进行其它变化和改进。因此，本发明依赖于这里所附的权利要求。

Claims (37)

1.一种印刷电路组件，包括：
至少一个模块，其具有至少一个在其上配置有导电层的基片，导电层具有第一接触垫片和多个第一信号线；
印刷电路，其具有在其上配置有导电层的基片，印刷电路板上的导电层具有相对着第一接触垫片的第二接触垫片，印刷电路板具有多个第二信号线；
配置在模块和印刷电路板之间的介质层；和
形成在第一接触垫片上的导电柱，该导电柱伸展横过介质层和紧靠第二接触垫片，由此电连接第一和第二接触垫片和在印刷电路板的导电层和模块的导电层之间提供预定的间隔。
2.权利要求1的印刷电路组件，还包括：
第二模块，其具有至少一个在其上配置有导电层的基片，导电层具有第三接触垫片和多个第三信号线，其中印刷电路板上的导电层具有相对着第二接触垫片的第四接触垫片和其中介质层还被配置在第二模块和印刷电路板之间；和
形成在第三接触垫片上的第二导电柱，该导电柱伸展横过介质层和紧靠第四接触垫片，由此电连接第三和第四接触垫片和在印刷电路板的导电层和第二模块的导电层之间提供预定的间隔。
3.权利要求1的印刷电路组件，其中多个第一信号线具有高于多个第二信号线的密度。
4.一种印刷电路组件，包括：
至少一个模块，其具有至少一个在其上配置有导电层的基片，至少一个模块具有多个第一信号线；
印刷电路，具有在其上配置有导电层的基片，该印刷电路板具有多个第二信号线；
配置在模块和印刷电路板之间的介质层，所述介质层具有至少一个通路，所述通路具有在其中配置的导电材料，所述导电材料电连接印刷电路板的导电层和至少一个模块的导电层。
5.权利要求4的印刷电路组件，其中所述导电材料是导电油墨。
6.权利要求4的印刷电路组件，还包括第二模块，其具有至少一个在其上配置有导电层的基片，第二模块具有多个第三信号线，所述压填介质层具有在其中配置有导电材料的第二通路，在所述第二通路的导电材料电连接印刷电路板的导电层和第二模块的导电层。
7.一种印刷电路组件，包括：
第一模块，其具有至少一个在其上配置有导电层的基片，导电层具有第一接触垫片；
印刷电路，具有在其上配置有导电层的基片，印刷电路板上的导电层具有相对着第一接触垫片的第二接触垫片；
配置在模块和印刷电路板之间的介质层；和
形成在第一接触垫片上的导电柱，该导电柱伸展横过介质层和紧靠第二接触垫片，由此电连接第一和第二接触垫片和在印刷电路板的导电层和模块的导电层之间提供预定的间隔。
8.权利要求7的印刷电路组件，其中模块包括多个高密度信号线。
9.权利要求8的印刷电路组件，其中印刷电路板上的导电层包括多个比模块中信号线更低密度的信号线。
10.权利要求7的印刷电路组件，其中介质层包括用于将模块和印刷电路板相互粘结的粘结剂。
11.权利要求8的印刷电路组件，其中介质层还包括介质膜，在其两侧面涂覆有粘结剂，并且包括导电柱从此伸出的缝隙。
12.权利要求8的印刷电路组件，其中介质层还包括填充有粘结剂的预浸渍处理的片，并且包括导电柱从此伸出的缝隙。
13.权利要求8的印刷电路组件，其中介质层包括缝隙栅网，并且其中导电柱与缝隙栅网中的一个缝隙对准。
14.权利要求7的印刷电路组件，其中导电柱具有小于第一和第二接触垫片之宽度的宽度。
15.权利要求7的印刷电路组件，其中导电柱包括形成在第一接触垫片上的第一金属层和形成在第一金属层上的第二金属层，第二金属层包括与第二接触垫片熔化一起的可熔材料。
16.权利要求9的印刷电路组件，其中第一金属层包括铜，第二金属层包括锡。
17.权利要求15的印刷电路组件，其中第二接触垫片包括在其上沉积的和与导电柱上的第二金属层熔化一起的粘结促进层。
18.权利要求17的印刷电路组件，其中粘结促进层包括金，其被沉积成厚度为大约8到50微英寸的范围。
19.权利要求7的印刷电路组件，其中导电柱包括形成在第一接触垫片上的第一层和形成在第一层上的第二层，第二层包括与第二接触垫片熔化一起的可熔材料。
20.权利要求19的印刷电路组件，其中可熔材料包括导电油墨。
21.权利要求7的印刷电路组件，其中导电柱包括导电油墨。
22.一种制造印刷电路组件的方法，包括：
(a)在印刷电路板上形成导电柱，该印刷电路板包括其上配置了导电层的基片，其中导电柱配置在第一接触垫片上，该第一接触垫片配置在该印刷电路板的导电层中；
(b)将至少一个模块放置在印刷电路板上，该模块具有与导电柱和与其间配置的介质层对准的第二接触垫片，该模块包括其上配置了导电层的基片，其中第二接触垫片被配置在模块的导电层中，该模块具有多个第一信号线，以及印刷电路板具有多个第二信号线；和
(c)将模块和印刷电路板压紧在一起直到导电柱伸展横过介质层和紧靠第二接触垫片，由此电连接第一和第二接触垫片，并且在印刷电路板的导电层和模块的导电层之间提供预定的间隔。
23.权利要求22的方法，其中给多个第一信号线提供第一密度值。
24.权利要求23的方法，其中给多个第二信号线提供低于该第一密度值的第二密度值。
25.权利要求22的方法，其中介质层包括粘结剂，并且其中压紧模块和印刷电路板的步骤包括用粘结剂将模块和印刷电路板机械地相互粘结。
26.权利要求25的方法，其中介质层还包括介质膜，在其两侧面涂覆有粘结剂，并且包括导电柱从此伸出的缝隙。
27.权利要求25的方法，其中介质层还包括填充有粘结剂的预浸渍处理的片，并且包括导电柱从此伸出的缝隙。
28.权利要求25的方法，其中介质层还包括缝隙栅网，并且其中导电柱与缝隙栅网中的一个缝隙对准。
29.权利要求22的方法，其中导电柱具有小于第一和第二接触垫片之宽度的宽度。
30.权利要求22的方法，其中形成导电柱的步骤包括在第一接触垫片上沉积第一金属层，和在第一金属层上沉积第二可熔金属层，并且其中压紧模块和印刷电路板的步骤包括施加热以将第二金属层熔化到第二接触垫片的步骤。
31.权利要求30的方法，其中形成导电柱的步骤包括光成像抗蚀掩膜，并且其中第一和第二金属层经过电镀被沉积在整个抗蚀掩膜上。
32.权利要求30的方法，还包括在第二接触垫片上沉积粘结促进层的步骤，并且其中压紧模块和印刷电路板的步骤是将粘结促进层与导电柱上的第二金属层熔化在一起。
33.权利要求22的方法，其中形成导电柱的步骤包括在第一接触垫片上沉积第一层，和在第一层上沉积第二可熔层，并且其中压紧模块和印刷电路板的步骤包括施加热以将第二层熔化到第二接触垫片的步骤。
34.权利要求33的方法，其中第二可熔层包括导电油墨。
35.权利要求33的方法，其中第二可熔层包括可熔材料。
36.权利要求22的方法，其中导电柱包括导电油墨。
37.一种印刷电路组件，包括：
至少一个模块，其具有至少一个在其上配置有导电层的基片，该至少一个模块具有第一电密度；
印刷电路，具有在其上配置有导电层的基片，该印刷电路板具有第二电密度，第二电密度低于第一电密度；
配置在模块和印刷电路板之间的介质层，所述介质层具有至少一个通路，所述通路具有在其中配置的导电材料，所述导电材料电连接印刷电路板的导电层和该至少一个模块的导电层。
CN99815687A 1998-11-19 1999-11-19 具有局部增加布线密度的印刷电路组件 Pending CN1333997A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/195913 1998-11-19
US09/195,913 US6147870A (en) 1996-01-05 1998-11-19 Printed circuit assembly having locally enhanced wiring density

Publications (1)

Publication Number Publication Date
CN1333997A true CN1333997A (zh) 2002-01-30

Family

ID=22723337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99815687A Pending CN1333997A (zh) 1998-11-19 1999-11-19 具有局部增加布线密度的印刷电路组件

Country Status (8)

Country Link
US (1) US6147870A (zh)
EP (1) EP1145608A1 (zh)
JP (1) JP2002530900A (zh)
KR (1) KR20010075727A (zh)
CN (1) CN1333997A (zh)
CA (1) CA2351421A1 (zh)
TW (1) TW527857B (zh)
WO (1) WO2000032021A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847791A (zh) * 2010-01-11 2010-09-29 威盛电子股份有限公司 电子组装及其储存装置
CN102683295A (zh) * 2011-03-09 2012-09-19 隆达电子股份有限公司 载板结构及其制造方法
CN107846789A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种解决pcb布线密度的设计方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535746B2 (ja) * 1998-08-20 2004-06-07 ソニーケミカル株式会社 フレキシブル基板製造方法
US6381140B1 (en) * 1999-08-30 2002-04-30 Witek Enterprise Co., Ltd. Memory module
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
DE10204959A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Leiterplatte mit einem Bauteil
DE10229337B4 (de) * 2002-06-29 2007-04-05 Robert Bosch Gmbh Elektronische Baugruppe
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6989493B2 (en) * 2004-03-03 2006-01-24 Seagate Technology Llc Electrical feedthrough assembly for a sealed housing
JP4892241B2 (ja) * 2006-01-11 2012-03-07 ニューパラダイムテクノロジー株式会社 発光素子組込み発光フィルム
JP4992310B2 (ja) * 2006-06-16 2012-08-08 富士通株式会社 積層基板の製造方法
KR100793856B1 (ko) * 2007-02-27 2008-01-10 한국기계연구원 조립식 전자회로
KR101023372B1 (ko) * 2008-11-11 2011-03-18 삼성전기주식회사 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
JP4825286B2 (ja) * 2009-08-07 2011-11-30 ナミックス株式会社 多層配線板の製造方法
GB2499850B (en) * 2012-03-02 2014-07-09 Novalia Ltd Circuit board assembly
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
US9374898B2 (en) * 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components
JP5974147B1 (ja) 2015-07-31 2016-08-23 株式会社フジクラ 配線体アセンブリ、導体層付き構造体、及びタッチセンサ
GB2552983B (en) * 2016-08-17 2021-04-07 Ge Aviat Systems Ltd Method and apparatus for detecting an electrical fault in a printed circuit board
JP7534243B2 (ja) * 2021-03-19 2024-08-14 Ｎｅｃプラットフォームズ株式会社 多層基板、集積型磁性デバイス、電源装置及び多層基板の製造方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35064A (en) * 1862-04-22 Improvement in speed-regulators for horse-powers
US2721822A (en) * 1953-07-22 1955-10-25 Pritikin Nathan Method for producing printed circuit
NL190034A (zh) * 1953-08-17
US3181986A (en) * 1961-03-31 1965-05-04 Intellux Inc Method of making inlaid circuits
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3475213A (en) * 1965-09-13 1969-10-28 Minnesota Mining & Mfg Electrically conductive adhesive tape
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US3823252A (en) * 1972-10-26 1974-07-09 Owens Illinois Inc Conducting element having bundled substantially parallel crystalline conductors and process for manufacture
AT332926B (de) * 1973-02-21 1976-10-25 Electrovac Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US3982320A (en) * 1975-02-05 1976-09-28 Technical Wire Products, Inc. Method of making electrically conductive connector
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
JPS5668579A (en) * 1979-11-09 1981-06-09 Hitachi Ltd Connecting method by melting solder
US4545840A (en) * 1983-03-08 1985-10-08 Monolithic Memories, Inc. Process for controlling thickness of die attach adhesive
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS6433808A (en) * 1986-10-18 1989-02-03 Japan Synthetic Rubber Co Ltd Conductive particle and conductive adhesive including it
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
KR910004797B1 (ko) * 1987-04-08 1991-07-13 가시오 게이상기 가부시기가이샤 소형 전자기기 및 그 제조방법
US4771159A (en) * 1987-05-27 1988-09-13 Gte Government Systems Corporation Method of soldering leadless component carriers or the like
US4778635A (en) * 1987-09-18 1988-10-18 American Telephone And Telegraph Company Method and apparatus for fabricating anisotropically conductive material
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
AU612771B2 (en) * 1988-02-26 1991-07-18 Minnesota Mining And Manufacturing Company Electrically conductive pressure-sensitive adhesive tape
US4908258A (en) * 1988-08-01 1990-03-13 Rogers Corporation High dielectric constant flexible sheet material
JPH0291360U (zh) * 1988-12-29 1990-07-19
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5235741A (en) * 1989-08-18 1993-08-17 Semiconductor Energy Laboratory Co., Ltd. Electrical connection and method for making the same
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JPH03196650A (ja) * 1989-12-26 1991-08-28 Sharp Corp フリップチップボンディング方法
JPH03209734A (ja) * 1990-01-11 1991-09-12 Japan Radio Co Ltd 半導体接続方法
JPH03218030A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2590450B2 (ja) * 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
JP2740357B2 (ja) * 1990-02-06 1998-04-15 松下電工株式会社 プリント回路用基板
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5112464A (en) * 1990-06-15 1992-05-12 The Dow Chemical Company Apparatus to control reverse current flow in membrane electrolytic cells
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5112462A (en) * 1990-09-13 1992-05-12 Sheldahl Inc. Method of making metal-film laminate resistant to delamination
US5137791A (en) * 1990-09-13 1992-08-11 Sheldahl Inc. Metal-film laminate resistant to delamination
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JPH0548230A (ja) * 1991-08-17 1993-02-26 Fuji Xerox Co Ltd 薄膜配線基板
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3113749B2 (ja) * 1992-11-27 2000-12-04 株式会社リコー 配線構造及び導電部材の製造方法
EP0602257B1 (de) * 1992-12-12 1997-09-10 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5346775A (en) * 1993-02-22 1994-09-13 At&T Laboratories Article comprising solder with improved mechanical properties
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847791A (zh) * 2010-01-11 2010-09-29 威盛电子股份有限公司 电子组装及其储存装置
CN101847791B (zh) * 2010-01-11 2013-02-20 威盛电子股份有限公司 电子组装及其储存装置
CN102683295A (zh) * 2011-03-09 2012-09-19 隆达电子股份有限公司 载板结构及其制造方法
CN107846789A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种解决pcb布线密度的设计方法

Also Published As

Publication number Publication date
CA2351421A1 (en) 2000-06-02
US6147870A (en) 2000-11-14
JP2002530900A (ja) 2002-09-17
EP1145608A1 (en) 2001-10-17
TW527857B (en) 2003-04-11
WO2000032021A1 (en) 2000-06-02
KR20010075727A (ko) 2001-08-09

Similar Documents

Publication Publication Date Title
CN1333997A (zh) 具有局部增加布线密度的印刷电路组件
CN1096222C (zh) 印刷电路多层组件及其制作方法
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
CN1203731C (zh) 制造多层电路板的方法和用该方法制造的多层电路板
KR101553282B1 (ko) 프린트 배선판용 쉴드 필름 및 프린트 배선판
US6598291B2 (en) Via connector and method of making same
CN1115083C (zh) 印刷电路板的制造方法和制成印刷电路板
US20090241332A1 (en) Circuitized substrate and method of making same
HU225075B1 (en) Power/ground core for printed circuit boards, printed circuit board and method for producing these boards
JPH11126978A (ja) 多層配線基板
KR20080046133A (ko) 플렉서블 프린트배선판 및 그 제조방법
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
CN1689382A (zh) 多层印刷电路板及其制造方法
US6586687B2 (en) Printed wiring board with high density inner layer structure
JPH1070363A (ja) 印刷配線板の製造方法
CN1198491C (zh) 印刷布线基板的结构及其制造方法
JP3063427B2 (ja) 回路基板およびその形成方法
WO1997025845A1 (en) Printed circuit assembly and method of manufacture therefor
Matijasevic et al. Vertical microvia connections achieved using a unique conductive composite material
JP2022519075A (ja) 回路基板
JPH05110259A (ja) 多層プリント配線板とその製造方法
JPS6041290A (ja) 多層配線基板の製法
JPS62211994A (ja) 多層回路基板およびその製造法

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication