CN103517558B - 封装基板制作方法 - Google Patents

封装基板制作方法 Download PDF

Info

Publication number
CN103517558B
CN103517558B CN201210204790.6A CN201210204790A CN103517558B CN 103517558 B CN103517558 B CN 103517558B CN 201210204790 A CN201210204790 A CN 201210204790A CN 103517558 B CN103517558 B CN 103517558B
Authority
CN
China
Prior art keywords
copper
layer
flexible
base plate
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210204790.6A
Other languages
English (en)
Other versions
CN103517558A (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201210204790.6A priority Critical patent/CN103517558B/zh
Priority to TW101123558A priority patent/TWI506748B/zh
Priority to US13/864,278 priority patent/US20130341073A1/en
Publication of CN103517558A publication Critical patent/CN103517558A/zh
Application granted granted Critical
Publication of CN103517558B publication Critical patent/CN103517558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

一种封装基板的制作方法，包括步骤：提供一个卷带式的柔性单面覆铜基板，其包括一包括第一表面及第二表面的柔性绝缘层以及一形成于第一表面上的铜箔层；通过卷对卷工艺在所述卷带式的柔性单面覆铜基板上形成多个贯通所述第一表面及第二表面的切口；通过卷对卷工艺将所述铜箔层制作形成多个导电线路图形，所述多个切口对应处的所述导电线路层在所述绝缘层侧裸露出来，形成第一铜垫；切割以获得多个片状的柔性单面线路板；在片状的柔性单面线路板上形成防焊层，使所述导电线路图形上未覆盖防焊层的部位构成至少一个第二铜垫及至少一个第三铜垫，形成封装基板。本发明还提供一种采用上述方法得到的封装基板及具有所述封装基板的封装结构。

Description

封装基板制作方法
技术领域
本发明涉及电路板制作技术，尤其涉及一种封装基板、其制作方法及具有所述封装基板的封装结构。
背景技术
封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
当电子产品的体积日趋缩小，所采用的基板结构的体积和线路间距也必须随之减小。然而，在目前现有的基板结构和工艺技术能力下，要使基板再薄化和线路间距再缩小的可能性很小，不利于应用在小型尺寸的电子产品上。因此，如何开发出新颖的薄型整合性基板，不但工艺快速简单又适合量产，以符合应用电子产品对于尺寸、外型轻薄化和价格的需求，实为相关业者努力的一大重要目标。
发明内容
有鉴于此，有必要提供一种封装基板、其制造方法及封装结构，以降低基板的整体厚度并降低制造成本，以符合市场产品轻薄化和低成本的需求。
一种封装基板的制作方法，其包括以下步骤：提供一个卷带式的柔性单面覆铜基板，所述卷带式的柔性单面覆铜基板包括一柔性绝缘层以及一铜箔层，所述柔性绝缘层包括相对的第一表面及第二表面，所述铜箔层覆盖于所述柔性绝缘层的第一表面；通过卷对卷工艺在所述卷带式的柔性单面覆铜基板上形成多个切口，所述多个切口贯通所述柔性绝缘层的第一表面及第二表面；通过卷对卷工艺将所述铜箔层制作形成多个导电线路图形，从而将卷带式的柔性单面覆铜基板制成卷带式的柔性单面线路板，其中，每个切口均被导电线路图形所覆盖，由多个切口从所述柔性绝缘层侧裸露出来的所述部分导电线路图形构成多个第一铜垫，每个导电线路图形均包括至少一个第一铜垫；切割所述卷带式的柔性单面线路板，以获得多个片状的柔性单面线路板，每个片状的柔性单面线路板均包括一个导电线路图形及其对应的部分柔性绝缘层；在每个片状的柔性单面线路板的所述导电线路图形的表面部分区域以及导电线路图形的间隙形成防焊层，使所述导电线路图形上未覆盖防焊层的部位构成至少一个第二铜垫及至少一个第三铜垫，从而形成封装基板，所述第二铜垫位于所述封装基板的边缘，所述第三铜垫位于所述封装基板的中间区域。
一种封装基板，其通过上述的封装基板的制作方法制作而成，所述封装基板包括柔性绝缘层、导电线路图形以及防焊层，所述柔性绝缘层包括相对的第一表面及第二表面，所述导电线路图形形成于所述绝缘层的第一表面上，所述柔性绝缘层具有至少一个贯通所述第一表面及第二表面的切口，所述导电线路图形覆盖所述至少一个切口，由所述至少一个切口从所述柔性绝缘层侧裸露出来的所述部分导电线路图形构成至少一个第一铜垫，所述防焊层覆盖导电线路图形的部分区域以及导电线路图形的间隙，所述导电线路图形上未覆盖防焊层的部位构成至少一个第二铜垫及至少一个第三铜垫，所述第二铜垫位于所述封装基板的边缘，所述第三铜垫位于所述封装基板的中间区域。
一种封装结构，其包括电子元器件及如上述的封装基板，所述电子元器件具有引脚，所述导电材料与第二表面相齐平的表面形成有一导电金属垫，所述电子元器件的引脚与所述导电金属垫电连接。
本技术方案的封装基板、其制作方法及封装结构通过卷对卷加工装置对卷带状的柔性覆铜基板进行激光切口、形成线路等操作，形成卷带状的柔性线路板，之后再将卷带状的柔性线路板切割成片状的柔性线路板，从而可以提升产品的制作效率。另外，本技术方案的封装基板、其制作方法及封装结构所使用的绝缘材料为柔性材料，其可以做的较薄，并且，本技术方案的封装基板为单层，整体厚度较薄，制作方法简单，可降低制造成本，符合市场产品轻薄化和低成本的需求。
附图说明
图1是本技术方案实施例提供的片状的柔性单面线路板的剖面示意图，所述柔性双面线路板包括依次叠合的柔性绝缘层及导电线路图形。
图2是本技术方案实施例提供的卷带式的柔性单面线路板的形成方法示意图。
图3是本技术方案实施例提供的柔性单面覆铜基板的剖面示意图。
图4是本技术方案实施例提供的在图3中的柔性单面覆铜基板上形成多个切口后的剖面示意图。
图5是本技术方案实施例提供的将图4的铜箔层及柔性绝缘层上覆盖干膜的剖面示意图。
图6是本技术方案实施例提供的在图1的片状的柔性单面线路板上形成防焊层的剖面示意图。
图7是本技术方案实施例提供的在图6的柔性单面线路板的柔性绝缘层上形成薄铜层的剖面示意图。
图8是本技术方案实施例提供的将图7的柔性单面线路板薄铜层上压合干膜后的剖面示意图。
图9是本技术方案实施例提供的在图8的柔性单面线路板上形成第一金垫及第二金垫并去除所述薄铜层上的干膜及去除所述薄铜层后的剖面示意图。
图10是本技术方案实施例提供的在图9的柔性单面线路板的切口内填充导电材料从而形成柔性封装基板后的剖面示意图。
图11是本技术方案实施例提供的在图10的柔性封装基板的柔性绝缘层的第二表面上背衬支撑板后的剖面示意图。
图12是本技术方案实施例提供的封装结构的剖面示意图。
主要元件符号说明
片状的柔性单面线路板 10
柔性绝缘层 11
导电线路图形 12
第一表面 111
第二表面 112
切口 13
第一铜垫 121
卷带式的柔性单面线路板 10b
柔性单面覆铜基板 10a
卷轮 40
加工装置 30
铜箔层 14
第一干膜 113
第二干膜 114
防焊层 15
第二铜垫 16
第三铜垫 17
第一金垫 161
第二金垫 171
薄铜层 18
第三干膜 115
导电材料 131
柔性封装基板 20
支撑板 19
承载板 191
胶粘层 192
具有背衬的柔性封装基板 21
封装结构 22
导电金属垫 132
IC元件 133
引脚 134
线路板 23
绝缘基底 231
导电线路层 232
覆盖膜层 233
第三金垫 234
锡球 235
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的封装基板、封装基板的制作方法及封装结构作进一步的详细说明。
本技术方案第一实施例提供的封装基板的制作方法包括以下步骤：
第一步，请参阅图1，提供片状的柔性单面线路板10。所述片状的柔性单面线路板10包括依次叠合的柔性绝缘层11及导电线路图形12。所述柔性绝缘层11包括相对的第一表面111及第二表面112，所述柔性绝缘层11上形成有一个贯通所述第一表面111及第二表面112的切口13。所述导电线路图形12覆盖于所述柔性绝缘层11的第一表面111上，且所述导电线路图形12覆盖所述切口13。
所述片状的柔性单面线路板10通过切割卷带式的柔性单面线路板10b得到。图2为卷带式的柔性单面线路板10b的形成方法示意图，即：将一卷带式的柔性单面覆铜基板10a采用卷对卷（roll-to-roll）生产工艺进行钻孔以及制作线路等工序，以形成一个卷带式的柔性单面线路板10b。如图2所示，卷带式的柔性单面覆铜基板10a可以卷绕在两个卷轮40上并张设在两个卷轮40之间，即，可以采用两个卷轮40分别卷绕加工前及加工后的卷带式的柔性单面覆铜基板10a，如此，即可对张设在两个卷轮之间的卷带式的柔性单面覆铜基板10a进行加工。例如，以一个卷轮40为放送轮，卷绕有加工前的卷带式的柔性单面覆铜基板10a，另一个卷轮40为卷收轮，卷收有加工后的卷带式的柔性单面覆铜基板10a，即卷带式的柔性单面线路板10b，当卷轮40转动使得卷带式的柔性单面覆铜基板10a自放送轮向卷收轮移动，位于两个卷轮40之间的加工装置30即可对卷带式的柔性单面覆铜基板10a进行加工工序，例如，进行钻孔以及制作线路等工序。卷对卷生产工艺可以提升产品的制作效率。所述片状的柔性单面线路板10的形成方法具体包括以下步骤：
请一并参阅图3，提供一个卷带式的柔性单面覆铜基板10a。所述柔性单面覆铜基板10a包括一个柔性绝缘层11及一铜箔层14。所述柔性绝缘层11包括相对的第一表面111及第二表面112，所述铜箔层14覆盖于所述柔性绝缘层11的第一表面111上。所述柔性单面覆铜基板10a包括多个沿其长度方向依次连接的基板单元，每个基板单元均包括一部分的柔性绝缘层11及一部分对应的铜箔层14，每个基板单元可以制成一个线路板单元。
所述柔性绝缘层11的材质为柔性线路板常用的柔性材料，如聚酰亚胺（Polyimide, PI）、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等，优选为耐热性较好的聚酰亚胺。所述柔性绝缘层11的厚度范围可以为15μm-250μm，优选为25μm-50μm，以同时满足较好的机械强度及较薄的产品厚度的要求。所述铜箔层14优选为压延铜箔，也可以为电解铜箔。所述铜箔层14的厚度优选为12μm-35μm。当然，所述柔性绝缘层11及所述铜箔层14的厚度还可以为其他厚度值。
其次，请一并参阅图4，采用卷对卷生产生产工艺在卷带状的所述柔性单面覆铜基板10a上形成多个切口13。所述切口13贯通所述柔性绝缘层11的第一表面111及第二表面112，从而使所述切口13对应处的所述铜箔层14在所述柔性绝缘层11侧裸露出来，定义此裸露出来的铜箔层14为第一铜垫（pad）121。
所述多个切口13可以通过激光钻孔工艺或者定深机械钻孔工艺形成。本实施例以通过激光钻孔工艺在所述柔性单面覆铜基板10a上形成切口13。激光钻孔的方向为自所述柔性绝缘层11向所述铜箔层14，且设定激光能量仅使所述切口13贯通所述柔性绝缘层11。所述切口13的横截面的形状为圆形，当然也可以根据需要设计为其他形状。所述第一铜垫121的数量与所述切口13的数量相同，位置对应。本实施例中，每个基板单元上的切口13的数量为一个，当然，所述切口13的数量也可以视产品的需要增加。
因激光钻孔是通过高能量的激光烧蚀柔性绝缘层11从而形成了切口，柔性绝缘层11的烧蚀会产生一些树脂的胶渣，此胶渣会影响后续加工的品质，故本技术方案在激光钻孔之后需要再对所述切口13进行除胶渣处理，本步骤中通过等离子体处理除去激光钻孔形成的胶渣。
接着，请参阅图5及图1，采用卷对卷生产工艺将所述铜箔层14制作形成多个导电线路图形12，从而形成一个卷带式的柔性单面线路板10b。所述卷带式的柔性单面线路板10b包括多个线路板单元，每个线路板单元均由一个基板单元制成，且均包括一个导电线路图形12、对应于该导电线路图形12的部分柔性绝缘层11，且每个线路板单元均具有至少一个切口13。
本实施例中，采用卷对卷影像转移工艺及卷对卷蚀刻工艺将所述铜箔层14制作形成多个导电线路图形12。以下以采用干膜进行卷对卷影像转移制作导电线路图形12为例说明，制作形成导电线路图形12的步骤可包括：
首先，对所述铜箔层14及所述柔性绝缘层11的表面进行卷对卷表面微蚀处理，以去除所述铜箔层14及所述柔性绝缘层11表面的污渍、油脂等，并使所述铜箔层14的表面轻微腐蚀以具有一定的粗糙度，以有利于提高所述铜箔层14与下述步骤中的干膜之间的结合力，防止铜箔层14与干膜之间有气泡、杂质的出现，进一步提高下一步中干膜显影的解析度。当然，也可以采用其他表面处理方式如等离子体处理等对所述铜箔层14及所述柔性绝缘层11进行表面处理。
其次，请参阅图5，通过卷对卷工艺在所述铜箔层14上压合一第一干膜113，及在所述柔性绝缘层11的第二表面112上压合一第二干膜114。
通常，在单层的覆铜板上形成线路时，只需要在覆铜板的铜箔层面压合干膜，但因本实施例中所述柔性绝缘层11上开设有所述切口13，如果不在所述柔性绝缘层11的第二表面112上覆盖一第二干膜114，则后续步骤中的蚀刻药水会进入所述切口13内，从而腐蚀裸露的第一铜垫121。当然，也可以在所述柔性绝缘层11上覆盖低粘性的覆盖膜、胶带等遮挡物或者仅在所述切口13的开口上及其周围的柔性绝缘层11上覆盖干膜或覆盖膜，以阻挡药水的进入。
再次，通过卷对卷曝光、显影、蚀刻以及剥膜工艺将所述铜箔层14制作形成导电线路图形12，形成卷带式的柔性单面线路板10b。
本实施例对所述铜箔层14上的第一干膜113进行选择性曝光，对所述第二表面112上的第二干膜114进行整面曝光。所述铜箔层14上的第一干膜113经过曝光显影后形成图案化的干膜层，使得铜箔层14需要蚀刻去除的部分露出第一干膜113，而铜箔层14需要形成线路的部分仍被第一干膜113覆盖。利用铜蚀刻液进行蚀刻，以去除露出第一干膜113的铜箔层14，从而使得铜箔层14被图案化的干膜覆盖的部分形成导电线路图形12，其中，所述导电线路图形12覆盖所述切口13，由多个切口13从所述柔性绝缘层侧裸露出来的所述部分导电线路图形12构成多个第一铜垫121，每个导电线路图形均包括至少一个第一铜垫121，也即保留所述第一铜垫121。剥膜即干膜去除，是指将覆盖于导电线路图形12上的第一干膜113以及所述第二表面112上的第二干膜114去除，使导电线路图形12及第二表面112完全露出。
当然，也可以通过涂布湿膜的工艺将所述铜箔层14制作形成导电线路图形12。另外，将所述铜箔层14制作形成导电线路图形12之后，还可以包括卷对卷冲孔工艺，以形成多个工具孔（图未示），所述工具孔贯通所述柔性绝缘层11及所述导电线路图形12。所述工具孔用于后续步骤中线路板的定位等。
最后，沿每个线路板单元的边界切割所述卷带式的柔性单面线路板10b，以获得相互分离的多个片状的线路板单元，即，多个片状的柔性单面线路板10。具体的，可以采用激光、铣刀等工具沿每相邻两个线路板单元的边界切割所述卷带式的柔性单面线路板10b，以获得相互分离的多个线路板单元，即，多个片状的柔性单面线路板10。每个片状的柔性单面线路板10均包括依次叠合的一个导电线路图形12、部分柔性绝缘层11，且片状的柔性单面线路板10均具有至少一个切口13。
第二步，请参阅图6，在片状的柔性单面线路板10的所述导电线路图形12的表面部分区域以及导电线路图形12的间隙形成防焊层15，使所述导电线路图形12上未被覆盖防焊层15的部位分别形成第二铜垫16及第三铜垫17，其中，所述第二铜垫16形成于线路板成品边缘，所述第三铜垫17形成于线路板成品的中间区域。
本实施例中，使用液态感光防焊油墨制作防焊层，其步骤为：在所述导电线路图形12表面以及导电线路图形12的间隙印刷液态感光防焊油墨；预烘烤使所述液态感光防焊油墨表面预固化；通过选择性UV曝光使所述液态感光防焊油墨部分区域发生交联反应；通过显影流程将所述液态感光防焊油墨的未发生交联反应的区域去除；最后，加热固化所述液态感光防焊油墨，从而在所述导电线路图形12的部分区域以及导电线路图形12的间隙形成防焊层15，所述导电线路图形12未被覆盖防焊层15的部位为防焊层开口区，所述防焊开口区处的铜层裸露，所述防焊开口区可以位于线路板成品的边缘，也可以位于线路板成品的中间区域，定义线路板成品边缘的防焊开口区的铜层为第二铜垫16，定义线路板成品的中间区域的防焊开口区的铜层为第三铜垫17。其中，所述第二铜垫16及第三铜垫17的数量均可以为一个或多个，本实施例均以一个为例进行说明。
所述液态感光防焊油墨优选为软板专用的具有耐挠折性能的液态感光防焊油墨，以防所述防焊层15在以下的制作流程中以及使用中发生断裂。当然，也可以使用具有耐挠折性能的热固性油墨形成所述防焊层15，此时不需要曝光显影，只需要使用有图案的网版在所述导电线路图形12的部分区域以及导电线路图形12的间隙印刷所述热固性油墨，在需要防焊层开口的部位通过网版遮蔽使热固性油墨不能印刷到所述第二铜垫16及所述第三铜垫17上即可，之后加热固化所述热固性油墨即可形成所述防焊层15。
第三步，请参阅图7-9，在所述第二铜垫16及所述第三铜垫17上镀金，从而在所述第二铜垫16及所述第三铜垫17上分别形成第一金垫161及第二金垫171。
首先，请参阅图7，在所述柔性绝缘层11的第二表面112、所述切口13的内壁上以及所述第一铜垫121上通过溅镀形成一层连续的薄铜层18。所述薄铜层18位于所述第一铜垫121上的部分与所述第一铜垫121紧密结合，从而使所述薄铜层18与所述导电线路图形12相导通。所述薄铜层18与所述导电线路图形12相导通的作用为在后续步骤中进行电镀金时形成通路。
当然，所述薄铜层18也可以通过化学镀铜等方式形成。
其次，请参阅图8，在所述薄铜层18上压合第三干膜115，对所述第三干膜115整面曝光使所述第三干膜115发生交联聚合。
在所述薄铜层18上覆盖第三干膜115的作用是为保护所述薄铜层18，以防止在所述薄铜层18被镀金药水侵蚀、污染以及防止所述薄铜层18上镀上金。对所述第三干膜115整面曝光的原因是未发生交联聚合的干膜不能抵御药水的侵蚀，发生交联聚合后的第三干膜115才能抵御药水侵蚀。当然，如果需要在所述薄铜层18的部分区域上也形成金层，则可以对所述第三干膜115进行选择性的曝光以及显影；另外，也可以在所述薄铜层18上覆盖防镀膜、防镀胶带或印刷可剥蓝胶等，以替代所述第三干膜115。
再次，请参阅图9，在所述第二铜垫16及第三铜垫17上分别形成第一金垫161及第二金垫171，并去除所述第三干膜115及所述薄铜层18。
本实施例中，形成所述第一金垫161及第二金垫171的方式为电镀金。所述第一金垫161及第二金垫171均与所述第二铜垫16相电导通。所述第一金垫161位于线路板成品的边缘，可通过插接与电路板电连接即用作金手指，或通过导电材料与零件或其他电路板相电连接即用作普通金垫，所述第二金垫171位于线路板成品的中间区域，可通过导电材料与零件或其他电路板相电连接。电镀金的作用为保护所述第二铜垫16及第三铜垫17以防止其氧化。当然，也可以在所述第二铜垫16及第三铜垫17上分别形成银垫等，也可以在所述第三铜垫17上形成锡垫等导电材料。
在形成所述第一金垫161及第二金垫171后，通过剥膜将所述薄铜层18上的第三干膜115去除，之后再通过蚀刻去除所述薄铜层18，从而使所述柔性绝缘层11的第二表面112露出。通过蚀刻液去除所述薄铜层18时，基板在蚀刻液中不能停留太长时间，以防止所述第一铜垫121被侵蚀。
第四步，请参阅图10，在所述切口13内填充导电材料131，使所述导电材料131充满所述切口13，从而形成单层的柔性封装基板20。
其中，所述导电材料131与所述铜箔层14紧密结合，且与所述柔性绝缘层11的第二表面112相齐平。所述导电材料的材质可以为通过电镀形成的电镀铜、电镀银等，也可以为通过印刷导电金属膏形成的导电材料如导电铜膏、导电银膏等。
第五步，请参阅图11，在所述柔性绝缘层11的第二表面112上背衬一支撑板19，从而形成具有背衬的柔性封装基板21。
所述支撑板19包括一承载板191及粘结于所述承载板191上的胶粘层192。所述支撑板19的胶粘层192粘结于所述柔性绝缘层11的第二表面112上。所述支撑板19的作用是向所述柔性封装基板20提供支撑，以利于后续的加工。
所述支撑板19的厚度可以根据产品的需要选用，如果形成的所述柔性封装基板20较薄，则可背衬较厚的支撑板19，如果形成的所述柔性封装基板20厚度较厚，则可背衬较薄的支撑板19，也可以不背衬支撑板19。所述承载板191的材质可以为包含增强材料的环氧树脂板、纯环氧树脂板、酚醛树脂板或金属板等，当然不限于上述材料，一般具有支撑作用的材料均可用于所述承载板191。另外，支撑板19在以后进行封装元件时需要去除，以便于所述第一铜垫121与元件连接。
本技术方案通过卷对卷加工装置对卷带状的柔性单面覆铜基板10a进行激光切口、形成线路等操作，形成卷带状的柔性线路板，之后再将卷带状的柔性线路板切割成片状的柔性线路板，再对所述片状的柔性线路板进行防焊层15和金垫的制作，形成所述柔性封装基板20及具有背衬的柔性封装基板21，从而可以提升产品的制作效率。
请参阅图11，本技术方案第二实施例提供的柔性封装基板20包括一柔性绝缘层11、一导电线路图形12及一防焊层15及一支撑板19。
所述柔性绝缘层11包括相对的第一表面111及第二表面112，所述柔性绝缘层11的材质为聚酰亚胺。所述柔性绝缘层11上形成有一个贯通所述第一表面111及第二表面112的切口13，所述切口13内填充有导电材料131，所述导电材料131充满所述切口13，所述导电材料131与所述铜箔层14紧密结合，且与所述柔性绝缘层11的第二表面112相齐平。
所述导电线路图形12覆盖于所述柔性绝缘层11的第一表面111上，且所述导电线路图形12覆盖所述切口13，由所述切口13从所述柔性绝缘层11侧裸露出来的所述部分导电线路图形12构成至少一个第一铜垫121。
所述防焊层15覆盖于部分所述导电线路图形12以及所述导电线路图形12的间隙，所述导电线路图形12没有被防焊层15覆盖的位置形成一第二铜垫16及一第三铜垫17。所述第二铜垫16位于所述柔性封装基板20的边缘，其上覆盖有一金层，形成第一金垫161。所述第一金垫161与所述第二铜垫16相电导通。所述第三铜垫17位于所述柔性封装基板20的中间区域，其上覆盖有一第二金垫171。所述第二金垫171也与所述第二铜垫16相电导通。
当然，所述切口13的数量也可以为多个，所述第一铜垫121、第二铜垫16及第三铜垫17的数量也可以为多个，所述第一铜垫121的数量与所述切口13的数量相同，且位置一一对应。
当然，也可以在所述柔性绝缘层11的第二表面112上背衬一支撑板19，从而形成具有背衬的柔性封装基板21。
其中，所述具有背衬的柔性封装基板21包括所述柔性封装基板20以及覆盖于所述柔性封装基板20的柔性绝缘层11的第二表面112上的支撑板19。所述支撑板19包括一承载板191及粘结于所述承载板191上的胶粘层192，所述支撑板19的胶粘层192粘结于所述柔性绝缘层11的第二表面112。
请参阅图12，本技术方案第三实施例提供的封装结构22包括一柔性绝缘层11、一导电线路图形12及一防焊层15。
本实施例的封装结构22是将第二实施例柔性封装基板20进一步制作而成的。
所述柔性绝缘层11包括相对的第一表面111及第二表面112，所述柔性绝缘层11的材质为聚酰亚胺。所述柔性绝缘层11上形成有一个贯通所述第一表面111及第二表面112的切口13。
所述导电线路图形12覆盖于所述柔性绝缘层11的第一表面111上，且所述导电线路图形12覆盖所述切口13，由所述切口13从所述柔性绝缘层11侧裸露出来的所述部分导电线路图形12构成至少一个第一铜垫121。
所述切口13内填充有导电材料131，所述导电材料131充满所述切口13，所述导电材料131与所述第一铜垫121紧密结合，且与所述柔性绝缘层11的第二表面112相齐平。所述导电材料131于所述第二表面112相齐平的表面形成有一导电金属垫132，所述导电金属垫132上设置有一集成电路（Integrated Circuit, IC）元件133，所述IC元件133的引脚134与所述导电金属垫132电导通。其中，所述导电金属垫132可以为锡垫或锡铅合金等导电性能较好且熔点较低的金属垫，以利于搭接IC元件133，所述IC元件133也可以为其他电子零件。
所述防焊层15覆盖于部分所述导电线路图形12以及所述导电线路图形12的间隙，所述导电线路图形12没有被防焊层15覆盖的位置形成一第二铜垫16及一第三铜垫17。所述第二铜垫16位于所述柔性封装基板20的边缘，其表面覆盖有一金层，形成第一金垫161。所述第一金垫161与所述第二铜垫16相电导通。所述第三铜垫17位于所述柔性封装基板20的中间区域，其表面也覆盖有一金层，形成第二金垫171。所述第二金垫171也与所述第二铜垫16相电导通。本实施例中，所述第一金垫161通过一锡球235与与一线路板23相连接并相电导通。具体为：所述线路板23包括一绝缘基底231及一导电线路层232，所述导电线路层232表面形成有图案化的覆盖膜层233，所述导电线路层232从所述覆盖膜层233露出的部位形成第三金垫234，所述第三金垫234通过一锡球235与所述第一金垫161相连接并相电导通。其中，线路板23可以为柔性线路板或硬性线路板，所述覆盖膜层233可以为防焊层或树脂材质的膜层等，所述锡球235为锡膏固化形成，其也可以为其他导电材料如银膏等。当然，所述第一金垫161还可以与一零件相电连接或通过插接与线路板相电导通，所述第二金垫171也可以与零件或线路板相电导通。
本技术方案的柔性封装基板20、具有背衬的柔性封装基板21及封装结构22所使用的绝缘材料为聚酰亚胺等柔性材料，其可以做的较薄；另外，本技术方案的柔性封装基板20的导电线路图形12为单层，整体厚度较薄，制作方法较简单，可降低制造成本，符合市场产品轻薄化和低成本的需求。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (5)

1.一种封装基板的制作方法，其包括以下步骤：
提供一个卷带式的柔性单面覆铜基板，所述卷带式的柔性单面覆铜基板包括一柔性绝缘层以及一铜箔层，所述柔性绝缘层包括相对的第一表面及第二表面，所述铜箔层覆盖于所述柔性绝缘层的第一表面；
通过卷对卷工艺在所述卷带式的柔性单面覆铜基板上形成多个切口，所述多个切口贯通所述柔性绝缘层的第一表面及第二表面；
通过卷对卷工艺将所述铜箔层制作形成多个导电线路图形，从而将卷带式的柔性单面覆铜基板制成卷带式的柔性单面线路板，其中，每个切口均被导电线路图形所覆盖，由多个切口从所述柔性绝缘层侧裸露出来的部分所述导电线路图形构成多个第一铜垫，每个导电线路图形均包括至少一个第一铜垫，将所述铜箔层制作形成多个导电线路图形包括步骤：在所述铜箔层上压合第一干膜及所述柔性绝缘层的第二表面上压合第二干膜；对所述第一干膜进行选择性曝光，对所述第二干膜进行整面曝光，经过显影后，蚀刻所述铜箔层以形成多个导电线路图形；以及剥除所述第一干膜及第二干膜，以使多个导电线路图形及所述柔性绝缘层的第二表面完全露出；
切割所述卷带式的柔性单面线路板，以获得多个片状的柔性单面线路板，每个片状的柔性单面线路板均包括一个导电线路图形及其对应的部分柔性绝缘层；
在每个片状的柔性单面线路板的所述导电线路图形的表面部分区域以及导电线路图形的间隙形成防焊层，使所述导电线路图形上未覆盖防焊层的部位构成至少一个第二铜垫及至少一个第三铜垫，从而形成封装基板，所述第二铜垫位于所述封装基板的边缘，所述第三铜垫位于所述封装基板的中间区域。
2.如权利要求1所述的封装基板的制作方法，其特征在于，在形成所述第二铜垫及第三铜垫之后，所述封装基板的制作方法还包括步骤：
在所述柔性绝缘层的第二表面、所述切口的内壁以及所述第一铜垫上形成一层连续的薄铜层；
在所述薄铜层上压合第三干膜，并对所述第三干膜整面曝光使所述第三干膜发生交联聚合；
在所述第二铜垫及第三铜垫上电镀金，在所述第二铜垫表面形成第一金垫及在所述第三铜垫表面形成第二金垫；以及
去除所述第三干膜及所述薄铜层。
3.如权利要求1所述的封装基板的制作方法，其特征在于，在形成防焊层之后还在所述切口内填充导电材料，所述导电材料充满所述切口，所述导电材料与所述第一铜垫紧密结合，且与所述柔性绝缘层的第二表面相齐平。
4.如权利要求1所述的封装基板的制作方法，其特征在于，在形成防焊层之后，所述封装基板的制作方法还包括在所述柔性绝缘层的第二表面上背衬支撑板的步骤，所述支撑板包括一承载板及粘结于所述承载板上的胶粘层，所述支撑板的粘胶层粘结于所述柔性绝缘层的第二表面上。
5.如权利要求1所述的封装基板的制作方法，其特征在于，所述卷带式的柔性单面线路板包括多个沿其长度方向依次连接的线路板单元，沿每个线路板单元的边界切割所述卷带式的柔性单面线路板，以获得多个片状的柔性单面线路板。
CN201210204790.6A 2012-06-20 2012-06-20 封装基板制作方法 Active CN103517558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210204790.6A CN103517558B (zh) 2012-06-20 2012-06-20 封装基板制作方法
TW101123558A TWI506748B (zh) 2012-06-20 2012-06-29 封裝基板、其製作方法及封裝結構
US13/864,278 US20130341073A1 (en) 2012-06-20 2013-04-17 Packaging substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210204790.6A CN103517558B (zh) 2012-06-20 2012-06-20 封装基板制作方法

Publications (2)

Publication Number Publication Date
CN103517558A CN103517558A (zh) 2014-01-15
CN103517558B true CN103517558B (zh) 2017-03-22

Family

ID=49773462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210204790.6A Active CN103517558B (zh) 2012-06-20 2012-06-20 封装基板制作方法

Country Status (3)

Country Link
US (1) US20130341073A1 (zh)
CN (1) CN103517558B (zh)
TW (1) TWI506748B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307405A (zh) * 2014-05-29 2016-02-03 景硕科技股份有限公司 利用聚亚酰胺蚀刻的线路板制作方法
KR20170015650A (ko) * 2015-07-29 2017-02-09 주식회사 잉크테크 인쇄회로기판의 제조방법
CN106658965A (zh) * 2015-10-30 2017-05-10 碁鼎科技秦皇岛有限公司 载板及其制作方法
US9872399B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
US11437333B2 (en) * 2016-12-30 2022-09-06 Texas Instruments Incorporated Packaged semiconductor device with a reflow wall
JP7245071B2 (ja) * 2019-02-21 2023-03-23 株式会社ジェイテクトサーモシステム 基板支持装置
CN111383999B (zh) * 2020-03-24 2022-11-22 青岛歌尔智能传感器有限公司 传感器制作方法和传感器
CN111918490A (zh) * 2020-08-30 2020-11-10 深圳市实锐泰科技有限公司 一种刚挠结合板的制作方法及刚挠结合板
CN114286538B (zh) * 2020-09-28 2024-03-15 鹏鼎控股(深圳)股份有限公司 具有插接手指的多层线路板及其制作方法
CN116867167A (zh) * 2023-06-13 2023-10-10 太仓神连科技有限公司 铝制柔性印刷线路板组件及其制备方法
CN117082728B (zh) * 2023-09-04 2024-03-19 江西省鑫聚能科技有限公司 单面fcob线路载板叠构及制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662117A (zh) * 2004-02-27 2005-08-31 日东电工株式会社 布线电路基板
CN102378501A (zh) * 2010-07-13 2012-03-14 富葵精密组件(深圳)有限公司 电路板制作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
DE69419219T2 (de) * 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5928767A (en) * 1995-06-07 1999-07-27 Dexter Corporation Conductive film composite
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
EP1009204B1 (en) * 1997-06-06 2008-08-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
JP2001520377A (ja) * 1997-10-15 2001-10-30 アクレイラ バイオサイエンシズ，インコーポレイティド 積層状マイクロ構造式装置および積層状マイクロ構造式装置製造方法
JP3197540B2 (ja) * 1999-02-05 2001-08-13 ソニーケミカル株式会社 基板素片、及びフレキシブル基板
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP2001077501A (ja) * 1999-09-03 2001-03-23 Seiko Epson Corp フレキシブル配線基板、電気光学装置および電子機器
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
TWI243008B (en) * 1999-12-22 2005-11-01 Toyo Kohan Co Ltd Multi-layer printed circuit board and its manufacturing method
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board
US6921869B2 (en) * 2001-09-26 2005-07-26 Fujikura Ltd. Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
AU2003279716A1 (en) * 2002-09-24 2004-04-19 Schneller, Inc. Dimensionally stable laminate with removable web carrier and method of manufacture
US20040074358A1 (en) * 2002-10-21 2004-04-22 Usun Technology Co., Ltd. Apparatus for processing binding film for manufacturing copper clad laminate board and circuit board
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JP3972902B2 (ja) * 2003-12-26 2007-09-05 松下電器産業株式会社 回路基板の製造方法および製造装置
TWI236742B (en) * 2004-03-02 2005-07-21 Kingtron Electronics Co Ltd Manufacturing method of film carrier
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
JP2005322878A (ja) * 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
KR20110122869A (ko) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
TWI252544B (en) * 2005-02-05 2006-04-01 Phoenix Prec Technology Corp Method for continuously fabricating substrates embedded with semiconductor chips
US7583834B2 (en) * 2005-03-04 2009-09-01 Eastman Kodak Company Laser etched fiducials in roll-roll display
CN1832658A (zh) * 2005-03-10 2006-09-13 3M创新有限公司 一种双层金属的柔性印刷电路板及其制造方法
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
WO2007102223A1 (ja) * 2006-03-09 2007-09-13 Beac Co., Ltd. フレキシブル基板の製造方法、穿孔装置、穿孔用金型及び電子デバイス実装回路
CN101583489A (zh) * 2007-01-16 2009-11-18 住友电木株式会社 绝缘树脂片层叠体、层叠该绝缘树脂片层叠体而成的多层印刷布线板
US20080251184A1 (en) * 2007-04-11 2008-10-16 Li-Hua Wang Accompanying winding spacer and method for manufacturing strip type materials using the same
JP5087372B2 (ja) * 2007-11-19 2012-12-05 日東電工株式会社 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置
US8272123B2 (en) * 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
KR20140057861A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 인쇄회로기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662117A (zh) * 2004-02-27 2005-08-31 日东电工株式会社 布线电路基板
CN102378501A (zh) * 2010-07-13 2012-03-14 富葵精密组件(深圳)有限公司 电路板制作方法

Also Published As

Publication number Publication date
TW201401464A (zh) 2014-01-01
US20130341073A1 (en) 2013-12-26
TWI506748B (zh) 2015-11-01
CN103517558A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103517558B (zh) 封装基板制作方法
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
CN103458628B (zh) 多层电路板及其制作方法
CN106605454B (zh) 多层柔性印刷线路板及其制造方法
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN105592638B (zh) 刚挠结合板及其制作方法
US20140054785A1 (en) Chip package structure and method for manufacturing same
CN104576596B (zh) 半导体基板及其制造方法
CN103493610A (zh) 刚性柔性基板及其制造方法
CN105762131B (zh) 封装结构及其制法
CN108966478B (zh) 柔性电路板及其制作方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
CN104168706B (zh) 承载基板及其制作方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
TW201722226A (zh) 電路板結構及其製作方法
CN104299919A (zh) 无芯层封装结构及其制造方法
TWI536888B (zh) 軟硬結合電路板的製作方法
TW201228511A (en) Method for manufacturing multilayer printed circuit board
CN108257875A (zh) 芯片封装基板、芯片封装结构及二者的制作方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TW201410092A (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
TW201703604A (zh) 剛撓結合板及其製作方法
CN217825568U (zh) 一种双层柔性线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161201

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231009

Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right