CN106658965A - 载板及其制作方法 - Google Patents
载板及其制作方法 Download PDFInfo
- Publication number
- CN106658965A CN106658965A CN201510717208.XA CN201510717208A CN106658965A CN 106658965 A CN106658965 A CN 106658965A CN 201510717208 A CN201510717208 A CN 201510717208A CN 106658965 A CN106658965 A CN 106658965A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- support plate
- conductive circuit
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种载板,其包括电容层、分别设置在该电容层相背的两个表面的第一基底层及第二基底层、设置在该第一基底层的外侧的电阻层、设置在该电阻层的外侧的第一导电线路层及设置在该第二基底层的外侧的第二导电线路层。本发明还涉及该载板的制作方法。
Description
技术领域
本发明涉及电路板领域,更涉及载板领域,特别涉及一种载板及其制作方法。
背景技术
请参阅图1,一般的载板50设计都是将电容51及电阻52采用表面贴装技术设置于该载板50的表面上,该电容51及该电阻52置于该载板50的表面上易产生阻抗、电源汇流排杂讯及电磁干扰,导致该电路板的功能不佳,同时也会导致微机电系统封装(Micro Electro
Mechanical, MEMS)或者系统集成封装(System in
Package, SiP)的厚度及重量较大。
发明内容
有鉴于此,有必要提供一种功能较佳的载板及其制作方法。
一种载板,其包括电容层、分别设置在该电容层相背的两个表面的第一基底层及第二基底层、设置在该第一基底层的外侧的电阻层、设置在该电阻层的外侧的第一导电线路层及设置在该第二基底层的外侧的第二导电线路层。
一种载板的制作方法,包括以下几个步骤:
提供一个电容层,该电容层包括基层、设置在该基层相背的两个表面的第一导电层及第二导电层;
提供一个第一基底层、一个第二基底层、一个电阻基材层、一个第三导电层及一个第四导电层,将该第三导电层、该电阻基材层及该第一基底层依次压合在该第一导电层上,同时,将该第四导电层及该第二基底层依次压合在该第二导电层上;
制作至少一个电性连接该第一导电线路层、该第一导电层及该第二导电线路层的第一导电通孔及至少一个电性连接该第一导电线路层、该第二导电层及该第二导电线路层的第二导电通孔;
将该第三导电层及该第四导电层分别制作成第一导电线路层及第二导电线路层;
将该电阻基材层制作成电阻层,该电阻层包括杂散电阻或者电阻线。
采用本发明提供的载板及其制作方法,该电容层及该电阻层均内埋于该载板内,内埋于该载板内的电阻层与电容层产生的阻抗、电源汇流排杂讯及电磁干扰与电阻及电容设置于电路板的表面上所产生的阻抗、电源汇流排杂讯及电磁干扰相比,降低了很多,本发明的载板的功能较佳。此外,该电容层及该电阻层均内埋于该载板内,降低了封装面积、厚度及质量。
附图说明
图1是现有技术的一种封装载板结构的示意图。
图2-图11是本发明较佳实施方式提供的载板的制作工艺图。
主要元件符号说明
载板 | 50,100 |
电容基板 | 10 |
基层 | 11 |
第一表面 | 111 |
第二表面 | 112 |
第一导电层 | 12 |
第二导电层 | 13 |
第一干膜 | 14 |
第二干膜 | 15 |
电容层 | 20 |
第三开口 | 121 |
第四开口 | 131 |
第一基底层 | 16 |
第二基底层 | 17 |
电阻基材层 | 18 |
第三导电层 | 19 |
第四导电层 | 21 |
第一通孔 | 22 |
第二通孔 | 23 |
第一导电通孔 | 24 |
第二导电通孔 | 25 |
第三干膜 | 26 |
第四干膜 | 27 |
第一导电线路层 | 28 |
第二导电线路层 | 29 |
电阻层 | 30 |
电阻 | 31,52 |
第一开窗 | 281 |
第一防焊层 | 34 |
第一开口 | 341 |
第二防焊层 | 35 |
第二开口 | 351 |
第一焊垫 | 36 |
第二焊垫 | 37 |
集成基板 | 38 |
胶体 | 39 |
焊球 | 40 |
电容 | 51 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明较佳实施方式的载板的制作方法包括以下步骤:
第一步,请参阅图2,提供一个电容基板10。该电容基板10包括基层11、第一导电层12及第二导电层13。该基层11包括第一表面111及与该第一表面111相背的第二表面112。该第一导电层12及该第二导电层13分别设置在该第一表面111上及该第二表面112上。本实施方式中,该第一导电层12及该第二导电层13均为铜箔。
第二步,请参阅图3,提供第一干膜14及第二干膜15。将该第一干膜14及该第二干膜15分别压合在该第一导电层12上及该第二导电层13上,并对该第一干膜14及该第二干膜15进行曝光。本实施方式中,该第一干膜14及该第二干膜15是通过卷对卷(Roll To Roll,
RTR)制程分别热压合在该第一导电层12上及该第二导电层13上的。
第三步,请参阅图4,制作开口。具体地,蚀刻该第一导电层12及该第二导电层13分别得到至少一个第三开口121及至少一个第四开口131,并去除该第一干膜14及该第二干膜15,以得到电容层20,该电容层20包括离散电容(图未示)。该第三开口121及该第四开口131分别暴露出部分该基层11。本实施方式中,该第三开口121的数量及该第四开口131的数量均为一个;可以理解,在其他实施方式中,该第三开口121的数量及该第四开口131的数量均可以根据实际需要增加。
第四步,请参阅图5,提供一个第一基底层16、一个第二基底层17、一个电阻基材层18、一个第三导电层19及一个第四导电层21。将该第三导电层19、该电阻基材层18及该第一基底层16依次压合在该第一导电层12上。同时,将该第四导电层21及该第二基底层17依次压合在该第二导电层13上。
第五步,请参阅图6,钻孔及电镀。具体地,制作至少一个贯穿该第三导电层19、该电阻基材层18、该第一基底层16、第一导电层12、基层11、该第二基底层17及该第四导电层21的第一通孔22及至少一个贯穿该第三导电层19、该电阻基材层18、该第一基底层16、基层11、第二导电层13、该第二基底层17及该第四导电层21的第二通孔23,该第一通孔22的位置与该第四开口131的位置相对应;该第二通孔23与该第三开口121的位置相对应。本实施方式中,该第一通孔22的数量及该第二通孔23的数量均为一个;可以理解,在其他实施方式中,该第一通孔22的数量及该第二通孔23的数量可以根据实际需要增加。在该第一通孔22的内壁上及该第二通孔23的内壁上分别电镀一层导电材料,以分别形成第一导电通孔24及第二导电通孔25,该第一导电通孔24电性连接该第一导电层12、该第三导电层19及该第四导电层21,该第二导电通孔25电性连接该第三导电层19、该第二导电层13及该第四导电层21。本实施方式中,在电镀形成该第一导电通孔24及该第二导电通孔25的步骤之前还包括化镀步骤。
第六步,请参阅图7,提供一个第三干膜26及一个第四干膜27。将该第三干膜26及该第四干膜27分别压合在该第三导电层19的外侧及该第四导电层21的外侧,之后,将该第三干膜26及该第四干膜27进行曝光。
第七步,请参阅图8,制作第一导电线路层28及第二导电线路层29。该第一导电线路层28及该第二导电线路层29分别是由该第三导电层19及该第四导电层21经过蚀刻形成的。该第一导电线路层28及该第二导电线路层29形成之后,去除该第三干膜26及该第四干膜27。
第八步,请参阅图9,制作电阻层30及第一开窗281。该电阻层30是由该电阻基材层18通过选择性蚀刻形成的,该电阻层30包括离散电阻31或者电阻线。该第一开窗281是该第一导电线路层28经过蚀刻形成的,该第一开窗281暴露出部分该电阻层30。
第九步,请参阅图10,制作第一防焊层34及第二防焊层35。在该第一导电线路层28的外侧及该第二导电线路层29的外侧分别形成该第一防焊层34及该第二防焊层35。该第一防焊层34设置有多个第一开口341,该第一开口341暴漏出形成在该第一导电线路层28上的第一焊垫36。该第二防焊层35设置有多个第二开口351,该第二开口351暴露出形成在该第二导电线路层29上的第二焊垫37。本实施方式中,在该第一导电线路层28的第一焊垫36上及该第二导电线路层29的第二焊垫37上均形成有导电材料。该导电材料为金;可以理解,在其他实施方式中,该导电材料可以为其他金属,如钯、镍、镍钯合金、镍金合金。
第十步,请参阅图11,贴装集成基板38。将该集成基板38通过胶体贴装在该第一防焊层34的外侧以形成载板100,该集成基板38通过焊球40及该第一焊垫36与该第一导电线路层28形成电性连接。该焊球40形成在该第一焊垫36上。本实施方式中,该焊球40的数量为两个,该胶体39围绕该焊球40。
采用以上方法制作形成的该载板100包括电容层20、分别设置该电容层20相对的两侧的第一基底层16及第二基底层17、设置在该第一基底层16的外侧的电阻层30、设置在该电阻层30的外侧的第一导电线路层28及设置在该第二基底层17的外侧的第二导电线路层29。该电容层20包括离散电容。该电阻层30包括离散电阻31或者电阻线。该载板100还包括分别设置在该第一导电线路层28的外侧及该第二导电线路层29的外侧的第一防焊层34及第二防焊层35。
该第一防焊层34开设有多个第一开口341,该第一开口341暴露出形成在该第一导电线路层28上的第一焊垫36。该第二防焊层35开设有多个第二开口351,该第二开口351暴露出形成在该第二导电线路层29上的第二焊垫37。该第一焊垫37上及该第二焊垫37上分别形成有导电材料。该载板100还包括设置在该第一防焊层34外侧的集成基板38,该集成基板38通过焊球40及该第一焊垫36与该第一导电线路层28形成电性连接。
该电容层20包括基层11、设置在该基层11相背的两个表面上的第一导电层12及第二导电层13,该第一导电层12形成有多个第三开口121。该第二导电层13形成有多个第四开口131。该载板100还开设有第一导电通孔24及第二导电通孔25,该第一导电通孔24的位置与该第四开口131的位置相对应。该第二导电通孔25的位置与该第三开口121的位置相对应。该第一导电通孔24电性连接该第一导电线路层28、该第一导电层12及该第二导电线路层29。该第二导电通孔25电性连接该第一导电线路层28、该第二导电层13及该第二导电线路层29。
采用本发明提供的载板及其制作方法,该电容层包括离散电容,该电阻层包括离散电阻或者电阻线;该电容层及该电阻层均内埋于该载板内,内埋于该载板内的电阻层与电容层产生的阻抗、电源汇流排杂讯及电磁干扰与电阻及电容设置于电路板的表面上所产生的阻抗、电源汇流排杂讯及电磁干扰相比,降低了很多,本发明的载板的功能较佳。此外,该电容层及该电阻层均内埋于该载板内,降低了封装面积、厚度及质量。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种载板,其包括电容层、分别设置在该电容层相背的两个表面的第一基底层及第二基底层、设置在该第一基底层的外侧的电阻层、设置在该电阻层的外侧的第一导电线路层及设置在该第二基底层的外侧的第二导电线路层。
2.如权利要求1所述的载板,其特征在于:该载板还包括分别设置在该第一导电线路层的外侧及该第二导电线路层的外侧的第一防焊层及第二防焊层,该第一防焊层开设有多个第一开口,该第一开口暴露出形成在该第一导电线路层上的第一焊垫;该第二防焊层开设有多个第二开口,该第二开口暴露出形成在该第二导电线路层上的第二防焊垫。
3.如权利要求2所述的载板,其特征在于:该第一焊垫上及该第二焊垫上分别形成有导电材料。
4.如权利要求2所述的载板,其特征在于:该载板还包括设置在该第一防焊层外侧的集成基板,该集成基板通过焊球及该第一开口中显露出的第一焊垫与该第一导电线路层电性连接。
5.如权利要求1所述的载板,其特征在于:该电容层包括基层、设置在该基层相背的两个表面的第一导电层及第二导电层;该载板还开设有第一导电通孔及第二导电通孔,该第一导电通孔电性连接该第一导电线路层、该第一导电层及该第二导电线路层;该第二导电通孔电性连接该第一导电线路层、该第二导电层及该第二导电线路层。
6.一种载板的制作方法,包括以下步骤:
提供一个电容层,该电容层包括基层、设置在该基层相背的两个表面的第一导电层及第二导电层;
提供一个第一基底层、一个第二基底层、一个电阻基材层、一个第三导电层及一个第四导电层,将该第三导电层、该电阻基材层及该第一基底层依次压合在该第一导电层上,同时,将该第四导电层及该第二基底层依次压合在该第二导电层上;
制作至少一个电性连接该第一导电线路层、该第一导电层及该第二导电线路层的第一导电通孔及至少一个电性连接该第一导电线路层、该第二导电层及该第二导电线路层的第二导电通孔;
将该第三导电层及该第四导电层分别制作成第一导电线路层及第二导电线路层;
将该电阻基材层制作成电阻层。
7.如权利要求6所述的载板的制作方法,其特征在于:该第一导电层形成有多个第三开口,该第二导电层形成有多个第四开口;该第三开口的位置与该第二导电通孔的位置相对应,该第四开口的位置与该第一导电通孔的位置相对应。
8.如权利要求6所述的载板的制作方法,其特征在于:在形成该电阻层的步骤之后还包括在该第一导电线路层的外侧及该第二导电线路层的外侧分别形成第一防焊层及第二防焊层的步骤。
9.如权利要求8所述的载板的制作方法,其特征在于:在制作该第一防焊层及该第二防焊层的步骤之后还包括在该第一焊垫上及该第二焊垫上分别形成导电材料的步骤。
10.如权利要求8所述的载板的制作方法,其特征在于:在制作该第一防焊层及该第二防焊层的步骤之后还包括将一集成基板贴装在该第一防焊层的外侧的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510717208.XA CN106658965A (zh) | 2015-10-30 | 2015-10-30 | 载板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510717208.XA CN106658965A (zh) | 2015-10-30 | 2015-10-30 | 载板及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106658965A true CN106658965A (zh) | 2017-05-10 |
Family
ID=58831205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510717208.XA Pending CN106658965A (zh) | 2015-10-30 | 2015-10-30 | 载板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106658965A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745334A (en) * | 1996-03-25 | 1998-04-28 | International Business Machines Corporation | Capacitor formed within printed circuit board |
CN1547772A (zh) * | 2001-08-24 | 2004-11-17 | 3M | 具有降低的功率分配阻抗的互连模块 |
CN1973590A (zh) * | 2004-06-25 | 2007-05-30 | 揖斐电株式会社 | 印刷配线板及其制造方法 |
CN100541786C (zh) * | 2005-10-21 | 2009-09-16 | 乔治亚技术研究公司 | 用于向ic提供低噪声电源封装的器件 |
US20120152886A1 (en) * | 2008-03-25 | 2012-06-21 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing substrate for capacitor-embedded printed circuit board and capacitor-embedded printed circuit board |
CN103489841A (zh) * | 2013-08-08 | 2014-01-01 | 华进半导体封装先导技术研发中心有限公司 | 同时埋入电容、电感、电阻的pcb板及其制备方法 |
CN103517558A (zh) * | 2012-06-20 | 2014-01-15 | 富葵精密组件(深圳)有限公司 | 封装基板、其制作方法及封装结构 |
-
2015
- 2015-10-30 CN CN201510717208.XA patent/CN106658965A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745334A (en) * | 1996-03-25 | 1998-04-28 | International Business Machines Corporation | Capacitor formed within printed circuit board |
CN1547772A (zh) * | 2001-08-24 | 2004-11-17 | 3M | 具有降低的功率分配阻抗的互连模块 |
CN1973590A (zh) * | 2004-06-25 | 2007-05-30 | 揖斐电株式会社 | 印刷配线板及其制造方法 |
CN100541786C (zh) * | 2005-10-21 | 2009-09-16 | 乔治亚技术研究公司 | 用于向ic提供低噪声电源封装的器件 |
US20120152886A1 (en) * | 2008-03-25 | 2012-06-21 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing substrate for capacitor-embedded printed circuit board and capacitor-embedded printed circuit board |
CN103517558A (zh) * | 2012-06-20 | 2014-01-15 | 富葵精密组件(深圳)有限公司 | 封装基板、其制作方法及封装结构 |
CN103489841A (zh) * | 2013-08-08 | 2014-01-01 | 华进半导体封装先导技术研发中心有限公司 | 同时埋入电容、电感、电阻的pcb板及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550320B2 (en) | Method of fabricating substrate with embedded component therein | |
CN103687339B (zh) | 电路板及其制作方法 | |
CN104582240B (zh) | 电路板及电路板制作方法 | |
CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
KR101343296B1 (ko) | 전자부품 내장기판 제조방법 및 전자부품 내장기판 | |
CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
CN107666770A (zh) | 具焊垫的电路板及其制作方法 | |
CN105762131B (zh) | 封装结构及其制法 | |
CN108882500A (zh) | 柔性电路板及其制作方法 | |
CN103681559A (zh) | 芯片封装基板和结构及其制作方法 | |
CN107305848B (zh) | 封装基板、封装结构及其制作方法 | |
CN103871996A (zh) | 封装结构及其制作方法 | |
CN104219876A (zh) | 电路板及其制作方法 | |
CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
JP2014086721A (ja) | 電子部品が実装された基板構造及びその製造方法 | |
CN103889165B (zh) | 具有内埋元件的电路板及其制作方法 | |
CN105592620B (zh) | 电路板及其制法 | |
CN103781292B (zh) | 电路板及其制作方法 | |
CN104105337A (zh) | 高密度线路的电路板及其制作方法 | |
US10362672B2 (en) | Resin multilayer substrate and method of manufacturing the same | |
CN103779290B (zh) | 连接基板及层叠封装结构 | |
CN103857204B (zh) | 承载板及其制作方法 | |
CN106658965A (zh) | 载板及其制作方法 | |
JP2016127068A (ja) | 配線基板とその製造方法 | |
CN104254191B (zh) | 无芯层封装基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170510 |